JPH022623A

JPH022623A - 半導体装置

Info

Publication number: JPH022623A
Application number: JP14810288A
Authority: JP
Inventors: Hiroko Nakadai; 中代　裕子; Tsuneo Ito; 恒夫伊藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-06-17
Filing date: 1988-06-17
Publication date: 1990-01-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置に関し、特に、半導体装置の配線
間におけるＳＮ比（Ｓｉｇｎａｌ−ｔｏ−Ｎｏｉｓｅ　
ｒａｔｉｏ）の向上に適用して有効な技術に関するもの
である。

〔従来の技術〕

半導体装置においては、集積度の向上とともに集積回路
の高速動作が要求されている。

集積回路の高速化については、例えば、株式会社日経マ
グロウヒル社、昭和６３年２月１日発行「日経マイクロ
デバイス」２月号、Ｐ５２〜８４に記載があり、ＣＭＯ
Ｓディジタル回路にバイポーラトランジスタを組み込ん
だ高速、かつ高集積なアナログとディジタルの混在化し
た集積回路について説明がなされている。

〔発明が解決しようとする課題〕

ところが、本発明者は、高速、かつ高集積なアナログ−
ディジタルの混在化した集積回路を備えた半導体装置に
おいて、以下のような問題があることを見出した。

すなわち、集積度の向上に伴い、集積回路を構成する配
線も高密度化、多層化するため、配線間に誘導現象によ
って生じる浮遊容量や、相互インダクタンスが大きくな
ってしまい、これらを介して配線相互間に誘導ノイズが
生じ易くなってしまう問題である。

浮遊容ｌや相互インダクタンスは、互いに絶縁された配
線相互間を結合するが、特に、これらによる配線間の結
合では、高周波の方が誘導を起こ（５やすいため、誘導
側の回路が高速で信号の立ち上がりが速いほど、誘導ノ
イズが大きくなってしまう。

例えば、アナログ−ディジタルの混在化した集積回路に
ふいては、高速スイッチングを行うディジタル回路から
アナログ回路へのノイズの影響が顕著となってしまう。

また、誘導ノイズは、被誘導側の配線のインピーダンス
が高いほど大きくなることが知られている。

例えば、スイッチトキャバンタ回路の演算増幅器におけ
る反転入力端子に接続された信号配線のように、インピ
ーダンスが高い信号配線では、周囲の他の配線で生じた
微小な電圧変動（あるいは電流変動）に敏感に反応して
ノイズが生じ易く、このため、ＳＮ比が低下し、後段に
接続された回路を誤動作させてしまう。

本発明は上記問題点に１着目してなされたものであり、
その目的は、半導体装置において、配線相互間に誘起さ
れるノイズを低減し、ＳＮ比を向上させる技術を提供す
ることにある。

本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記載および添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、半導体基板に形成された集積回路を構成する
第１の配線を、基準電位に接・続された複数の第２の配
線で取り囲むことを特徴とする半導体装置構造とするも
のである。

〔イ乍用〕

上記した手段によれば、第１の配線とその周囲に形成さ
れた複数の他の配線との間に、基準電位に接続された第
２の配線が配置されるため、第１の配線とその周囲に形
成されている他の配線との誘導現象による結合が大幅に
低減される。

これは、第１の配線と第２の配線との間、第２の配線と
他の配線との間が、それぞれ誘導現象によって結合する
ため、例えば、他の配線で生じたノイズが、第２の配線
を介して基準電位へ流れてしまうからである。

〔実施例〕

第１図は本発明の一実施例である半導体装置の概略部分
断面図、第２図はこの半導体装置の概略部分回路図であ
る。

第２図に示すように、本実施例における半導体装Ｉは、
ディジタル的なスイッチング制御でコンデンサＣ７の電
荷の充放電を高速に行い、かつ、コンデンサ０２間の電
荷を演算増幅器へを介して高速に移動させるスイッチト
キャパシタ（以下、ＳＣという）回路１を有している。

演算増幅器Ａの非反転入力端子に接続された信号配線２
と、コンデンサＣ２の一端とは、それぞれ、ＳＣ回路１
における回路系の基準となる低インピーダンスで安定な
電位（基準電位）Ｖａ　に接続されている。

また、■いはＳＣ回路１の入力端子、Ｖ　ｏ　ｕ　Ｉ　
　はＳＣ回路１の出力端子である。

本実施例においては、第２図の破線で示す領域に本発明
の技術を適用した場合について説明する。

第１図は、第２図の破線で示す領域におけるシリコン単
結晶からなる基板４の断面図を示し、その表面に形成さ
れた配線層５の内、第二配線層５ａにアルミニウム（Ａ
ｆ）等からなる信号配線３がパターン形成されている。

第二配線層５ａにおける信号配線３の両側には、それと
平行してアルミニウム（Ａｆ）等からなるシールド用の
配線（第２の配線）６ａ、６ｂが、絶縁膜７ａによって
信号配線３と絶縁されてパターン形成されている。

なお、第二配線層５ａには、所定の回路を構成する他の
配線３ａ、３ｂもパターン形成されている。

第二配線層５ａの下方および上方にそれぞれ絶縁膜７ｂ
、７ａで絶縁されて形成されている第一配線層５ｂ、第
三配線層５Ｃには、アルミニウム（、’ｌり等からなる
シールド用の配線（第２の配線）６Ｃ，６ｄが、上記信
号配線３に沿ってそれぞれパターン形成されている。

なお、第一配線層５ｂ、第三配線層５Ｃには、所定の回
路を構成する他の配線９．１０が、それぞれパターン形
成されている。

また、第二配線層５ａを被覆する絶縁膜７ａの上面には
、表面保護用の絶縁膜７Ｃが形成されている。

上記したシールド用の配線６ａ〜６ｄは、いずれもスル
ーホール（図示せず）を介して回路系の基準となる低イ
ンピーダンスで安定な電位、基準電位ＶＢ　に電気的に
接続されている。

このように本実施例の半導体装置によれば、信号配線３
と配線８ａ、８ｂ、９．１０との間に、シールド用の配
線６ａ〜６ｄが配置されるため、信号配線３と配線８ａ
、８ｂ、９．１０との配線間の浮遊容量（あるいは相互
インダクタンス）による結合が大幅に低減される。

例えば、配線ＩＯで電圧変動（電磁誘導の場合は、電流
変動）が生じても、配線１０とシールド用の配線５ｂ、
５ｄとの間に形成された浮遊容量（図示せず）を経由し
て誘導ノイズは基準電位Ｖに流れるため、配線１０から
信号配線３へのノイズは防止される。

したがって、ＳＣ回回路のインピーダンスの高い信号配
線３においても他の配線８ａ、８ｂ、９１０からのノイ
ズを受けにくくなるため、ＳＣ回路ＩのＳＮ比が大幅に
向上する。

また、浮遊容量（あるいは、相互インダクタンス）を介
して伝わりやすい高周波のノイズを低減することが可能
となる。

そして、ＳＣ回回路のＳＮ比の低下により、ＳＣ回路１
の後段に接続される回路が誤動作してしまうことが防止
されるため、信頼性の高い半導体装置が得られる。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

例えば、回路系に応じて、基準電位をＧＮＤ　（グラン
ド）にとってもよい。

また、実施例では、ＳＣ回路の演算増幅器における反転
入力端子に接続された信号配線の周囲にシールド用の配
線を形成した場合について説明したが、これに限定され
るものではなく、例えば、誘導ノイズを受は易い配線や
、大きなノイズ源となる配線部分をシールドしてもよい
。

また、実施例では、信号配線の周囲をシールド用の配線
で取り囲んでいるが、信号配線の両側と上方、信号配線
の両側と下方、あるいは、信号配線の両側のみ等、シー
ルドする配線の状況に応じてシールド用の配線を形成す
る位置を変えてもよい。

また、実施例では、シールド用の配線を構成する材料と
してアルミニウム（ＡＪ）を使用しているが、これに限
定されるものではなく、例えばポリシリコン、銅（Ｃｕ
）等のインピーダンスの低い材料でもよい。

また、シールドする配線に応じて、電磁誘導を取り除く
ための電磁ソール材料、静電誘導を取り除くための静電
シール材料、あるいは、その両方の性質を備えた材料で
シールド用の配線を構成してもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるスイッチトキャバシ
タ回路に適用した場合について説明したが、これに限定
されるものではなく、例えば、インピーダンスの高い配
線、微小信号を扱う配線、または信号源を有する半導体
装置、あるいは、高速動作を行う集積回路を有する半導
体装置、などの他の半導体装置に適用することもできる
。

また、通信系では、信号を伝達する場合の信号の良否は
、信号の大きさよりもＳＮ比に大きく左右されるため、
本発明の技術を通信系で利用することは特に有効である
。

さらに、アナログ回路とディジタル回路とが混在化した
集積回路では、回路動作が高速なディジタル回路からア
ナログ回路へ伝わる高周波なノイズを低減することが重
要となるため、本発明の技術をアナロクーディジタルの
混在化した回路に利用することは有効となる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、半導体基板に形成された集積回路を構成する
第１の配線を、基準電位に接続された複数の第２の配線
で取り囲むようにしたことにより、第１の配線とその周
囲に形成された他の配線との誘導現象による結合が大幅
に低減されるため、他の配線から第１の配線への誘導ノ
イズが低減され、ＳＮ比が大幅に向上する。

【図面の簡単な説明】

第１図は本発明の一実施例である半導体装置のｗ、！３
部部分面図、第２図はこの半導体装置の概略部分回路図である。１・・・スイッチトキャパシタ回路、２・・・信号配線
、３・・・信号配線（第１の配線）、４・・・基板、５
・・・配線層、５ａ・・・第二配線層、５ｂ・・・第一
配線層、５ｃ・・・第三配線層、６ａ〜６ｄ・・・配線
（第２の配線）、７ａ〜７ｃ・・・絶縁膜、８ａ、８ｂ
・・・配線、９・・・配線、ｌＯ・・・配線、Ａ・・・
演算増幅器、Ｃ＋　、　（，２・・・コンデンサ、ＶＢ
　　・・基準電位、Ｖｌ、、・・・入力端子、Ｖ　ｏ　
ｕ　ｔ　　・・・出力端子。

Claims

【特許請求の範囲】１、半導体基板に形成された集積回路を構成する第１の
配線を、基準電位に接続された複数の第２の配線で取り
囲むことを特徴とする半導体装置。２、半導体基板に形成された前記集積回路が、アナログ
回路とディジタル回路とが混在化された集積回路である
ことを特徴とする請求項１記載の半導体装置。