KR20020055530A - 집적회로내의 코일 제조방법 - Google Patents
집적회로내의 코일 제조방법 Download PDFInfo
- Publication number
- KR20020055530A KR20020055530A KR1020000084520A KR20000084520A KR20020055530A KR 20020055530 A KR20020055530 A KR 20020055530A KR 1020000084520 A KR1020000084520 A KR 1020000084520A KR 20000084520 A KR20000084520 A KR 20000084520A KR 20020055530 A KR20020055530 A KR 20020055530A
- Authority
- KR
- South Korea
- Prior art keywords
- coil
- integrated circuit
- metal layer
- semi
- metal
- Prior art date
Links
- 238000002360 preparation method Methods 0.000 title 1
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/24—Magnetic cores
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 집적회로의 공정 중 회로 내에서 코일을 제조하는 방법에 관한 것으로, 기판 상부에 한쪽방향으로 반복된 반타원형의 제 1금속층(101)을 형성하는 제 1단계; 비아(via)(102) 공정을 행하는 제 2단계; 및 상기 제 1금속층과 반대방향으로 반복된 반타원형의 제 2금속층(103)을 형성하는 제 3단계를 포함하여 이루어진 집적회로 내에서 코일을 제조하는 방법을 제공한다.
Description
본 발명은 코일의 제조방법에 관한 것으로, 좀 더 상세하게는 반도체 집적회로의 공정 중 회로 내에서 코일을 제조하는 방법에 관한 것이다.
반도체 집적회로의 제조에 있어서 코일을 사용할 경우에 기존에는 외부에서 별도로 코일을 제조하여 인쇄회로기판 (PCB: Printed Circuit Board)를 이용하여 집적회로와 연결하여 사용하는 방법을 사용하여 왔으나, 비교적 큰 면적을 차지하게 되는 코일로 인하여 장비의 소형화를 이루는데 많은 어려움이 있었다. 또한 코일을 제조하는 기존의 기술은 유전체를 구리선으로 감아서 사용하였으므로 이에 따라 부피는 매우 클 수 밖에 없었다.
기존에는 반도체 장비의 기술적인 발전이 미비하여 금속배선을 1.4㎛ 이상으로 크게 형성시켜야 했다. 따라서 금속과 금속간의 절연을 위한 산화막의 특성도 현재 사용하는 고밀도 플라즈마를 이용한 유전체에 비하여 유전율이 매우 낮았으며, 누설전류 특성도 좋지 못했기 때문에 두 금속사이의 거리를 크게 유지해야만 했다. 이러한 이유로 집적회로내에서 코일을 제조하는 것은 거의 불가능한 상태였고 따라서 소자의 소형화에 제한이 있었던 것이다.
최근에 와서는 금속배선의 크기 및 간격을 감소시켜 소자를 소형화하는 것은 어느정도 한계에 다다랐으므로 다른 방법으로 소자의 소형화를 이루어야 하는 시점에 있는 것이다.
본 발명은 집적회로의 제조공정 중 회로 내에서 코일을 제조할 수 있도록 하는 방법을 제공하는 데에 그 목적이 있다.
도 1 은 본 발명에 따른 반원형의 제 1금속 패턴을 나타내는 도면.
도 2 는 제 1금속 패턴상부에 비아(via)패턴을 나타낸 도면.
도 3 은 본 발명에 따른 반원형의 제 2금속 패턴을 나타내는 도면.
도 4 는 본 발명에 따라 제조된 코일의 패턴을 나타내는 도면.
* 도면의 주요부분의 부호의 설명 *
101: 제 1금속층의 패턴102: 비아(Via)
103: 제 2금속층의 패턴
상기와 같은 본 발명의 목적을 달성하기 위하여 본 발명자는 회로기판과 별도로 코일을 제조하여 회로기판의 해당부분에 연결시키던 기존의 코일의 제조 및 연결방법을 탈피하여 회로기판내에서 코일을 제조함으로써 기기의 소형화뿐만 아니라 공정의 단순화의 효과를 얻을 수 있을 것이라는 좀에 착안하여 본 발명을 완성하게 되었다.
이에 따라 본 발명은 반도체 집적회로 공정에 있어서, 기판 상부에 한쪽방향으로 반복된 반타원형의 제 1금속층(101)을 형성하는 제 1단계; 층간 절연막 증착 후 비아(via)(102) 공정을 행하는 제 2단계; 및 상기 제 1금속층과 반대방향으로 반복된 반타원형의 제 2금속층(103)을 형성하는 제 3단계를 포함하여 이루어진 집적회로 내에서 코일을 제조하는 방법을 제공한다.
상기한 바와 같이 기존에는 기술적 발전의 미비로 인하여 집적회로내에서 코일을 제작하는 것이 사실상 불가능한 상태였으나, 최근 장비의 발달과 집적회로 기술의 발달로 금속의 선폭과 금속배선사이의 축소 및 고유전체의 형성이 가능해지게 되었고, 이에 따라 금속배선 공정과 비아 공정을 이용할 경우 회로기판내에서 코일을 제작하는 것이 가능하게 된 것이다. 이러한 방법에 따라 회로에서 필요로 하는 인덕턴스를 충분히 얻을 수 있으면서 회로의 소형화를 함께 도모할 수 있게 되었다.
첨부한 도면을 참고하여 본 발명을 좀 더 상세히 설명하기로 한다.
본 발명은 반타원형의 금속배선을 다중층(MLM; Multi-level-Metallization)으로 형성하는 공정에서 사용가능한 방법으로 제 1금속패턴형성공정 --> 비아공정 --> 제 2금속패턴형성공정을 통하여 코일을 제조하게 된다.
우선 첨부한 도 1과 같이 반복되는 반타원형의 제 1금속층의 패턴(101)을 형성한다. 이는 코일을 형성하는 아래쪽 금속층이 되며, 이 때 모든 모양은 균일한 크기와 간격으로 형성되어야만 균일하고 안정된 인덕턴스를 얻을 수 있게 된다.
이후 층간절연막을 증착한 후 첨부 도 2와 같이 제 1 금속과 제 2금속을 연결하기 위한 비아 패턴(102)을 형성하게 되는데, 이 때 층간절연막으로는 유전율이 높은 고밀도 필름(High density film)을 사용하는 것이 바람직하다. 상기 고밀도 필름은 고밀도 플라즈마(High density plasma)방법에 의하여 제조된 고유전체를 사용하는 것이 바람직하며, 층간절연막을 이용하여 코일의 인덕턴스를 중가시킬 수 있다.
이후 첨부 도 3과 같이 제 1 금속과 반대쪽방향으로 휘어진 반타원형의 제 2금속층 패턴(103)을 형성하며, 이는 코일을 형성하는 위쪽 금속층이 된다. 금속간 간격과 넓이는 작아질수록, 금속간 유전체의 유전율이 높을수록 큰 인덕턴스 값을 얻을 수 있다.
상기한 바와 같은 방법으로 집적회로 공정을 이용하여 집적회로 내에서 코일을 제작하는 것이 가능하며 이러한 방법으로 제조된 코일의 패턴을 첨부한 도 4에 나타내었다.
상기한 바와 같이 본 발명에 따라 회로내에서 코일을 제조함으로써, 인덕턴스를 필요로 하는 회로를 구성할 경우 외부 코일에 PCB 를 연결하는 기존방식에 비하여 회로제작에 필요한 비용과 시간을 절감할 수 있다. 또한 단일칩내에 코일을 포함할 수 있으므로 기기의 소형화를 가능하게 할 수 있고, 특히, 통신 장비 및 통신관련 집적회로의 소형화와 비용절감을 획기적으로 향상시킬 수 있게된다.
Claims (1)
- 반도체 집적회로 공정에 있어서, 기판 상부에 한쪽방향으로 반복된 반타원형의 제 1금속층(101)을 형성하는 제 1단계;층간 절연막을 증착한 후 비아(via)(102) 공정을 행하는 제 2단계; 및상기 제 1금속층과 반대방향으로 반복된 반타원형의 제 2금속층(103)을 형성하는 제 3단계를 포함하여 이루어진 것을 특징으로 하는 집적회로 내에서 코일을 제조하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000084520A KR20020055530A (ko) | 2000-12-28 | 2000-12-28 | 집적회로내의 코일 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000084520A KR20020055530A (ko) | 2000-12-28 | 2000-12-28 | 집적회로내의 코일 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020055530A true KR20020055530A (ko) | 2002-07-09 |
Family
ID=27687913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000084520A KR20020055530A (ko) | 2000-12-28 | 2000-12-28 | 집적회로내의 코일 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020055530A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689859B1 (ko) * | 2005-07-01 | 2007-03-08 | 삼성전자주식회사 | 반도체 장치에서의 패드 구조 |
-
2000
- 2000-12-28 KR KR1020000084520A patent/KR20020055530A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689859B1 (ko) * | 2005-07-01 | 2007-03-08 | 삼성전자주식회사 | 반도체 장치에서의 패드 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8217522B2 (en) | Printed circuit board with coextensive electrical connectors and contact pad areas | |
| US6353999B1 (en) | Method of making mechanical-laser structure | |
| US7400025B2 (en) | Integrated circuit inductor with integrated vias | |
| US6864774B2 (en) | Inductance component and method of manufacturing the same | |
| JP2009522767A (ja) | ３次元パッケージモジュール、その製造方法及び３次元パッケージモジュールに適用される受動素子の製造方法 | |
| US8327523B2 (en) | High density planarized inductor and method of making the same | |
| CN102420104B (zh) | 一种mim（金属-绝缘层-金属）电容制作方法 | |
| US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
| US7282419B2 (en) | Thin-film capacitor device, mounting module for the same, and method for fabricating the same | |
| US6853079B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
| US6864581B1 (en) | Etched metal trace with reduced RF impendance resulting from the skin effect | |
| KR20020055530A (ko) | 집적회로내의 코일 제조방법 | |
| JPH06181119A (ja) | Ｌｃ複合部品 | |
| US7309639B1 (en) | Method of forming a metal trace with reduced RF impedance resulting from the skin effect | |
| KR20050070531A (ko) | 반도체 소자의 인덕터 제조 방법 | |
| JPH04273410A (ja) | 配線基板およびその製法 | |
| US20020066175A1 (en) | Method of manufacturing inductor | |
| JP2007042957A (ja) | 半導体装置用多層基板の部分めっき方法 | |
| KR100465233B1 (ko) | 저손실 인덕터소자 및 그의 제조방법 | |
| KR100772074B1 (ko) | 반도체 장치의 커패시터의 제조방법 | |
| CN116884943A (zh) | 一种半导体结构、封装结构及半导体结构的制备方法 | |
| KR100800934B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN115223960A (zh) | 包含焊料芯连接器的设备及其制造方法 | |
| US7115501B2 (en) | Method for fabricating an integrated circuit device with through-plating elements and terminal units | |
| KR20090103008A (ko) | 반도체 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20001228 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20020830 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20030423 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20031230 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20030423 Comment text: Notification of reason for refusal Patent event code: PE06011S01I Patent event date: 20020830 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |