CN115223960A - 包含焊料芯连接器的设备及其制造方法 - Google Patents

包含焊料芯连接器的设备及其制造方法 Download PDF

Info

Publication number
CN115223960A
CN115223960A CN202210393650.1A CN202210393650A CN115223960A CN 115223960 A CN115223960 A CN 115223960A CN 202210393650 A CN202210393650 A CN 202210393650A CN 115223960 A CN115223960 A CN 115223960A
Authority
CN
China
Prior art keywords
semiconductor device
core
peripheral wall
connector
interface surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210393650.1A
Other languages
English (en)
Inventor
杨博智
郭柏辰
王誌鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115223960A publication Critical patent/CN115223960A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及一种包含焊料芯连接器的设备及其制造方法。本文中公开了包含连续芯连接器的半导体装置以及相关联的系统和方法。所述连续芯连接器各自包含围绕内芯的外围壁，所述内芯配置成使用均匀材料提供电路径。

Description

包含焊料芯连接器的设备及其制造方法
技术领域
本发明技术涉及例如包含存储器和处理器的半导体装置的设备，且若干实施例涉及包含焊料芯连接器的半导体装置。
背景技术
半导体制造的当前趋势是制造用于计算机、蜂窝电话、寻呼机、个人数字助理和许多其它产品的具有较高密度的组件的较小且较快装置。然而，电路大小的减小可导致结构完整性的改变或弱点。举例来说，所制造的半导体装置中的结构可能由于应力、温度波动和/或装置中结构的对应材料的热膨胀系数(CTE)失配而分层和/或开裂。
发明内容
在一个方面中，本公开提供一种半导体装置，其包括：半导体裸片，其具有界面表面；以及连接器，其从所述界面表面突出，所述连接器包含：外围壁，其位于所述界面表面上且具有沿着正交于所述界面表面的方向测量的壁高度，其中所述外围壁包含第一导电材料，以及焊料芯，其由所述外围壁包围且具有沿着正交于所述界面表面的所述方向测量的芯高度，所述芯高度大于所述壁高度。
在另一方面中，本公开进一步提供一种半导体封装，其包括：半导体裸片，其具有界面表面；一组连接器，其从所述界面表面突出，其中所述组连接器中的每一连接器包含：外围壁，其位于所述界面表面上且具有沿着正交于所述界面表面的方向测量的壁高度，其中所述外围壁包含第一导电材料，以及焊料芯，其由所述外围壁包围且具有沿着正交于所述界面表面的所述方向测量的芯高度，所述芯高度大于所述壁高度；以及衬底，其具有附接到所述焊料芯的衬垫，其中所述衬底包含电耦合到所述半导体裸片中的电路的电路。
在又一方面中，本公开进一步提供一种制造半导体装置的方法，所述方法包括：提供具有界面表面的半导体裸片；在所述界面表面上形成外围连接器壁，其中所述外围壁远离所述界面表面延伸壁高度；以及在所述外围连接器壁内形成焊料芯，且在所述外围连接器壁上方突出。
附图说明
图1A为半导体装置的俯视图。
图1B为沿着图1A的线1B--1B截取的半导体装置的示意性横截面图。
图2A为根据本技术的实施例的半导体装置的示意性横截面图。
图2B为根据本技术的实施例的沿着图2B的线2B--2B截取的连接器的示意性横截面图。
图3至图14为根据本技术的实施例的制造过程的阶段的图示。
图15为说明根据本发明技术的实施例的制造设备的实例方法的流程图。
图16为包含根据本发明技术的实施例配置的设备的系统的示意图。
具体实施方式
在以下描述中，论述了许多具体细节以提供对本发明技术的实施例的透彻且启发性描述。然而，相关领域的技术人员将认识到，可在并无具体细节中的一或多个的情况下实践本公开。在其它情况下，并不展示或并不详细地描述常常与半导体装置相关联的熟知结构或操作，以免混淆本技术的其它方面。一般来说，应理解，除了本文中所公开的那些特定实施例之外的各种其它装置、系统和方法可在本发明技术的范围内。
根据本发明技术的半导体装置、封装和/或组合件的若干实施例可包含配置成提供到一或多个外部电路的电连接的一或多个焊料芯连接器。焊料芯连接器可包含远离半导体装置的表面延伸的连续外围壁。连续外围壁(例如，圆柱体)可包含或限定由连续或实心内芯(例如，焊料)占据或填充的内部空间。内芯可包含均匀材料且配置成直接接触半导体装置和外部电路。内芯可延伸超过外围壁的远侧边缘且远离半导体装置。换句话说，内芯可包含配置成提供到或来自对应半导体装置的电连接的均匀金属材料。
在一些实施例中，半导体装置可包含低介电(低K或LK)材料以获得较高电性能，例如减少电阻器-电容器(RC)延迟，同时维持阈值尺寸要求以减小装置的大小。举例来说，一或多个实施例可包含用于形成装置的晶片内的一或多个极低K(ELK)或超低K(ULK)结构(例如，层间电介质(ILD))。LK或ELK结构可能容易受到由在制造/组装和/或使用期间发生的应力和/或温度变化(以及材料的CTE差异)引起的结构损坏的影响。在一些实施例中，LK结构可具有小于二氧化硅的介电常数的介电常数(例如，k<3.9)，ELK结构可具有小于2.5的介电常数(例如，k<3.9)，和/或ULK结构可具有约2.2或更小的介电常数(例如，k<2.7)。
通过提供连续内芯，连续内芯连接器可减小半导体装置的内应力。因此，连续芯连接器可提供降低的故障率，例如用于减少LK结构中的结构故障。连续芯连接器可移除具有吸收应力的失配能力的模数结构(例如，通过移除焊料与对应装置之间的铜或其它介入金属结构/柱)。因此，连续芯连接器可改进连接器与装置(例如，其中的LK结构)之间的应力整合且降低在装置中形成分层和裂纹的可能性。
图1A为半导体装置102的俯视图，且图1B为根据本技术的实施例的沿着图1A的线1B--1B截取的装置102的示意性横截面图。同时参考图1A和图1B，半导体装置102(例如，半导体芯片，例如倒装芯片)可附接在衬底104(例如，印刷电路板(PCB)衬底)上方。半导体装置102可经由一或多个连接器(例如电连接器106)附接到衬底104。
半导体装置102可包含具有包含凸块下金属化层(UBM)114的开口的阻焊剂112。UBM 114可电连接到连接层116(例如，信号迹线/平面)，所述连接层116配置成将电信号、电源电压和/或电接地路由到电路组件/从电路组件路由电信号、电源电压和/或电接地。UBM114可用作电连接器106的基底、基础和/或衬垫。举例来说，电连接器106可各自包含直接在对应UBM 114上或接触对应UBM 114的金属柱118，例如铜柱。每一金属柱118可连接到界面层120(例如，镍镀层)或在其上镀覆有界面层120。界面层120可配置成有助于金属柱118与焊料122(例如，锡、银、合金和/或其它金属材料)之间的接合。焊料122可用于连接到衬底104或其上的金属衬垫，且提供半导体装置102与衬底104之间的结构和/或电连接。
如上文所描述，电连接器106可包含半导体装置102与衬底104之间的不同材料/层(例如，不同金属组合物)。换句话说，电连接器106的金属组合物可沿着从半导体装置102朝向衬底104延伸的方向(例如，信号行进的方向)变化。因而，电连接器106中的变化的组合层可在半导体装置102的主体和/或结构上产生应力。
图2A为半导体封装200的示意性横截面，且图2B为根据本技术的实施例的沿着图2A的线2B--2B截取的连续芯连接器220的示意性横截面图。半导体封装200可包含第一半导体装置202、第二半导体装置204和/或衬底206。
第一半导体装置202(例如，半导体裸片，例如倒装芯片)和/或第二半导体装置204可附接在衬底206(例如，印刷电路板(PCB)衬底)上方。第一半导体装置202和/或第二半导体装置204可经由一或多组连接器(例如多组连续芯连接器220)彼此附接和/或附接到衬底206。连续芯连接器220可远离对应半导体装置202和/或204的界面表面延伸到经连接装置上的连接界面或衬垫244。
半导体装置202可包含具有包含UBM 214的开口的阻焊剂212。UBM 214可电连接到连接层216(例如，信号迹线/平面)，所述连接层216配置成将电信号、电源电压和/或电接地路由到电路组件/从电路组件路由电信号、电源电压和/或电接地。UBM 214可用作连续芯连接器220的基底、基础和/或衬垫。在一些实施例中，半导体装置202可包含一或多个LK结构或组件218，例如用于ILD。
连续芯连接器220可配置成将半导体装置202结构上和/或电连接到其它外部电路和/或结构，例如第二半导体装置204和/或衬底206。连续芯连接器220中的每一个可包含围绕内芯226的外围壁222。外围壁222可沿着横向平面(例如，x-y平面)围绕、包围和/或限定内部区域，且沿着竖直方向(例如，沿着z轴)远离第一半导体装置202的表面延伸壁高度224。内芯226可在内部区域内或占据内部区域，且沿着竖直方向远离表面延伸芯高度228(例如，内芯226的在第一半导体装置202的顶部表面上方(例如，在阻焊剂212和/或UBM 214的暴露表面上方)突出(例如，沿着z轴)的一部分的尺寸)。芯高度228可大于壁高度224。因此，内芯226可远离表面延伸超出外围壁222的远侧部分。
外围壁222在操作条件下(例如，在包含室温的温度范围下)可为刚性的或非柔性的，以在第一半导体装置202与附接结构之间提供物理间隔。壁高度224可与第一半导体装置202与附接结构之间的最小间隔距离相关联。在一些实施例中，外围壁222包含导电材料且与内芯226一起起作用以提供电路径/连接。
在一些实施例中，外围壁222可包含导电材料(例如，金属材料，例如铜、镍、合金等)。作为说明性实例，图2B将内部区域展示为具有圆形形状，例如用于圆柱体。然而，应理解，内部区域可具有不同形状，例如椭圆形和/或多边形。在其它实施例中，外围壁222可包含非导电材料。
内芯226可配置成提供到/来自第一半导体装置202的电连接且包含导电材料(例如，金属材料)。内芯226可包含不同于外围壁222和/或具有比外围壁222中的材料低的熔点的材料。举例来说，内芯226可包含焊料(例如，锡、银、合金等)。因此，内芯226可回焊且直接接触/连接到第一半导体装置202和外部结构(例如，第二半导体装置204和/或衬底206)。内芯226可提供到/来自第一半导体装置202和/或结构连接器的电路径，所述电路径沿着远离第一半导体装置202的对应表面延伸的方向(例如，沿着z轴)在材料上是均匀的。
连续芯连接器220(例如，其中的外围壁222和内核226)可减小连接结构的CTE差异和/或改进吸收朝向第一半导体装置202施加的机械应力的能力。因此，与图1B的电连接器106相比，连续芯连接器220可提供施加到第一半导体装置202的内部部分(例如，其中的LK结构218)的减小的机械应力。因此，连续芯连接器220可减少第一半导体装置202中的故障(例如，结构故障，例如裂纹或分层)。此外，连续芯连接器220可改进整合和处理更薄结构/层和/或LK材料的能力以及所得装置的可靠性，由此改进芯片封装相互作用(CPI)。CPI可对应于与具有LK(例如，ULK)结构的裸片相关联的可靠性问题(例如，LK结构218中的裂纹)。
另外，与外围壁222相比，连续芯连接器220可减少用于形成连接器的不同类型的材料的数目和/或其量，例如通过去除图1B的界面层120(例如，镍)和/或通过减少用于图1B的柱118的金属材料(例如，铜)的量。连续芯连接器220可进一步改进CPI。
图3至图14为根据本技术的实施例的制造过程的阶段的图示。制造过程可用于制造/处理图2A的第一半导体装置202、图2A的第二半导体装置204和/或图2A的连续芯连接器220。
图3说明用于提供装置衬底302(例如，处理过的半导体结构)的阶段300。装置衬底302可包含阻焊剂212之下的连接层216和/或电路系统组件(例如，集成电路(IC))。装置衬底302可进一步包含阻焊剂212中的连接器开口304，由此暴露连接层216的部分。
图4说明用于在装置衬底302上方形成晶种层402(例如，金属层，例如铜层)的阶段400。举例来说，阶段400可对应于物理气相沉积(PVD)。晶种层402可位于阻焊剂212上方且至少部分填充或占据连接器开口304。因此，晶种层可通过连接器开口304或在连接器开口304处直接接触连接层216。
图5说明用于在晶种层402上方涂覆第一光致抗蚀剂(PR)502的阶段500。举例来说，阶段500可包含将第一PR 502施加于晶种层402上的旋涂过程。第一PR 502可覆盖晶种层402和/或在经填充的连接器开口304上方填充其中的凹口。
图6说明用于在第一PR 512中形成壁形成开口602的阶段600。可通过根据预定横截面形状、宽度和/或位置成形/移除第一PR 512的部分(例如经由曝光过程和/或显影过程)来产生壁形成开口602。可移除第一PR 512的部分以暴露晶种层402。换句话说，壁形成开口602可延伸穿过第一PR 502且使晶种层402的对应部分未被覆盖。壁形成开口602可邻近于晶种层402中的凹口和/或包围晶种层402中的凹口。
图7说明用于形成外围壁222的阶段700。可通过在壁形成开口602中沉积和/或镀覆导电材料来形成外围壁222。导电材料(例如，金属材料，例如铜、镍、合金等)可沉积在壁形成开口602内的晶种层402上方且直接沉积在所述晶种层402上/接触所述晶种层402。外围壁222可形成为具有如上文所描述的图2A的壁高度224。
图8说明用于例如经由湿式蚀刻过程移除图7的第一PR 502的阶段800。因此，可暴露外围壁222和晶种层402。
图9说明用于在晶种层402和外围壁222上方涂覆第二PR 902的阶段900。第二PR902可类似如上文针对阶段500所描述而进行涂覆。第二PR 902可具有大于图2A的壁高度224和/或与图2A的芯高度228相关联的厚度904。
图10说明用于在第二PR 902中形成芯形成开口1002的阶段1000。可通过类似如上文针对阶段600所描述而成形/移除第二PR 902的部分来产生芯形成开口1002。芯形成开口1002可暴露外围壁222的内部竖直表面、外围壁222的顶部部分、由外围壁222包围/围绕的晶种层402(例如，在先前连接器开口304上方的凹入部分)或其组合。在一些实施例中，芯形成开口1002可与外围壁222的外部竖直表面对准。替代地或另外，芯形成开口1002可具有与外围壁222的横截面形状匹配的形状和/或一组尺寸。在其它实施例中，芯形成开口1002可与外围壁222的内部竖直表面对准，且第二PR 902可覆盖外围壁222的顶部部分/表面。
图11说明用于形成图2A的内芯226的阶段1100。可通过在图10的芯形成开口1002中和/或在晶种层402上方例如通过镀覆过程、沉积过程等沉积芯材料1102(例如，锡、银、合金等)来形成内芯226。所沉积的芯材料1102可直接接触先前在芯形成开口1002内暴露的晶种层402。芯材料1102可沉积到第二PR 902的顶部表面。因此，所沉积的芯材料1102可与第二PR 902的顶部表面共面，和/或具有与第二PR 902的厚度904匹配的高度。
图12说明用于移除图11的第二PR 902的阶段1200。PR移除可类似于阶段800，例如经由湿式蚀刻过程。因此，可暴露所沉积的芯材料1102和晶种层402的延伸超出所沉积的芯材料1102和/或外围壁222的横向边缘的部分。在一些实施例中，外围壁222的顶部部分/表面可由所沉积的芯材料1102覆盖，且外围壁222的外部竖直表面可通过移除第二PR 902而暴露。在其它实施例中，外围壁222的顶部部分/表面可通过移除第二PR 902而暴露。
图13说明用于移除图12的晶种层402的暴露部分的阶段1300。举例来说，阶段1300可包含湿式蚀刻过程，其使用溶剂来溶解和移除晶种层402的暴露部分。晶种层402的保持未溶解或保持在所沉积的芯材料1102和/或外围壁222之下的部分可形成或用作图2A的UBM214。因此，可基于移除晶种层402的对应部分而暴露阻焊剂212的先前覆盖的部分。
图14说明用于形成内芯226的阶段1400。举例来说，可通过调整图13的所沉积的芯材料1102来形成内芯226，例如通过回焊过程。在一些实施例中，可通过将热量施加到所沉积的芯材料1102来对焊料进行回焊。焊料可粘附到外围壁222的内部和/或顶部表面。焊料可根据所沉积的芯材料1102的粘附性、表面张力和/或其它特性形成具有形状(例如，圆顶形状)的顶部部分。一些过量的所沉积的芯材料1102可向下流动且流动到阻焊剂212上。所沉积的芯材料1102的再成形的剩余部分可形成内芯226。所得内芯226可具有在阻焊剂212上方或远离阻焊剂212延伸的芯高度228。
图15为说明根据本发明技术的实施例的制造设备(例如，图2A的半导体组合件200、图2A的第一半导体装置202、图2A的第二半导体装置204、图2A的连续芯连接器220、对应系统/装置或其组合)的实例方法1500的流程图。方法1500可对应于上文所描述和图3至14中所说明的阶段。
在框1502处，可提供半导体裸片(例如，图2A的第一半导体装置202和/或图2A的第二半导体装置204)。所提供的裸片可具有配置成在所提供的裸片上的电路中传送信号和/或将信号从所述电路传送出去的界面表面(例如，图2A的UBM 214)。在一些实施例中，提供半导体裸片可包含形成和/或制造半导体裸片或其一部分。框1502可对应于图3的阶段300和/或图4的阶段400。
在框1504处，一组外围连接器壁(例如，图2A的外围壁222)可形成于半导体裸片上。形成所述组外围连接器壁可对应于图5的阶段500、图6的600、图7的700和/或图8的800。举例来说，形成所述组外围连接器壁可包含涂覆图5的第一PR 502，形成图6的形成开口602，在壁形成开口602中沉积和/或镀覆导电材料和/或移除第一PR 502。
在框1506处，可形成一组连接器芯(例如，图2A的内芯226)。形成所述组连接器芯可对应于图9的阶段900、图10的1000、图11的1100、图12的1200、图13的1300和/或图14的1400。举例来说，形成所述组连接器芯可包含涂覆图9的第二PR 902，形成图10的芯形成开口1002，沉积图11的芯材料1102，移除第二PR 902，移除图12的晶种层402的暴露部分和/或调整所沉积的芯材料1102。
在框1508处，半导体裸片可附接到外部装置/电路(例如，图2A的第二半导体装置204和/或图2A的衬底206)。举例来说，第一半导体装置202可放置在外部装置上方，其中所述组连接器芯在外部装置上的连接界面(例如，衬垫)上方对准。可例如通过加热内芯226来使内芯226回焊。在回焊之后，内芯226可在结构上将半导体裸片附接到外部装置。此外，内芯226可提供附接装置之间的电连接。
图16为包含根据本发明技术的实施例的设备的系统的示意图。上文参考图2A至15所描述的半导体装置中的任一个可并入到无数更大和/或更复杂的系统中的任一个中，所述系统的代表性实例为图16中示意性地展示的系统1690。系统1690可包含半导体装置1600(“装置1600”)(例如，半导体装置、封装和/或组合件)、电源1692、驱动器1694、处理器1696和/或其它子系统或组件1698。装置1600可包含大体上类似于上文所描述的那些装置的特征。所得系统1690可执行广泛多种功能中的任一种，例如存储器存储、数据处理和/或其它合适的功能。因此，代表性系统1690可包含但不限于手持式装置(例如，移动电话、平板计算机、数字读取器和数字音频播放器)、计算机和电器。系统1690的组件可容纳在单个单元中或分布在多个互连单元上方(例如，通过通信网络)。系统1690的组件还可包含远程装置和广泛多种计算机可读媒体中的任一种。
本公开并非旨在是穷尽性的或将本发明技术限于本文所公开的精确形式。尽管出于说明性目的而在本文中公开特定实施例，但是在不偏离本发明技术的情况下各种等效修改是可能的，如相关领域的技术人员将认识到。在一些情况下，未详细展示或描述众所周知的结构和功能，以避免不必要地混淆本发明技术的实施例的描述。尽管在本文中可以特定次序呈现方法的步骤，但替代性实施例可以不同次序执行所述步骤。类似地，可在其它实施例中组合或去除在特定实施例的上下文中公开的本发明技术的某些方面。此外，虽然可能已在那些实施例的上下文中公开与本发明技术的某些实施例相关联的优点，但是其它实施例也可展现此类优点，且并非所有实施例都必须展现本文中所公开的此类优点或其它优点来落入本发明技术的范围内。因此，本公开和相关联的技术可涵盖本文未明确展示或描述的其它实施例，并且本发明仅由所附权利要求书限制。
贯穿本公开，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述(the)”包含多个提及物。类似地，除非词语“或”明确地限制成仅意指对参考两个或更多个项目的列表的其它项目排他的单个项目，否则此列表中的“或”的使用可以理解为包含：(a)列表中的任何单个项目、(b)列表中的所有项目或(c)列表中的项目的任何组合。此外，术语“包括”、“包含”和“具有”贯穿全文用来意指至少包含一或多个所叙述特征，使得不排除任何更大数目个相同特征和/或额外类型的其它特征。本文中对“一个实施例”、“实施例”、“一些实施例”或类似形式的参考意指结合实施例描述的特定特征、结构、操作或特性可被包含在本发明技术的至少一个实施例中。因此，此类短语或表述在本文中的出现未必都指同一实施例。此外，各种特定特征、结构、操作或特性可在一或多个实施例中以任何合适的方式组合。

Claims (20)

1.一种半导体装置，其包括：
半导体裸片，其具有界面表面；以及
连接器，其从所述界面表面突出，所述连接器包含：
外围壁，其位于所述界面表面上且具有沿着正交于所述界面表面的方向测量的壁高度，其中所述外围壁包含第一导电材料，以及
焊料芯，其由所述外围壁包围且具有沿着正交于所述界面表面的所述方向测量的芯高度，所述芯高度大于所述壁高度。
2.根据权利要求1所述的半导体装置，其中所述焊料芯包含锡、银、铅或其组合。
3.根据权利要求1所述的半导体装置，其中所述第一导电材料包括铜或镍。
4.根据权利要求1所述的半导体装置，其中所述连接器为多个此类连接器中的第一连接器。
5.根据权利要求1所述的半导体装置，其中所述半导体裸片包含介电常数小于3.9的层间电介质。
6.根据权利要求1所述的半导体装置，其中：
所述半导体裸片包含--
连接层，其配置成在所述半导体装置内路由电信号，
凸块下金属化层UBM，其直接接触所述连接层的一部分，其中所述UBM配置成提供用于外部传送一或多个电信号的界面；且
所述焊料芯直接接触所述UBM。
7.根据权利要求6所述的半导体装置，其中所述外围壁的至少一部分直接位于所述UBM上方且接触所述UBM。
8.根据权利要求6所述的半导体装置，其进一步包括：
装置衬底，其附接到所述半导体裸片，所述装置衬底包含衬垫，
其中
内芯直接接触与所述UBM相对的所述衬垫。
9.根据权利要求1所述的半导体装置，其中所述焊料芯突出超过所述外围壁的远离所述界面表面的远侧边缘。
10.根据权利要求9所述的半导体装置，其中所述焊料芯的突出超过所述外围壁的所述远侧边缘的一部分具有圆顶形状。
11.根据权利要求9所述的半导体装置，其中所述焊料芯的突出超过所述外围壁的所述远侧边缘的一部分悬垂于所述外围壁上。
12.根据权利要求1所述的半导体装置，其中所述外围壁具有大体上圆形的横截面形状，且限定由所述焊料芯填充的圆柱形内部空间。
13.一种半导体封装，其包括：
半导体裸片，其具有界面表面；
一组连接器，其从所述界面表面突出，其中所述组连接器中的每一连接器包含：
外围壁，其位于所述界面表面上且具有沿着正交于所述界面表面的方向测量的壁高度，其中所述外围壁包含第一导电材料，以及
焊料芯，其由所述外围壁包围且具有沿着正交于所述界面表面的所述方向测量的芯高度，所述芯高度大于所述壁高度；以及
衬底，其具有附接到所述焊料芯的衬垫，其中所述衬底包含电耦合到所述半导体裸片中的电路的电路。
14.根据权利要求13所述的半导体封装，其中所述外围壁在室温下是刚性的且非柔性的。
15.根据权利要求14所述的半导体封装，其中所述壁高度对应于所述半导体裸片与所述衬底之间的间隔距离。
16.根据权利要求14所述的半导体封装，其中所述外围壁包含铜、镍或其组合。
17.根据权利要求13所述的半导体封装，其中：
所述半导体裸片为第一裸片；且
所述衬底为第二裸片。
18.一种制造半导体装置的方法，所述方法包括：
提供具有界面表面的半导体裸片；
在所述界面表面上形成外围连接器壁，其中所述外围壁远离所述界面表面延伸壁高度；以及
在所述外围连接器壁内形成焊料芯，且在所述外围连接器壁上方突出。
19.根据权利要求18所述的方法，其进一步包括：
基于回焊所述焊料芯而将半导体芯片连接到装置衬底。
20.根据权利要求18所述的方法，其中所述外围连接器壁包括铜或镍。
CN202210393650.1A 2021-04-15 2022-04-14 包含焊料芯连接器的设备及其制造方法 Pending CN115223960A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/231,847 2021-04-15
US17/231,847 US11705421B2 (en) 2021-04-15 2021-04-15 Apparatus including solder-core connectors and methods of manufacturing the same

Publications (1)

Publication Number Publication Date
CN115223960A true CN115223960A (zh) 2022-10-21

Family

ID=83601667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210393650.1A Pending CN115223960A (zh) 2021-04-15 2022-04-14 包含焊料芯连接器的设备及其制造方法

Country Status (2)

Country Link
US (1) US11705421B2 (zh)
CN (1) CN115223960A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569753B1 (en) * 2000-06-08 2003-05-27 Micron Technology, Inc. Collar positionable about a periphery of a contact pad and around a conductive structure secured to the contact pads, semiconductor device components including same, and methods for fabricating same
US8610267B2 (en) * 2010-07-21 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing delamination between an underfill and a buffer layer in a bond structure
KR20190011070A (ko) * 2017-07-24 2019-02-01 삼성전자주식회사 반도체 장치
US10276539B1 (en) * 2017-10-30 2019-04-30 Micron Technology, Inc. Method for 3D ink jet TCB interconnect control
US11276659B2 (en) * 2020-02-28 2022-03-15 Micron Technology, Inc. Methods for forming elements for microelectronic components, related conductive elements, and microelectronic components, assemblies and electronic systems incorporating such conductive elements

Also Published As

Publication number Publication date
US20220336397A1 (en) 2022-10-20
US11705421B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
US6469260B2 (en) Wiring boards, semiconductor devices and their production processes
US11152296B2 (en) Semiconductor package and manufacturing method thereof
CN102332435B (zh) 电子元件及其制作方法
US8866258B2 (en) Interposer structure with passive component and method for fabricating same
CN100587929C (zh) 电子器件及其制造方法
CN100555590C (zh) 电子器件制造方法
CN101617396B (zh) 具有电迁移帽和镀覆焊料的铜管芯凸点
US10076039B2 (en) Method of fabricating packaging substrate
CN108028229B (zh) 用于凸块下金属结构的套环及相关联的系统及方法
US20210020577A1 (en) Semiconductor package and manufacturing method thereof
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
JP2002184934A (ja) 半導体装置及びその製造方法
US9831103B2 (en) Manufacturing method of interposed substrate
US8723319B2 (en) BGA package structure and method for fabricating the same
US9893030B2 (en) Reliable device assembly
US20120153459A1 (en) Method for chip scale package and package structure thereof
CN114171505A (zh) 多层堆叠高宽带存储器封装结构及封装方法
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
US11705421B2 (en) Apparatus including solder-core connectors and methods of manufacturing the same
CN110970382A (zh) 半导体器件及其制造方法
US11373956B2 (en) Semiconductor device package and method of manufacturing the same
US20230268197A1 (en) Substrate structure, and fabrication and packaging methods thereof
US20240006288A1 (en) Interconnection structure and semiconductor package including the same
US20230352460A1 (en) Semiconductor package
US20180122721A1 (en) Plug structure of a semiconductor chip and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination