CN114171505A - 多层堆叠高宽带存储器封装结构及封装方法 - Google Patents

多层堆叠高宽带存储器封装结构及封装方法 Download PDF

Info

Publication number
CN114171505A
CN114171505A CN202111496912.9A CN202111496912A CN114171505A CN 114171505 A CN114171505 A CN 114171505A CN 202111496912 A CN202111496912 A CN 202111496912A CN 114171505 A CN114171505 A CN 114171505A
Authority
CN
China
Prior art keywords
conductive
substrate
memory
memory chips
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111496912.9A
Other languages
English (en)
Inventor
杜茂华
吴明敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202111496912.9A priority Critical patent/CN114171505A/zh
Publication of CN114171505A publication Critical patent/CN114171505A/zh
Priority to PCT/CN2022/137244 priority patent/WO2023104093A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种多层堆叠高宽带存储器封装结构及封装方法，该封装结构包括基板、塑封层和多个第一存储器芯片，基板设置有多个第一导电通孔，多个第一存储器芯片设置有多个与第一导电通孔电连接的第二导电通孔；第一存储器芯片朝向基板的表面对应第二导电通孔的位置处，依次设置有第一导电凸块和第二导电凸块，第一存储器芯片背离基板的表面对应第二导电通孔的位置处设置有第一焊盘；每相邻两层第一存储器芯片的第二导电凸块和第一焊盘嵌套连接，以使得多个第一存储器芯片绝缘堆叠在基板上；塑封层包裹多个第一存储器芯片和基板。本发明将第二导电凸块和第一焊盘相嵌套，可减小第二导电凸块的变形，可缩小第二导电凸块的间距，实现超细间距的互连。

Description

多层堆叠高宽带存储器封装结构及封装方法
技术领域
本发明属于半导体封装技术领域，具体涉及一种多层堆叠高宽带存储器封装结构及封装方法。
背景技术
随着云计算及移动互连的发展，数据中心等服务器的需求量激增。高端服务器对存储器件要求高容量，大带宽，低功耗。为了应对此需求，各公司相继推出了以三维堆叠技术为基础的多层堆叠存储封装产品。如图1所示，多层堆叠存储器封装堆叠结构使用硅通孔2将数个存储器芯片1进行垂直互连，多个存储器芯片1通过凸点3焊接在一起，存储器芯片1堆叠在基板4上，芯片与芯片之间存在非导电胶5，整个存储器芯片结构有塑封层6保护，最后封装由焊球7与外界连接。由于硅通孔2具有密度高，垂直互连距离短的优势，数据传输速度大大提高。
目前，多层堆叠的存储器的多层芯片多叠采用热压键合(TCB，ThermalCompression Bond)工艺，通过快速加热，将凸点3与芯片背部焊盘8连接，芯片背部焊盘8与芯片的硅通孔2连接。目前凸点的成分主要是铜-锡结构，而芯片背部焊盘的主要成分为镍-金结构。最终堆叠结构由塑封层6进行保护。
在使用铜-锡凸点的情况下，由于锡在回流时的变形性，为了防止凸点之间短路，凸点3之间的间距以及锡的高度需要严格控制。
目前间距在40um以上，当间距降低到25um以下时，由于锡的量过小，在热载条件下全面转换为金属间化合物，导致可靠性失效。
为了提高存储容量以及数据吞吐速度，需要增加芯片堆叠数量以及引脚数量，但在目前微凸点的机构中，由于凸点高度和间距的限制，持续提升的空间有限，为解决此问题，目前在开发基于混合键合的多芯片堆叠技术，但混合键合需要高精密化学机械抛光工艺，成本高，而且混合键合对于芯片表面平整度要求高，实际生产的良率控制困难。
针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种多层堆叠高宽带存储器封装结构及封装方法。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种多层堆叠高宽带存储器封装结构及封装方法。
本发明的一方面提供一种多层堆叠高宽带存储器封装结构，所述封装结构包括基板、塑封层和多个第一存储器芯片，其中，所述基板设置有多个第一导电通孔，所述多个第一存储器芯片设置有多个与所述第一导电通孔电连接的第二导电通孔；
所述第一存储器芯片朝向所述基板的表面对应所述第二导电通孔的位置处，依次设置有第一导电凸块和第二导电凸块，所述第一存储器芯片背离所述基板的表面对应所述第二导电通孔的位置处设置有第一焊盘；
每相邻两层所述第一存储器芯片的所述第二导电凸块和所述第一焊盘嵌套连接，以使得所述多个第一存储器芯片绝缘堆叠在所述基板上；
所述塑封层包裹所述多个第一存储器芯片和所述基板。
可选的，所述第一焊盘朝向所述第二导电凸块的一侧设置有凸起，所述第二导电凸块朝向所述第一焊盘的一侧设置有凹槽，所述凸起插置在所述凹槽中。
可选的，所述第二导电凸块呈柱状结构。
可选的，所述第一存储器芯片朝向所述基板的表面依次设置有第一钝化层和第一介电层，所述第一导电凸块设置在所述第一钝化层和所述第一介电层之上；
所述第一存储器芯片背离所述基板的表面设置有第二钝化层，所述第一焊盘设置在所述第二钝化层上。
可选的，所述基板朝向所述第一存储器芯片的表面设置有第二焊盘，所述第二焊盘与靠近所述基板的所述第一存储器芯片上的所述第二导电凸块嵌套连接。
可选的，每相邻两层所述第一存储器芯片之间以及所述第一存储器芯片与所述基板之间均填充塑封材料，所述塑封材料包裹所述第一焊盘、所述第二焊盘、所述第一导电凸块以及所述第二导电凸块。
可选的，所述封装结构还设置有焊球，所述焊球设置在所述基板背离所述第一存储器芯片的表面，所述焊球与所述第一导电通孔电连接。
可选的，所述第一导电通孔和所述第二导电通孔均为硅通孔。
可选的，所述第二导电凸块的材料采用金属锡材料。
本发明的另一方面提供一种多层堆叠高宽带存储器封装方法，所述多层堆叠高宽带存储器封装结构为前文所述的封装结构，所述方法包括：
提供基板和多个第一存储器芯片，所述基板设置有多个第一导电通孔，所述多个第一存储器芯片设置有多个与所述第一导电通孔电连接的第二导电通孔；
在所述第一存储器芯片朝向所述基板的表面对应所述第二导电通孔的位置处，依次形成第一导电凸块和第二导电凸块；
在所述第一存储器芯片背离所述基板的表面对应所述第二导电通孔的位置处形成第一焊盘；
通过热压焊工艺，将每相邻两个所述第一存储器芯片的所述第二导电凸块和所述第一焊盘相嵌套，以将所述多个第一存储器芯片依次绝缘堆叠在所述基板上；
通过回流焊工艺，将堆叠完成的所述多个第一存储器芯片和所述基板进行回流焊接；
形成塑封层，所述塑封层包裹所述多个第一存储器芯片和所述基板。
本发明的多层堆叠高宽带存储器封装封装结构及封装方法，该封装结构中第一存储器芯片朝向基板的第一表面对应第二导电通孔的位置处，依次设置有第一导电凸块和第二导电凸块，第一存储器芯片背离基板的第二表面对应第二导电通孔的位置处设置有第一焊盘；每相邻两层第一存储器芯片的第二导电凸块和第一焊盘嵌套连接，以使得多个第一存储器芯片绝缘堆叠在基板上。本发明的封装结构通过将第二导电凸块和第一焊盘相嵌套，可以减小第二导电凸块的变形，这样可以缩小第二导电凸块的间距，也即缩小第一存储器芯片之间的间距，实现超细间距的互连。
附图说明
图1为现有技术中多层堆叠高宽带存储器封装结构的结构示意图；
图2为本发明一实施例的一种多层堆叠高宽带存储器封装结构示意图；
图3为本发明另一实施例的第二导电凸块和第一焊盘相嵌套的结构示意图；
图4为本发明另一实施例的第一焊盘结构示意图；
图5为本发明另一实施例的一种多层堆叠高宽带存储器封装方法流程示意图；
图6～图13的为本发明另一实施例的一种多层堆叠高宽带存储器封装结构的封装工艺示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
如图2所示，本发明的一方面提供一种多层堆叠高宽带存储器封装结构100，封装结构100包括基板110、塑封层140和多个第一存储器芯片120，其中，基板110上设置有多个第一导电通孔111，第一存储器芯片120设置有多个第二导电通孔130，其中第一导电通孔111和第二导电通孔130均可以为硅通孔，采用硅通孔技术实现硅通孔的垂直电气互连，降低了封装高度。在本实施例中，基板110上的多个第一导电通孔111的横截面尺寸要大于第一存储器芯片120上的多个第二导电通孔130的横截面尺寸。在本实施例中，第一存储器芯片120为动态随机存取存储器芯片，也可以是其他的存储器芯片，本实施例不做具体限定。
第一存储器芯片120朝向基板110的表面对应第二导电通孔130的位置处，依次设置有第一导电凸块124和第二导电凸块125，第一存储器芯片120背离基板110的表面对应第二导电通孔130的位置处设置有第一焊盘127。需要说明的是，本实施例中，第一导电凸块124的材料可以为金属铜，第二导电凸块125材料可以为金属锡材料。第二导电凸块125采用金属锡材料，可以降低封装成本。
进一步优选地，如图3所示，第二导电凸块125呈柱状结构，也即金属锡凸块呈柱状结构，可以是圆柱状结构，也可以是棱柱状结构，本实施例不作具体限定。第二导电凸块125的原始形态呈柱状结构，不同于传统的导电凸块的圆球形，这样可以在同样体积下，减少横向宽度，可以在与第一焊盘127进行嵌套时，第二导电凸块125的形态基本保持不变，因此可以减小第二导电凸块125的间距，实现小于20um中心距的连接。
每相邻两个第一存储器芯片120的第二导电凸块125和焊盘127嵌套连接，以使得多个第一存储器芯片120绝缘堆叠在基板110上。
需要说明的是，每相邻两个第一存储器芯片120的第二导电凸块125和第一焊盘127通过热压焊接工艺进行嵌套连接，以使得多个第一存储器芯片120绝缘堆叠在基板110上，将完成堆叠的多个第一存储器芯片120和基板110进入酸性回流炉进行回流，在酸性气体环境下，不需要熔融，便可完全去除第二导电凸块125的氧化物，也就是说去除锡凸块的氧化物，而由于第二导电凸块125与第一焊盘127已经焊接，所以在酸性回流炉进行回流中，第二导电凸块125也即锡凸块的形变比较小，不会发生变短的情况。在整个回流过程中，锡凸块在上下表面张力的作用下，可以基本保持形态不变性，这样可以减小锡凸块的间距，实现小于20um中心距的连接。
塑封层140包裹多个第一存储器芯片120和基板110。其中，塑封方法可以是膜层真空压合或传统塑封工艺，本实施例不做具体限定。完成塑封后进行切割，形成最终独立的多层堆叠高宽带存储器封装结构。
示例性的，如图3和图4所示，第一焊盘127朝向第二导电凸块125的一侧设置有凸起127a，第二导电凸块125朝向第一焊盘127的一侧设置有凹槽125a，凸起127a插置在凹槽125a中，也就是前文所述的，第二导电凸块125中的凸起127a和焊盘127上的凹槽125a嵌套连接。如图4所示，凸起127a的尺寸一般为3um～5um，凸起127a高度为5um以下。本实施例中，凸起127a呈四方棱柱，即横截面为正方形，凸起127a的横截面也可以是其他的形状，可以根据实际需要进行选择。
示例性的，如图2所示，第一存储器芯片120朝向基板110的表面依次设置有第一钝化层121和第一介电层122，第一导电凸块124设置在第一钝化层121和所述第一介电层122之上。第一存储器芯片120背离基板110的一侧设置有第二钝化层126，第一焊盘127设置在第二钝化层上126。
具体地，第一存储器芯片120朝向基板110的表面依次设置有第一钝化层121和第一介电层122，然后对第一钝化层121和第一介电层122进行图形化形成多个开口，在开口处设置第一导电凸块124，在导电凸块124上设置有第二导电凸块125。同样的，在将第二钝化层126进行图形化形成多个开口，在多个开口处设置第一焊盘127。
需要说明的是，在本实施例中，第一钝化层121和第二钝化层126均可以采用二氧化硅材料，也可以是其他的可以起钝化作用的材料，本实施例不做具体限定。第一焊盘127在本实施例中采用金属铜材料，第一导电凸块124也是采用金属铜材料。
示例性的，如图2所示，基板110朝向第一存储器芯片120的表面设置有第二焊盘112，第二焊盘112与靠近基板110的第一存储器芯片120上的第二导电凸块127嵌套连接。在本实施例中，第二焊盘112与第一焊盘127是同样的结构的焊盘，也是设置有凸起，凸起与第二导电凸块127嵌套连接。基板110与第一存储器芯片120之间也是通过第二焊盘112和第二导电凸块127进行嵌套连接，这样在封装过程中，可以减少第二导电凸块127的变形，缩小第二导电凸块127的间距，也就是缩小基板110与第一存储器芯片120之间的间距，进一步实现20um中心距的连接。
需要说明的是，最顶层的芯片可以是第一存储器芯片120，也可以是其他的芯片，在本实施例中，最顶层芯片也是第一存储器芯片120。最顶层第一存储器芯片120的厚度比其他层第一存储器芯片120要厚，主要对其他层的多个第一存储器芯片120起到保护作用，所以最顶层第一存储器芯120没有设置导电通孔。并且最顶层第一存储器芯片120仅朝向基板110的表面设置有第一导电凸块124和第二导电凸块125，第一导电凸块124和第二导电凸块125与其相邻层的第一存储器芯片120的上的第一焊盘127嵌套连接。
示例性的，如图2所示，在每相邻两层第一存储器芯片120之间以及第一存储器芯片120和基板110之间均填充塑封料，塑封料包裹第一焊盘127、第二焊盘112、第一导电凸块124和第二导电凸块125。通过使用塑封料替代现有的非导电胶填充在基板与第一存储芯片之间、以及上下相邻的两层第一存储芯片之间，来防止焊盘与第二导电凸块之间发生短路，由于塑封料相对于非导电胶价格较低，因此节约了生产成本。
示例性的，如图2所示，封装结构100还设置有焊球150，焊球150设置在基板110背离第一存储器芯片120的表面，焊球150与第一导电通孔111电连接，封装结构100通过焊球150与外界电连接。
如图5所示，本发明的一方面提供一种多层堆叠高宽带存储器封装方法S100，该封装方法S100包括：
S110、提供基板和多个第一存储器芯片，所述基板设置有多个第一导电通孔，所述多个第一存储器芯片设置有多个与所述第一导电通孔电连接的第二导电通孔。
具体地，如图11、图11和图13所示，提供基板110和多个第一存储器芯片120，基板110上设置有多个第一导电通孔111，第一存储器芯片120设置有多个第二导电通孔130，其中第一导电通孔111和第二导电通孔130均可以为硅通孔，采用硅通孔技术实现硅通孔的垂直电气互连，降低了封装高度。在本实施例中，基板110上的多个第一导电通孔111的横截面尺寸要大于第一存储器芯片120上的多个第二导电通孔130的横截面尺寸。在本实施例中，第一存储器芯片120为动态随机存取存储器芯片，也可以是其他的存储器芯片，本实施例不做具体限定。
S120、在所述第一存储器芯片朝向所述基板的表面对应所述第二导电通孔的位置处，依次形成第一导电凸块和第二导电凸块；
具体地，步骤S120包括如下步骤。
首先，在第一存储器芯片朝向所述基板的表面依次形成第一钝化层和第一介电层。
如图6所示，在第一存储器芯片120的朝向基板110的表面，也就是第一存储器芯片120正面依次涂敷第一钝化层121和第一介电层122，其中，第一钝化层121的材料可以为二氧化硅，第一介电层122的材料可以为聚酰亚胺(PI)、聚苯并噁唑(PBO)等，本实施例中，第一介电层122的材料为聚酰亚胺(PI)。涂敷方法通常为晶圆旋涂，本实施例不做具体限定。
其次，在所述第一介电层上形成光刻胶层，图形化所述光刻胶层形成多个第一开口，所述多个第一开口分别与所述多个导电通孔相对应。
具体地，如图6所示，在第一介电层122的表面涂敷光刻胶层123，通过曝光和显影对光刻胶层123进行图形化形成多个第一开口(图中未标出)，其中多个第一开口分别与第一存储器芯片120上的多个第二导电通孔130相对应。
再次，在所述多个第一开口处依次形成所述第一导电凸块和所述第二导电凸块。
具体地，如图6所示，在多个第一开口处通过电镀工艺依次形成第一导电凸块124和第二导电凸块125，第一导电凸块124和第二导电凸块125与第二导电通孔130电连接。本实施例中，第一导电凸块124的材料可以为金属铜材料，第二导电凸块125的材料可以采用金属锡材料，第二导电凸块125采用金属锡材料可以使封装成本保持在较低的水平。
最后，去除所述光刻胶层。
示例性的，所述第二导电凸块的表面凸出于所述光刻胶层的表面；在去除所述光刻胶层之前，所述方法还包括：
研磨所述第二导电凸块，使得所述第二导电凸块的表面与所述光刻胶层的表面齐平。
具体地，在多个第一开口处通过电镀工艺依次形成第一导电凸块124和第二导电凸块125时，第二导电凸块125的表面凸出于光刻胶层123的表面，此时，在去除光刻胶层123之前，还需要对第二导电凸块125的表面进行研磨，使第二导电凸块125的高度与光刻胶层123的高度相同，如图7所示，也就是说，使得第二导电凸块125呈柱状结构，可以为圆柱装结构，也可以为棱柱状结构。第二导电凸块125的原始形态呈柱状结构，不同于传统的导电凸块的圆球形，这样可以在同样体积下，减少横向宽度。如图8所示，对第二导电凸块125的表面进行研磨，使第二导电凸块125的高度与光刻胶层123的高度相同后，去除光刻胶123。
S130、在所述第一存储器芯片背离所述基板的表面对应所述第二导电通孔的位置处形成第一焊盘。
需要说明的是，当第一存储器芯片120的厚度很薄且能露出多个第二导电通孔130，则第一存储器芯片120不需要进行减薄处理，但在本实施例中，如图9所示，第一存储器芯片120首先需要进行减薄处理，暴露出第一存储器芯片120上的第二导电通孔130。
具体地，步骤S130包括如下步骤。
首先，对所述第一存储器芯片背离所述基板的表面进行减薄。
具体地，如图9所示，对第一存储器芯片120的背离基板110的表面，也就是第一存储器芯片120的背面进行减薄处理，以暴露出第一存储器芯片120背面上的多个第二导电通孔130。可以通过研磨的方式进行减薄处理，也可以采用其他的方式，本实施例不做具体限定。
其次，在所述第一存储器芯片背离所述基板的表面形成第二钝化层，图形化所述第二钝化层形成多个第二开口，所述多个第二开口与所述多个导电通孔相对应。
具体地，如图10所示，在减薄后的第一存储器芯片120的背面进行背面通孔工艺，制作第二钝化层126，采用光刻工艺对第二钝化层126进行图形化，形成多个第二开口(图中未标出)，其中，多个第二开口与多个第二导电通孔130相对应设置。在本实施例中，第二钝化层126的材料可以是二氧化硅，也可以是其他可以起到钝化作用的材料，本实施例不做具体限定。
最后，在所述多个第二开口处形成所述第一焊盘。
具体地，如图10所示，在多个第二开口处通过电镀工艺形成第一焊盘127。第一焊盘127的形态如图3和图4所示，第一焊盘127的横截面一般为圆形或方形。本实施例中，第一焊盘127为铜焊盘，第一焊盘127呈圆柱体结构。第一焊盘127的材料可以根据实际需要进行选择，本实施例不做具体限定。
S140、通过热压焊工艺，将每相邻两个所述第一存储器芯片的所述第二导电凸块和所述第一焊盘相嵌套，以将所述多个第一存储器芯片依次绝缘堆叠在所述基板上。
具体地，如图3和图11所示，通过热压焊工艺将每相邻两个第一存储器芯片120的第二导电凸块125和第一焊盘127相嵌套，然后，如图11所示，采用热压焊工艺将多个第一存储器芯片120依次绝缘堆叠在基板110上。将多个第一存储器芯片120进行堆叠形成堆叠模块时，应该是将多个第一存储器芯片120进行堆叠形成多个堆叠模块，所以需要先将多个堆叠模块进行分割形成独立的第一存储器芯片120堆叠模块，然后将多个独立的第一存储器芯片堆叠模块通过热压焊工艺堆叠在基板110上。
示例性的，所述通过热压焊工艺，将每相邻两个所述第一存储器芯片的所述第二导电凸块和所述第一焊盘相嵌套，包括：
具体地，在第一焊盘127上涂敷光刻胶层，采用光刻和刻蚀工艺图形化第一焊盘127，在第一焊盘127的中央区域形成凸起127a。凸起127a的尺寸一般为3um～5um，凸起127a高度为5um以下。在本实施例中，凸起127a呈四方棱柱。
其次，通过热压焊工艺，将每相邻两个所述第一存储器芯片的所述凸起压入所述第二导电凸块中。
具体地，如图3所示，第一焊盘127上形成有凸起127a，通过热压焊工艺，将每相邻两个第一存储器芯片120的凸起127a压入第二导电凸块125中。
示例性的，所述第一导电凸块124的熔点大于所述第二导电凸块125的熔点，并且，所述热压焊工艺的温度小于所述第二导电凸块125的熔点。
具体地，热压焊工艺的温度低于第二导电凸块125的熔点，在本实施例中，由于第二导电凸块127为锡凸块，所以一般设定为180℃～210℃，这个温度可以保证锡凸块的低模量，使凸起127a嵌入锡凸块中，使相邻的两个第一存储器芯片120固定，同时锡凸块的形态基本保持不变。
需要说明的是，基板110朝向第一存储器芯片120的表面设置有第二焊盘112，第二焊盘112与靠近基板110的第一存储器芯片120上的第二导电凸块127嵌套连接。在本实施例中，第二焊盘112与第一焊盘127是同样的结构的焊盘，也是设置有凸起，凸起与第二导电凸块127嵌套连接。基板110与第一存储器芯片120之间也是通过第二焊盘112和第二导电凸块127进行嵌套连接，这样在封装过程中，可以减少第二导电凸块127的变形，缩小第二导电凸块127的间距，也就是缩小基板110与第一存储器芯片120之间的间距，进一步实现20um中心距的连接。
S150、通过回流焊工艺，将堆叠完成的所述多个第一存储器芯片和所述基板进行回流焊接。
示例性的，所述通过回流焊工艺，将堆叠完成的所述多个第一存储器芯片和所述基板进行回流焊接，包括：
在酸性气体环境下，通过回流焊工艺，将堆叠完成的所述多个第一存储器芯片和所述基板进行回流焊接。
具体地，将完成堆叠的多个第一存储器芯片120和基板110进入酸性回流炉进行回流，在酸性气体环境下，不需要熔融，便可完全去除第二导电凸块125的氧化物，也就是说去除锡凸块的氧化物，而由于第二导电凸块125与第一焊盘127已经焊接，所以在酸性回流炉进行回流中，第二导电凸块125也即锡凸块的形变比较小，不会发生变短的情况。在整个回流过程中，第二导电凸块125在上下表面张力的作用下，可以基本保持柱状形态不变性，这样可以减小锡凸块的间距，实现小于20um中心距的连接。
需要说明的是，酸性气体可以为二氧化碳、氯气、硫化氢、氯化氢、二氧化硫等，本实施例不做具体限定。
S160、形成塑封层，所述塑封层包裹所述多个第一存储器芯片和所述基板。
如图12所示，对回流焊接完成的多个第一存储器芯片120和基板110使用塑封料进行塑封形成塑封层140，得到存储器芯片的封装原体，对封装原体进行切割，形成高宽带存储器封装体。其中，塑封方法可以是膜层真空压合或传统塑封工艺，本实施例不做具体限定。
示例性的，如图12所示，在形成塑封层140时，在多个第一存储器芯片120之间以及第一存储器芯片120和基板110之间均填充塑封料，塑封料包裹第一焊盘127、第二焊盘115、第一导电凸块124和第二导电凸块125。通过使用塑封料替代现有的非导电胶填充在缓冲与第一存储芯片之间、以及上下相邻的第一存储芯片之间，来防止焊盘与第二导电凸块之间发生短路，由于塑封料相对于非导电胶价格较低，因此节约了生产成本。
示例性的，如图13所示，形成封装层140后，在基板110背离第一存储器芯片110的表面形成焊球150，焊球150与第一导电通孔相对应并电连接，封装结构100通过焊球150与外界电连接。形成焊球150后进行切割，形成最终独立的多层堆叠高宽带存储器封装结构。
本发明的多层堆叠高宽带存储器封装方法，该封装方法通过热压焊工艺，将每相邻两个所述第一存储器芯片的第二导电凸块和所述第一焊盘相嵌套，以将多个第一存储器芯片依次绝缘堆叠在基板上；通过回流焊工艺，将堆叠完成的多个第一存储器芯片和基板进行回流焊接；形成塑封层，塑封层包裹多个第一存储器芯片和基板。本发明通过两步焊接工艺，将第二导电凸块和第一焊盘相嵌套，可以减小第二导电凸块的变形，这样可以缩小第二导电凸块的间距，进而减小第一存储器芯片之间的距离，实现20um中心距以下的互连。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种多层堆叠高宽带存储器封装结构，其特征在于，所述封装结构包括基板、塑封层和多个第一存储器芯片，其中，所述基板设置有多个第一导电通孔，所述多个第一存储器芯片设置有多个与所述第一导电通孔电连接的第二导电通孔；
所述第一存储器芯片朝向所述基板的表面对应所述第二导电通孔的位置处，依次设置有第一导电凸块和第二导电凸块，所述第一存储器芯片背离所述基板的表面对应所述第二导电通孔的位置处设置有第一焊盘；
每相邻两层所述第一存储器芯片的所述第二导电凸块和所述第一焊盘嵌套连接，以使得所述多个第一存储器芯片绝缘堆叠在所述基板上；
所述塑封层包裹所述多个第一存储器芯片和所述基板。
2.根据权利要求1所述的封装结构，其特征在于，所述第一焊盘朝向所述第二导电凸块的一侧设置有凸起，所述第二导电凸块朝向所述第一焊盘的一侧设置有凹槽，所述凸起插置在所述凹槽中。
3.根据权利要求2所述的封装结构，其特征在于，所述第二导电凸块呈柱状结构。
4.根据权利要求1所述的封装结构，其特征在于，所述第一存储器芯片朝向所述基板的一侧还依次设置有第一钝化层和第一介电层，所述第一导电凸块设置在所述第一钝化层和所述第一介电层之上；
所述第一存储器芯片背离所述基板的一侧设置有第二钝化层，所述第一焊盘设置在所述第二钝化层上。
5.根据权利要求4所述的封装结构，其特征在于，所述基板朝向所述第一存储器芯片的表面设置有第二焊盘，所述第二焊盘与靠近所述基板的所述第一存储器芯片上的所述第二导电凸块嵌套连接。
6.根据权利要求5任一项所述的封装结构，其特征在于，每相邻两层所述第一存储器芯片之间以及所述第一存储器芯片与所述基板之间均填充塑封材料，所述塑封材料包裹所述第一焊盘、所述第二焊盘、所述第一导电凸块以及所述第二导电凸块。
7.根据权利要求1至6任一项所述的封装结构，其特征在于，所述封装结构还设置有焊球，所述焊球设置在所述基板背离所述第一存储器芯片的表面，所述焊球与所述第一导电通孔电连接。
8.根据权利要求1至6任一项所述的封装结构，其特征在于，所述第一导电通孔和所述第二导电通孔均为硅通孔。
9.根据权利要求1至6任一项所述的封装结构，其特征在于，所述第二导电凸块的材料采用金属锡材料。
10.一种多层堆叠高宽带存储器封装方法，其特征在于，其特征在于，所述多层堆叠高宽带存储器封装结构为权利要求1至9任一项所述的封装结构，所述方法包括：
提供基板和多个第一存储器芯片，所述基板设置有多个第一导电通孔，所述多个第一存储器芯片设置有多个与所述第一导电通孔电连接的第二导电通孔；
在所述第一存储器芯片朝向所述基板的表面对应所述第二导电通孔的位置处，依次形成第一导电凸块和第二导电凸块；
在所述第一存储器芯片背离所述基板的表面对应所述第二导电通孔的位置处形成第一焊盘；
通过热压焊工艺，将每相邻两个所述第一存储器芯片的所述第二导电凸块和所述第一焊盘相嵌套，以将所述多个第一存储器芯片依次绝缘堆叠在所述基板上；
通过回流焊工艺，将堆叠完成的所述多个第一存储器芯片和所述基板进行回流焊接；
形成塑封层，所述塑封层包裹所述多个第一存储器芯片和所述基板。
CN202111496912.9A 2021-12-08 2021-12-08 多层堆叠高宽带存储器封装结构及封装方法 Pending CN114171505A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111496912.9A CN114171505A (zh) 2021-12-08 2021-12-08 多层堆叠高宽带存储器封装结构及封装方法
PCT/CN2022/137244 WO2023104093A1 (en) 2021-12-08 2022-12-07 Packaging method and packaging structure of multi-layer stacked high-bandwidth memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111496912.9A CN114171505A (zh) 2021-12-08 2021-12-08 多层堆叠高宽带存储器封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN114171505A true CN114171505A (zh) 2022-03-11

Family

ID=80484974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111496912.9A Pending CN114171505A (zh) 2021-12-08 2021-12-08 多层堆叠高宽带存储器封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN114171505A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104093A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Packaging method and packaging structure of multi-layer stacked high-bandwidth memory
WO2024077811A1 (zh) * 2022-10-11 2024-04-18 长鑫存储技术有限公司 中间芯片和芯片堆叠封装的加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104093A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Packaging method and packaging structure of multi-layer stacked high-bandwidth memory
WO2024077811A1 (zh) * 2022-10-11 2024-04-18 长鑫存储技术有限公司 中间芯片和芯片堆叠封装的加工方法

Similar Documents

Publication Publication Date Title
US20180076179A1 (en) Stacked type chip package structure and manufacturing method thereof
US7902676B2 (en) Stacked semiconductor device and fabricating method thereof
US7652362B2 (en) Semiconductor package stack with through-via connection
US10096541B2 (en) Method for fabricating electronic package
CN103137589A (zh) 堆叠封装（PoP）的结构和方法
US9859130B2 (en) Manufacturing method of interposed substrate
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
US11694996B2 (en) Semiconductor package including a pad contacting a via
CN114171505A (zh) 多层堆叠高宽带存储器封装结构及封装方法
CN114171506A (zh) 多层堆叠存储器封装结构及封装方法
CN114450786A (zh) 芯片堆叠封装结构及其封装方法、电子设备
KR101013556B1 (ko) 스택 패키지의 제조방법
CN114203565A (zh) 多层堆叠高宽带存储器封装方法及封装结构
WO2023104093A1 (en) Packaging method and packaging structure of multi-layer stacked high-bandwidth memory
CN114464542A (zh) 多层堆叠高宽带存储器的封装方法及封装结构
CN217062063U (zh) 堆叠封装体
US20230230902A1 (en) Semiconductor package structure and manufacturing method thereof
CN114203564A (zh) 一种多层堆叠高宽带存储器的封装方法及封装结构
CN114203569A (zh) 高宽带存储器封装方法及封装结构
US20210082854A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN116504763A (zh) 封装结构及其制法
US20220130781A1 (en) Circuit substrate structure and manufacturing method thereof
US20240222323A1 (en) Fan-out stacked package, method of making and electronic device including the stacked package
US20240243021A1 (en) Package carrier and manufacturing method thereof and chip package structure
US20240213198A1 (en) Under bump metallizations, solder compositions, and structures for die interconnects on integrated circuit packaging

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination