CN114464542A - 多层堆叠高宽带存储器的封装方法及封装结构 - Google Patents

多层堆叠高宽带存储器的封装方法及封装结构 Download PDF

Info

Publication number
CN114464542A
CN114464542A CN202111496033.6A CN202111496033A CN114464542A CN 114464542 A CN114464542 A CN 114464542A CN 202111496033 A CN202111496033 A CN 202111496033A CN 114464542 A CN114464542 A CN 114464542A
Authority
CN
China
Prior art keywords
memory chip
memory
substrate
conductive
conductive bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111496033.6A
Other languages
English (en)
Inventor
杜茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202111496033.6A priority Critical patent/CN114464542A/zh
Publication of CN114464542A publication Critical patent/CN114464542A/zh
Priority to PCT/CN2022/137244 priority patent/WO2023104093A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种多层堆叠高宽带存储器的封装方法及封装结构，该方法包括：分别提供基板以及多组存储器芯片，每组存储器芯片包括第一存储器芯片和第二存储器芯片；第一存储器芯片和第二存储器芯片设置有多个导电通孔；分别将第一存储器芯片与第二存储器芯片进行混合键合，形成多个存储器微模组；在第一存储器芯片朝向基板的表面依次形成第一导电凸块和第二导电凸块；在第二存储器芯片背离基板的表面形成焊盘；通过热压焊工艺将第二导电凸块和焊盘相嵌套，以将多个存储器微模组依次绝缘堆叠在基板上；通过回流焊工艺将堆叠完成的多个存储器微模组和基板进行回流焊接；形成塑封层。本发明可以实现超多层芯片堆叠，提高生产效率，实现超细间距的互连。

Description

多层堆叠高宽带存储器的封装方法及封装结构
技术领域
本发明属于半导体封装技术领域，具体涉及一种多层堆叠高宽带存储器的封装方法及封装结构。
背景技术
随着云计算及移动互连的发展，数据中心等服务器的需求量激增。高端服务器对存储器件要求高容量，大带宽，低功耗。为了应对此需求，各公司相继推出了以三维堆叠技术为基础的多层堆叠存储封装产品。如图1所示，多层堆叠存储器封装堆叠结构使用硅通孔2将数个存储器芯片1进行垂直互连，多个存储器芯片1通过凸点3焊接在一起，存储器芯片1堆叠在基板4上，芯片与芯片之间存在非导电胶5，整个存储器芯片结构有塑封层6保护，最后封装由焊球7与外界连接。由于硅通孔2具有密度高，垂直互连距离短的优势，数据传输速度大大提高。
目前，多层堆叠的存储器的多层芯片多叠采用热压键合(TCB， ThermalCompression Bond)工艺，通过快速加热，将凸点3与芯片背部焊盘8连接，芯片背部焊盘8与芯片的硅通孔2连接。目前凸点的成分主要是铜-锡结构，而芯片背部焊盘的主要成分为镍-金结构。最终堆叠结构由塑封层6进行保护。
在使用铜-锡凸点的情况下，由于锡在回流时的变形性，为了防止凸点之间短路，凸点3之间的间距以及锡的高度需要严格控制。
目前间距在40um以上，当间距降低到25um以下时，由于锡的量过小，在热载条件下全面转换为金属间化合物，导致可靠性失效。
为了提高存储容量以及数据吞吐速度，需要增加芯片堆叠数量以及引脚数量，但在目前微凸点的机构中，由于凸点高度和间距的限制，持续提升的空间有限。
针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种多层堆叠高宽带存储器的封装方法及封装结构。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种多层堆叠高宽带存储器的封装方法及封装结构。
本发明的一方面提供一种多层堆叠高宽带存储器的封装方法，所述方法包括：
分别提供基板以及多组存储器芯片，每组所述存储器芯片均包括第一存储器芯片和第二存储器芯片；其中，所述第一存储器芯片和所述第二存储器芯片均设置有多个导电通孔；
分别将每组所述存储器芯片中的所述第一存储器芯片与所述第二存储器芯片进行混合键合，形成多个存储器微模组；
在所述第一存储器芯片朝向所述基板的表面对应所述导电通孔的位置处，依次形成第一导电凸块和第二导电凸块；
在所述第二存储器芯片背离所述基板的表面对应所述导电通孔的位置处形成焊盘；
通过热压焊工艺，将所述第二导电凸块和所述焊盘相嵌套，以将所述多个存储器微模组依次绝缘堆叠在所述基板上；
通过回流焊工艺，将堆叠完成的所述多个存储器微模组和所述基板进行回流焊接；
形成塑封层，所述塑封层包裹所述多个存储器微模组和所述基板。
可选的，所述第一存储器芯片朝向所述第二存储器芯片的表面设置有第一钝化层和第一金属焊盘，所述第二存储器芯片朝向所述第一存储器芯片的表面设置有第二钝化层和第二金属焊盘；
所述分别将每组所述存储器芯片中的所述第一存储器芯片与所述第二存储器芯片进行混合键合，形成多个存储器微模组，包括：
将所述第一存储器芯片中的所述第一钝化层与对应的所述第二存储器芯片中的所述第二钝化层键合；以及，
将所述第一存储器芯片中的所述第一金属焊盘与对应的所述第二存储器芯片中的所述第二金属焊盘键合。
可选的，所述通过热压焊工艺，将所述第二导电凸块和所述焊盘相嵌套，包括：
在所述焊盘上形成凸起；
通过热压焊工艺，将所述凸起压入所述第二导电凸块中。
可选的，所述在所述第一存储器芯片朝向所述基板的表面对应所述导电通孔的位置处，依次形成第一导电凸块和第二导电凸块，包括：
在所述第一存储器芯片朝向所述基板的表面依次形成第三钝化层和介电层；
在所述介电层上形成光刻胶层，图形化所述光刻胶层形成多个开口，所述多个开口分别与所述多个导电通孔相对应；
在所述多个开口处依次形成所述第一导电凸块和所述第二导电凸块；
去除所述光刻胶层。
可选的，所述第二导电凸块的表面凸出于所述光刻胶层的表面；在去除所述光刻胶层之前，所述方法还包括：
研磨所述第二导电凸块，使得所述第二导电凸块的表面与所述光刻胶层的表面齐平。
可选的，每个所述存储器微模组之间以及所述微模组与所述基板之间均填充塑封料。
可选的，在每组所述存储器芯片中，所述第一存储器芯片靠近所述基板设置，所述第二存储器芯片背离所述基板设置，并且，所述第一存储器芯片的厚度小于所述第二存储器芯片的厚度。
本发明的另一方面提供一种多层堆叠高宽带存储器封装结构，所述封装结构包括：基板、多个存储器微模组和塑封层，所述多个存储器微模组绝缘堆叠设置在所述基板上；其中，
每个所述存储器微模组均包括第一存储器芯片和第二存储器芯片，每个所述第一存储器芯片均通过混合键合结构与对应的所述第二存储器芯片混合键合连接，其中，所述第一存储器芯片和所述第二存储器芯片均设置有多个导电通孔；以及，
所述第一存储器芯片朝向所述基板的表面对应所述导电通孔处，依次设置有第一导电凸块和第二导电凸块，所述第二存储器芯片背离所述基板的表面对应所述导电通孔处设置有焊盘，所述第二导电凸块和所述焊盘嵌套连接；
所述塑封层包裹所述多个存储器微模组和所述基板。
可选的，所述混合键合结构包括设置在所述第一存储器芯片朝向所述第二存储器芯片的表面的第一钝化层和第一金属焊盘、以及设置在所述第二存储器芯片朝向所述第一存储器芯片的表面的第二钝化层和第二金属焊盘；
所述第一存储器芯片中的所述第一钝化层与对应的所述第二存储器芯片中的所述第二钝化层键合连接，所述第一存储器芯片中的所述第一金属焊盘与对应的所述第二存储器芯片中的所述第二金属焊盘键合连接。
可选的，所述焊盘朝向所述第二导电凸块的一侧设置有凸起，所述第二导电凸块朝向所述焊盘的一侧设置有凹槽，所述凸起插置在所述凹槽中。
可选的，所述第二导电凸块呈柱状结构。
可选的，所述第一存储器芯片靠近所述基板设置，所述第二存储器芯片背离所述基板设置，并且，所述第一存储器芯片的厚度小于所述第二存储器芯片的厚度。
本发明的多层堆叠高宽带存储器的封装方法及封装结构，通过将第一存储器芯片与第二存储器芯片进行混合键合，形成多个存储器微模组，采用双芯片进行混合键合构成存储器微模组，可以实现超多层芯片堆叠，提高生产效率，实现键合高度下降，芯片层数大大增加，容量增加。该封装结构芯片层数可以大大增加，容量增加，最大程度上降低了封装高度。在第一存储器芯片朝向基板的表面对应导电通孔的位置处，依次形成第一导电凸块和第二导电凸块，在第二存储器芯片背离基板的表面对应导电通孔的位置处形成焊盘，通过热压焊工艺，将第二导电凸块和焊盘相嵌套，以将多个存储器微模组依次绝缘堆叠在基板上，通过回流焊工艺，将堆叠完成的多个存储器微模组和基板进行回流焊接，本发明通过两步焊接工艺，将第二导电凸块和焊盘相嵌套，可以减小第二导电凸块的变形，这样可以缩小第二导电凸块的间距，实现超细间距的互连。
附图说明
图1为现有技术中多层芯片的封装工艺示意图；
图2为本发明一实施例的一种多层堆叠高宽带存储器的封装方法的流程示意图；
图3～图12为本发明另一实施例的一种多层堆叠高宽带存储器的封装方法的封装工艺示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
如图2所示，本发明的一方面提供一种多层堆叠高宽带存储器的封装方法S100，该封装方法S100包括：
S100、分别提供基板以及多组存储器芯片，每组所述存储器芯片均包括第一存储器芯片和第二存储器芯片；其中，所述第一存储器芯片和所述第二存储器芯片均设置有多个导电通孔。
具体地，如图11和图12所示，分别提供基板110以及多组存储器芯片，每组存储器芯片均包括第一存储器芯片120和第二存储器芯片130；其中，第一存储器芯片120和第二存储器芯片 130均设置有多个导电通孔140，也就是说，第一存储器芯片120 和第二存储器芯片130通过导电通孔140电连接。进一步优选地，多个导电通孔140可以为硅通孔。采用硅通孔技术实现硅通孔的垂直电气互连，降低了封装高度。本实施例中，第一存储器芯片120和第二存储器芯片130采用动态随机存取存储器芯片，也可以是其他的存储器芯片，本实施例不做具体限定。
S120、分别将每组所述存储器芯片中的所述第一存储器芯片与所述第二存储器芯片进行混合键合，形成多个存储器微模组。
具体地，将每组存储器芯片中的第一存储器芯片120与第二存储器芯片130进行混合键合，形成多个存储器微模组150。
示例性的，如图3所示，第一存储器芯片120朝向第二存储器芯片130的表面设置有第一钝化层121和第一金属焊盘122，第二存储器芯片130朝向第一存储器芯片120的表面设置有第二钝化层131和第二金属焊盘132。第一存储器芯片120带有第一钝化层121和第一金属焊盘122的表面经过化学机械抛光处理，同样的，第二存储器芯片130带有第二钝化层131和第二金属焊盘132 的表面也经过了化学机械抛光处理。
其中，分别将每组存储器芯片中的第一存储器芯片120与第二存储器芯片130进行混合键合，形成如图10所示的多个存储器微模组150，具体包括：
首先，如图3所示，将第一存储器芯片120中的第一钝化层 121与对应的第二存储器芯片130中的第二钝化层131键合。第一钝化层121和第二钝化层131的材料可以是二氧化硅钝化层或者氮化硅层，将第一存储器芯片120和第二存储器芯片130的电路层面相互堆叠，使表面的第一钝化层121和第二钝化层131，也即二氧化硅钝化层形成键合。对于第一钝化层121和第二钝化层131 的材料本实施例不做具体限定。
其次，如图3所示，将第一存储器芯片120中的第一金属焊盘122与对应的第二存储器芯片130中的第二金属焊132盘键合。在本实施例中，第一金属焊盘122和第二金属焊盘132均为铜焊盘，第一钝化层121和第二钝化层131键合后，在200℃以上温度下进行高温压合，利用铜受热膨胀使第一金属焊盘122和第二金属焊盘132形成键合。本实施例中，对于第一金属焊盘122和第二金属焊盘132的材料本实施例不做具体限定。
示例性的，如图10所示，在每组存储器微模组中，第一存储器芯片120靠近基板110设置，第二存储器芯片130背离基板110 设置，并且，第一存储器芯片120的厚度小于第二存储器芯片130 的厚度。进一步优选地，第一存储器芯片120的厚度为10um～20 um，第二存储器芯片130的厚度为40um～50um，其中，第一存储器芯片120的背面可以减薄到极限，也即可以减薄到仅保留线路层。
S130、在所述第一存储器芯片朝向所述基板的表面对应所述导电通孔的位置处，依次形成第一导电凸块和第二导电凸块。
需要说明的是，当第一存储器芯片120的厚度很薄且能露出多个导电通孔140，则第一存储器芯片120不需要进行减薄处理；相同的，当第二存储器芯片130的厚度很薄且能露出多个导电通孔140时，则第二存储器芯片130也不需要进行减薄处理。然而，当第一存储器芯片120的厚度很厚且不能露出多个导电通孔140，第二存储器芯片130的厚度也很后且不能露出多个导电通孔140 时，就需要对第一存储器芯片120和第二储器芯片130先进行减薄处理。在本实施例中，第一存储器芯片120和第二存储器芯片 130均需要减薄处理。
在所述第一存储器芯片朝向所述基板的表面对应所述导电通孔的位置处，依次形成第一导电凸块和第二导电凸块，包括：
首先，在第一存储器芯片背离第二存储器芯片的表面进行减薄，露出多个所述导电通孔。
具体地，如图6所示，对第一存储器芯片120的背面进行减薄处理，然后通过刻蚀工艺露出多个导电通孔140。
其次，在所述第一存储器芯片朝向所述基板的表面依次形成第三钝化层和介电层。
具体地，如图4所示，在混合键合后第一存储器芯片120朝向基板110的表面通过背部开孔工艺依次涂敷形成第三钝化层 123和介电层124。其中，在形成第三钝化层123后，在第三钝化层123上形成连接金属焊盘123a，连接金属焊盘123a与导电通孔140相对应。需要说明的是，第三钝化层123的材料可以是二氧化硅或者氮化硅，介电层124材料可以为聚酰亚胺(PI)、聚苯并噁唑(PBO)等，本实施例中，介电层124的材料为聚酰亚胺(PI)。涂敷方法通常为晶圆旋涂，本实施例不做具体限定。
再次，在所述介电层上形成光刻胶层，图形化所述光刻胶层形成多个开口，所述多个开口分别与所述多个导电通孔相对应。
具体地，如图5所示，在介电层124的表面涂敷光刻胶层125，通过曝光和显影对光刻胶层125进行图形化形成多个开口(图中未标出)，其中多个开口与第一存储器芯片120上的多个导电通孔140相对应。
再次，在所述多个开口处依次形成所述第一导电凸块和所述第二导电凸块。
具体地，如图5所示，在多个开口处通过电镀工艺依次形成第一导电凸块126和第二导电凸块127，第一导电凸块126和第二导电凸块127与导电通孔140电连接。本实施例中，第一导电凸块126的材料可以为金属铜材料，第二导电凸块127的材料可以采用金属锡材料，第二导电凸块127采用金属锡材料可以使封装成本保持在较低的水平。
最后，去除所述光刻胶层。
如图6所示，可以采用干法等离子体刻蚀和湿法清洗将光刻胶层123去除，对于去除光刻胶的方法本实施例不做具体限定。
示例性的，所述第二导电凸块的表面凸出于所述光刻胶层的表面；在去除所述光刻胶层之前，所述方法还包括：
研磨所述第二导电凸块，使得所述第二导电凸块的表面与所述光刻胶层的表面齐平。
具体地，在多个开口处通过电镀工艺依次形成第一导电凸块 126和第二导电凸块127时，第二导电凸块127的表面凸出于光刻胶层125的表面，此时，在去除光刻胶层125之前，还需要对第二导电凸块127的表面进行研磨，使第二导电凸块127的高度与光刻胶层125的高度相同，如图6所示，也就是说，使得第二导电凸块127呈柱状结构，可以为圆柱装结构，也可以为棱柱状结构。第二导电凸块127的原始形态呈柱状结构，不同于传统的导电凸块的圆球形，这样可以在同样体积下，减少横向宽度。
S140、在所述第二存储器芯片背离所述基板的表面对应所述导电通孔的位置处形成焊盘。
需要说明的是，当第二存储器芯片130的厚度很薄且能露出多个导电通孔140，则第二存储器芯片130不需要进行减薄处理，但在本实施例中，如图8所示，第二存储器芯片130首先需要进行减薄处理，暴露出第二存储器芯片130上的导电通孔140。
具体地，步骤S140包括如下步骤。
首先，对所述第二存储器芯片背离所述基板的表面进行减薄。
具体地，如图8所示，对第二存储器芯片130的背离基板110 的表面，也就是第一存储器芯片120的背面进行减薄处理，以暴露出第二存储器芯片130背面上的多个导电通孔140。可以通过研磨的方式进行减薄处理，也可以采用其他的方式，本实施例不做具体限定。
其次，在所述第二存储器芯片背离所述基板的表面形成第四钝化层，图形化所述第四钝化层形成多个第一开口，所述多个第一开口与所述多个导电通孔相对应。
具体地，如图9所示，在减薄后的第二存储器芯片130的背面进行背面通孔工艺，制作第四钝化层133，采用光刻工艺对第四钝化层133进行图形化，形成多个第一开口(图中未标出)，其中，多个第一开口与多个导电通孔140相对应设置。在本实施例中，第四钝化层133的材料可以是二氧化硅，也可以是其他可以起到钝化作用的材料，本实施例不做具体限定。
最后，在所述多个第一开口处形成所述焊盘。
具体地，如图9所示，在多个第一开口处通过电镀工艺形成焊盘134。焊盘134的横截面一般为圆形或方形。本实施例中，焊盘134为铜焊盘，焊盘134呈圆柱体结构。焊盘134的材料可以根据实际需要进行选择，本实施例不做具体限定。
S150、通过热压焊工艺，将所述第二导电凸块和所述焊盘相嵌套，以将所述多个存储器微模组依次绝缘堆叠在所述基板上。
具体地，通过热压焊工艺将第一存储器芯片120的第二导电凸块127与第二存储器芯片130上的焊盘134相嵌套，然后，如图10所示，采用热压焊工艺将多个存储器微模组150依次绝缘堆叠在基板110上。将多个存储器微模组150进行堆叠形成堆叠模块时，应该是将多个存储器微模组150进行堆叠形成多个堆叠模块，所以需要先将多个堆叠模块进行分割形成独立的存储器微模组150堆叠模块，然后将多个独立的存储器微模组150堆叠模块通过热压焊工艺堆叠在基板110上。
所述通过热压焊工艺，将所述第二导电凸块和所述焊盘相嵌套，包括：
首先，在所述焊盘上形成凸起。
具体地，如图9所示，在焊盘134上涂敷光刻胶层，采用光刻和刻蚀工艺图形化焊盘134，在焊盘134的中央区域形成凸起 (图中未标出)。凸起的尺寸一般为3um～5um，凸起高度为5um 以下。在本实施例中，凸起呈四方棱柱。
其次，通过热压焊工艺，将所述凸起压入所述第二导电凸块中。
具体地，如图9所示，焊盘134上形成有凸起(图中未标出)，通过热压焊工艺，将凸起压入第二导电凸块127中。
示例性的，所述第一导电凸块126的熔点大于所述第二导电凸块127的熔点，并且，所述热压焊工艺的温度小于所述第二导电凸块127的熔点。
具体地，热压焊工艺的温度低于第二导电凸块127的熔点，
在本实施例中，由于第二导电凸块为锡凸块，所以一般设定为180℃～210℃，这个温度可以保证锡凸块的低模量，使凸起嵌入锡凸块中，使第一存储器芯片120和第二存储器芯片130固定，同时锡凸块的形态基本保持不变。
需要说明的是，如图10所示，在最顶层存储器微模组150中的第二存储器芯片130的厚度要比其他的第二存储器芯片120的厚度厚，对整个封装结构起到保护作用。
S160、通过回流焊工艺，将堆叠完成的所述多个存储器微模组和所述基板进行回流焊接。
示例性的，所述通过回流焊工艺，将堆叠完成的所述多个第一存储器芯片和所述缓冲芯片进行回流焊接，包括：
在酸性气体环境下，通过回流焊工艺，将堆叠完成的所述多个第一存储器芯片和所述缓冲芯片进行回流焊接。
具体地，如图10所示，将完成堆叠的多个存储器微模组150 和基板110进入酸性回流炉进行回流，在酸性气体环境下，不需要熔融，便可完全去除第二导电凸块127的氧化物，也就是说去除锡凸块的氧化物，而由于第二导电凸块127与焊盘134已经焊接，所以在酸性回流炉进行回流中，第二导电凸块127也即锡凸块的形变比较小，不会发生变短的情况。在整个回流过程中，第二导电凸块127在上下表面张力的作用下，可以基本保持柱状形态不变性，这样可以减小锡凸块的间距，实现小于20um中心距的连接。
需要说明的是，酸性气体可以为二氧化碳、氯气、硫化氢、氯化氢、二氧化硫等，本实施例不做具体限定。
S170、形成塑封层，所述塑封层包裹所述多个存储器微模组和所述基板。
具体地，如图11所示，采用塑封料对多个存储器微模组150 和基板110进行塑封，形成塑封层160。塑封方法可以是膜层真空压合或传统塑封工艺，本实施例不做具体限定。完成塑封后进行切割，形成最终独立的多层堆叠高宽带存储器封装结构。
示例性的，每个所述存储器微模组之间以及所述微模组与所述基板之间均填充塑封料。
具体地，如图11所示，在对多个存储器微模组150和基板 110进行塑封时，每个存储器微模组150之间以及存储器微模组 150和基板110之间页填充塑封料，也就是说，塑封料包裹多个第一导电凸块126和多个第二导电凸块127，对多个第一导电凸块 126和多个第二导电凸块127起到保护作用，防止第一导电凸块126和第二导电凸块127之间发生短路，由于塑封料相对于非导电胶价格较低，具有生产成本低的优点。
示例性的，如图12所示，形成塑封层160后，在基板110背离存储器微模组150的表面形成多个焊球170，封装结构通过多个焊球170与外界连接。
第一存储器芯片和第二存储器芯片的晶圆级混合键合，利用了晶圆级混合键合的生产效率，同时也降低了多层晶圆级混合键合时的良率损失问题。两个晶圆的不良芯片位置在晶圆中的位置存在差异，两个晶圆相互堆叠时会导致额外的损失，这样晶圆级堆叠层数越多，良率损失越大，两层堆叠可以优选类似晶圆，最大限度的减少这种良率损失。在本实施例中，为了最大限度的减少晶圆级堆叠过程中的良率损失，第一存储器芯片120和第二存储器芯片130的类型相同。
第一存储器芯片和第二存储器芯片通过晶圆级混合键合形成电连接，可以实现更小间距(10um以下)，同时作为一个存储器微模组，第一存储器芯片的背面可以减薄到极限，这样的双芯片组合比目前的常规高宽带存储器的同样的硅通孔芯片的厚度大大降低，而且也降低了凸点的数量和高度，芯片层数可以大大增加，容量增加。
本发明的多层堆叠高宽带存储器的封装方法，通过使用晶圆级混合键合形成双芯片电连接，构成存储器微模组，实现键合高度下降，芯片层数可以大大增加，容量增加，可以实现超多层芯片堆叠。同时提高生产效率，最大限度降低晶圆级堆叠的良率损失。在第一存储器芯片朝向基板的表面对应导电通孔的位置处，依次形成第一导电凸块和第二导电凸块，在第二存储器芯片背离基板的表面对应导电通孔的位置处形成焊盘，通过热压焊工艺，将第二导电凸块和焊盘相嵌套，以将多个存储器微模组依次绝缘堆叠在基板上，通过回流焊工艺，将堆叠完成的多个存储器微模组和基板进行回流焊接，本发明通过两步焊接工艺，将第二导电凸块和焊盘相嵌套，可以减小第二导电凸块的变形，这样可以缩小第二导电凸块的间距，实现超细间距的互连。
如图11和图12所示，本发明的另一方面提供一种多层堆叠高宽带存储器封装结构100，包括：基板110、多个存储器微模组 150和塑封层160，多个存储器微模组150绝缘堆叠设置在基板110 上；其中，
每个存储器微模组150均包括第一存储器芯片120和第二存储器芯片130，每个第一存储器芯片120均通过混合键合结构与对应的第二存储器芯片130混合键合连接，其中，第一存储器芯片 120和第二存储器芯片130均设置有多个导电通孔140；以及，
第一存储器芯片120朝向基板110的表面对应导电通孔140 处，依次设置有第一导电凸块126和第二导电凸块127，第二存储器芯片130背离基板110的表面对应导电通孔140处设置有焊盘 134，第二导电凸块127和焊盘134嵌套连接。
如图12所示，本实施例中，第一导电凸块126可以为铜凸块，第二导电凸块127可以为锡凸块。进一步优选地，如图3所示，第二导电凸块127呈柱状结构，也即锡凸块呈柱状结构，可以是圆柱状结构，也可以是棱柱状结构。第二导电凸块127的原始形态呈柱状结构，不同于传统的导电凸块的圆球形，这样可以在同样体积下，减少横向宽度。本实施例中焊盘134为铜焊盘，焊盘 134呈圆柱体结构。
如图11所示，塑封层160包裹多个存储器微模组150和基板 110。
示例性的，如图9所示，混合键合结构包括设置在第一存储器芯片120朝向第二存储器芯片130的表面的第一钝化层121和第一金属焊盘122、以及设置在第二存储器芯片130朝向第一存储器芯片120的表面的第二钝化层131和第二金属焊盘132；在本实施例中，第一钝化层121和第二钝化层131的材料可为二氧化硅钝化层，第一金属焊盘122和第二金属焊盘132均可为铜焊盘，。
第一存储器芯片120中的第一钝化层121与对应的第二存储器芯片130中的第二钝化层131键合，第一存储器芯片120中的第一金属焊盘122与对应的第二存储器芯片130中的第二金属焊盘132键合连接。
示例性的，如图12所示，焊盘134朝向第二导电凸块127的一侧设置有凸起(图中未标出)，第二导电凸块127朝向焊盘134 的一侧设置有凹槽(图中未标出)，凸起插置在凹槽中。凸起的尺寸一般为3um～5um，突起高度为5um以下。本实施例中，凸起呈四方棱柱，即横截面为正方形。
示例性的，如图12所示，第一存储器芯片120靠近基板110 设置，第二存储器芯片130背离基板110设置，并且，第一存储器芯片120的厚度小于第二存储器芯片130的厚度。进一步优选地，第一存储器芯片120的厚度为10um～20um，第二存储器芯片130的厚度为40um～50um，第一存储器芯片120的背面可以减薄到极限，也即可以减薄到仅保留线路层。
示例性的，如图12所示，在对多个存储器微模组150和基板 110进行塑封时，每个存储器微模组150之间以及存储器微模组 150和基板110之间页填充塑封料，也就是说，塑封料包裹多个第一导电凸块126和多个第二导电凸块127，对多个第一导电凸块 126和多个第二导电凸块127起到保护作用，防止第一导电凸块 126和第二导电凸块127之间发生短路，由于塑封料相对于非导电胶价格较低，具有生产成本低的优点。
如图12所示，在第一存储器芯片120朝向基板110的表面还设置有第三钝化层123和介电层124。需要说明的是，第三钝化层 123的材料可以是二氧化硅或者氮化硅，介电层124材料可以为聚酰亚胺(PI)、聚苯并噁唑(PBO)等，本实施例中，介电层124 的材料为聚酰亚胺(PI)。涂敷方法通常为晶圆旋涂，本实施例不做具体限定。
如图12所示，所述封装结构还包括多个焊球170，多个焊球 170与外界连接。
本发明的多层堆叠高宽带存储器的封装结构，第一存储器芯片和第二存储器芯片组成存储器微模组，多个存储器微模组绝缘堆叠设置在基板上，该封装结构中芯片层数可以大大增加，容量增加，最大程度上降低了封装高度。本发明的封装结构通过第一存储器芯片上的第二导电凸块与第二存储器芯片上的焊盘嵌套连接，焊盘与第二导电凸块之间嵌套连接，可以减少第二导电凸块的变形，缩小第二导电凸块的间距，实现20um中心距以下的互连。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种多层堆叠高宽带存储器的封装方法，其特征在于，所述方法包括：
分别提供基板以及多组存储器芯片，每组所述存储器芯片均包括第一存储器芯片和第二存储器芯片；其中，所述第一存储器芯片和所述第二存储器芯片均设置有多个导电通孔；
分别将每组所述存储器芯片中的所述第一存储器芯片与所述第二存储器芯片进行混合键合，形成多个存储器微模组；
在所述第一存储器芯片朝向所述基板的表面对应所述导电通孔的位置处，依次形成第一导电凸块和第二导电凸块；
在所述第二存储器芯片背离所述基板的表面对应所述导电通孔的位置处形成焊盘；
通过热压焊工艺，将所述第二导电凸块和所述焊盘相嵌套，以将所述多个存储器微模组依次绝缘堆叠在所述基板上；
通过回流焊工艺，将堆叠完成的所述多个存储器微模组和所述基板进行回流焊接；
形成塑封层，所述塑封层包裹所述多个存储器微模组和所述基板。
2.根据权利要求1所述的方法，其特征在于，所述第一存储器芯片朝向所述第二存储器芯片的表面设置有第一钝化层和第一金属焊盘，所述第二存储器芯片朝向所述第一存储器芯片的表面设置有第二钝化层和第二金属焊盘；
所述分别将每组所述存储器芯片中的所述第一存储器芯片与所述第二存储器芯片进行混合键合，形成多个存储器微模组，包括：
将所述第一存储器芯片中的所述第一钝化层与对应的所述第二存储器芯片中的所述第二钝化层键合；以及，
将所述第一存储器芯片中的所述第一金属焊盘与对应的所述第二存储器芯片中的所述第二金属焊盘键合。
3.根据权利要求1所述的方法，其特征在于，所述通过热压焊工艺，将所述第二导电凸块和所述焊盘相嵌套，包括：
在所述焊盘上形成凸起；
通过热压焊工艺，将所述凸起压入所述第二导电凸块中。
4.根据权利要求3所述的方法，其特征在于，所述在所述第一存储器芯片朝向所述基板的表面对应所述导电通孔的位置处，依次形成第一导电凸块和第二导电凸块，包括：
在所述第一存储器芯片朝向所述基板的表面依次形成第三钝化层和介电层；
在所述介电层上形成光刻胶层，图形化所述光刻胶层形成多个开口，所述多个开口分别与所述多个导电通孔相对应；
在所述多个开口处依次形成所述第一导电凸块和所述第二导电凸块；
去除所述光刻胶层。
5.根据权利要求4所述的方法，其特征在于，所述第二导电凸块的表面凸出于所述光刻胶层的表面；在去除所述光刻胶层之前，所述方法还包括：
研磨所述第二导电凸块，使得所述第二导电凸块的表面与所述光刻胶层的表面齐平。
6.根据权利要求1至5任一项所述的方法，其特征在于，每个所述存储器微模组之间以及所述微模组与所述基板之间均填充塑封料。
7.根据权利要求1至5任一项所述的方法，其特征在于，在每组所述存储器芯片中，所述第一存储器芯片靠近所述基板设置，所述第二存储器芯片背离所述基板设置，并且，所述第一存储器芯片的厚度小于所述第二存储器芯片的厚度。
8.一种多层堆叠高宽带存储器封装结构，其特征在于，所述封装结构包括：基板、多个存储器微模组和塑封层，所述多个存储器微模组绝缘堆叠设置在所述基板上；其中，
每个所述存储器微模组均包括第一存储器芯片和第二存储器芯片，每个所述第一存储器芯片均通过混合键合结构与对应的所述第二存储器芯片混合键合连接，其中，所述第一存储器芯片和所述第二存储器芯片均设置有多个导电通孔；以及，
所述第一存储器芯片朝向所述基板的表面对应所述导电通孔处，依次设置有第一导电凸块和第二导电凸块，所述第二存储器芯片背离所述基板的表面对应所述导电通孔处设置有焊盘，所述第二导电凸块和所述焊盘嵌套连接；
所述塑封层包裹所述多个存储器微模组和所述基板。
9.根据权利要求8所述的封装结构，其特征在于，所述混合键合结构包括设置在所述第一存储器芯片朝向所述第二存储器芯片的表面的第一钝化层和第一金属焊盘、以及设置在所述第二存储器芯片朝向所述第一存储器芯片的表面的第二钝化层和第二金属焊盘；
所述第一存储器芯片中的所述第一钝化层与对应的所述第二存储器芯片中的所述第二钝化层键合连接，所述第一存储器芯片中的所述第一金属焊盘与对应的所述第二存储器芯片中的所述第二金属焊盘键合连接。
10.根据权利要求9所述的封装结构，其特征在于，所述焊盘朝向所述第二导电凸块的一侧设置有凸起，所述第二导电凸块朝向所述焊盘的一侧设置有凹槽，所述凸起插置在所述凹槽中。
11.根据权利要求10所述的封装结构，其特征在于，所述第二导电凸块呈柱状结构。
12.根据权利要求11所述的封装结构，其特征在于，所述第一存储器芯片靠近所述基板设置，所述第二存储器芯片背离所述基板设置，并且，所述第一存储器芯片的厚度小于所述第二存储器芯片的厚度。
CN202111496033.6A 2021-12-08 2021-12-08 多层堆叠高宽带存储器的封装方法及封装结构 Pending CN114464542A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111496033.6A CN114464542A (zh) 2021-12-08 2021-12-08 多层堆叠高宽带存储器的封装方法及封装结构
PCT/CN2022/137244 WO2023104093A1 (en) 2021-12-08 2022-12-07 Packaging method and packaging structure of multi-layer stacked high-bandwidth memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111496033.6A CN114464542A (zh) 2021-12-08 2021-12-08 多层堆叠高宽带存储器的封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN114464542A true CN114464542A (zh) 2022-05-10

Family

ID=81405277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111496033.6A Pending CN114464542A (zh) 2021-12-08 2021-12-08 多层堆叠高宽带存储器的封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN114464542A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104093A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Packaging method and packaging structure of multi-layer stacked high-bandwidth memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104093A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Packaging method and packaging structure of multi-layer stacked high-bandwidth memory

Similar Documents

Publication Publication Date Title
US7847379B2 (en) Lightweight and compact through-silicon via stack package with excellent electrical connections and method for manufacturing the same
CN111599795B (zh) 半导体封装及其制造方法
US9030021B2 (en) Printed circuit board having hexagonally aligned bump pads for substrate of semiconductor package, and semiconductor package including the same
US20090261476A1 (en) Semiconductor device and manufacturing method thereof
CN114171505A (zh) 多层堆叠高宽带存储器封装结构及封装方法
CN114171506A (zh) 多层堆叠存储器封装结构及封装方法
CN114203563A (zh) 一种多层堆叠存储器封装方法及封装结构
CN114171399A (zh) 多层堆叠高宽带存储器封装方法及封装结构
CN114464542A (zh) 多层堆叠高宽带存储器的封装方法及封装结构
KR101013556B1 (ko) 스택 패키지의 제조방법
CN114203565A (zh) 多层堆叠高宽带存储器封装方法及封装结构
CN114203564A (zh) 一种多层堆叠高宽带存储器的封装方法及封装结构
CN217062063U (zh) 堆叠封装体
US20230230902A1 (en) Semiconductor package structure and manufacturing method thereof
CN115394768A (zh) 一种多层高带宽存储器及其制造方法
CN114203569A (zh) 高宽带存储器封装方法及封装结构
CN114203562A (zh) 多层堆叠高宽带存储器封装方法及封装结构
US20210320086A1 (en) Semiconductor package including embedded solder connection structure
KR20110004120A (ko) 반도체 패키지 및 그 제조방법
WO2023104093A1 (en) Packaging method and packaging structure of multi-layer stacked high-bandwidth memory
US20210082854A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20230098054A1 (en) Electronic substrate stacking
US20240153911A1 (en) Method for forming semiconductor device and semiconductor device fabricated thereby
US20220130781A1 (en) Circuit substrate structure and manufacturing method thereof
CN118098994A (zh) 半导体结构的制造方法和半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination