CN114171399A - 多层堆叠高宽带存储器封装方法及封装结构 - Google Patents

多层堆叠高宽带存储器封装方法及封装结构 Download PDF

Info

Publication number
CN114171399A
CN114171399A CN202111493774.9A CN202111493774A CN114171399A CN 114171399 A CN114171399 A CN 114171399A CN 202111493774 A CN202111493774 A CN 202111493774A CN 114171399 A CN114171399 A CN 114171399A
Authority
CN
China
Prior art keywords
memory
heat dissipation
memory chips
memory chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111493774.9A
Other languages
English (en)
Inventor
杜茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202111493774.9A priority Critical patent/CN114171399A/zh
Publication of CN114171399A publication Critical patent/CN114171399A/zh
Priority to PCT/CN2022/137241 priority patent/WO2023104092A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种多层堆叠高宽带存储器的封装方法及封装结构，该方法包括：提供假片、基板、第一存储器芯片和多个第二存储器芯片；第一存储器芯片和多个第二存储器芯片均设置有多个第一散热通孔，多个第二存储器芯片设置有多个导电通孔；将多个第二存储器芯片依次绝缘堆叠在所述基板上；将第一存储器芯片绝缘堆叠在多个第二存储器芯片上；将假片与第一存储器芯片进行热压键合，其中，假片上形成有与多个第一散热通孔相对应的多个第二散热通孔；形成塑封层，塑封层包裹假片、基板、第一存储器芯片和多个第二存储器芯片。通过假片及假片上的第一散热通孔，对存储器提供足够机械保护作用的同时提高了其散热性能。

Description

多层堆叠高宽带存储器封装方法及封装结构
技术领域
本发明属于半导体封装技术领域，具体涉及一种高导热多层堆叠高宽带存储器封装方法及封装结构。
背景技术
对于数据中心等企业级应用，大容量的高速存储成为必要项。为应对此需求，高宽带存储器(HBM，high bandwidth Memory)应运而生。如图1所示，现有技术中，HBM使用硅通孔(TSV，Through Silicon Via)13和14将数个存储器芯片11进行垂直互连，通过底层的缓冲芯片10与外界进行数据交互，由于TSV具有密度高，垂直互连距离短的优势，数据传输速度大大提高。其中13为数据传输用硅通孔，而104为散热用硅通孔。由于存储器对于温度敏感，目前在HBM中，绝大部分TSV均为散热用。随着数据速率的提升以及容量提升，散热问题是HBM的核心问题。
目前在HBM结构中，最顶层存储器芯片12由于需要起到机械保护作用，因此厚度不能过薄，但TSV受到深宽比的限制，在一定孔径的情况下，无法实现厚芯片的穿透，因此目前最顶层存储器芯片为不穿孔结构，由于硅的导热性能不如金属，这样就限制了散热。
针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种多层堆叠高宽带存储器封装方法及封装结构。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种多层堆叠高宽带存储器封装方法及封装结构。
本发明的一个方面，提供一种多层堆叠高宽带存储器封装方法，所述方法包括：
提供假片、基板、第一存储器芯片和多个第二存储器芯片；其中，所述第一存储器芯片和所述多个第二存储器芯片均设置有多个第一散热通孔，所述多个第二存储器芯片设置有多个导电通孔；
将所述多个第二存储器芯片依次绝缘堆叠在所述基板上；
将所述第一存储器芯片绝缘堆叠在所述多个第二存储器芯片上；
将所述假片与所述第一存储器芯片进行热压键合，其中，所述假片上形成有与所述多个第一散热通孔相对应的多个第二散热通孔；
形成塑封层，所述塑封层包裹所述假片、所述基板、所述第一存储器芯片和所述多个第二存储器芯片。
可选的，所述第二散热通孔的横截面尺寸不小于所述第一散热通孔的横截面尺寸。
可选的，所述第二散热通孔和所述第一散热通孔均分布在所述导电通孔的外围。
可选的，所述第二存储器芯片朝向所述基板的表面设置有多个第一凸点，所述第二存储器芯片背离所述基板的表面设置有第一焊盘，所述基板朝向所述第二存储器芯片的表面设置有第二焊盘；
所述将所述多个第二存储器芯片依次绝缘堆叠在所述基板上，包括：
将底层所述第二存储器芯片的所述第一凸点与所述第二焊盘热压键合；
将其余各层所述第二存储器芯片依次热压键合堆叠在所述底层第二存储器芯片上，其中，每相邻两层第二存储器芯片中的所述第一凸点与所述第一焊盘热压键合。
可选的，所述第一存储器芯片朝向所述第二存储器芯片的一侧设置有多个第二凸点，所述第一存储器芯片背离所述第二存储器芯片的表面设置有第三焊盘；
所述将所述第一存储器芯片绝缘堆叠在所述多个第二存储器芯片上，包括：
将所述多个第二凸点与所述第一焊盘进行热压键合。
可选的，所述将所述假片与所述第一存储器芯片进行热压键合，包括：
在所述假片上形成与所述多个第一散热通孔相对应所述多个第一散热通孔；
在所述假片朝向所述第一存储器芯片的表面形成多个第三凸点；
将所述假片上的所述多个第三凸点与所述第一存储器芯片上的所述第三焊盘进行热压键合。
可选的，所述基板与所述第二存储器芯片之间、所述多个第二存储器之间、所述第二存储器芯片与所述第一存储器芯片之间以及所述第一存储器与所述假片之间均填充塑封料。
本发明的另一方面提供一种多层堆叠高宽带存储器封装结构，包括：假片、基板、第一存储器芯片、塑封层和多个第二存储器芯片，其中，
所述多个第二存储器芯片依次堆叠设置在所述基板上；
所述第一存储器芯片设置在所述多个第二存储器芯片背离所述基板的一侧；
所述假片设置在所述第一存储器芯片背离所述基板的一侧，且所述假片与所述第一存储器芯片热压键合连接，
所述塑封层包裹所述假片、所述基板、所述第一存储器芯片和所述多个第二存储器芯片；以及，
所述第一存储器芯片和所述多个第二存储器芯片均设置有多个第一散热通孔，所述假片上设置有与所述多个第一散热通孔相对应的多个第二散热通孔，所述多个第二存储器芯片设置有多个导电通孔。
可选的，所述第二散热通孔的横截面尺寸不小于所述第一散热通孔的横截面尺寸。
可选的，所述第二散热通孔和所述第一散热通孔均分布在所述导电通孔的外围。
可选的，所述第二存储器芯片之间热压键合连接，所述第二存储器芯片与所述基板热压键合连接，所述第一存储器芯片与所述第二存储器芯片热压键合连接，所述假片与所述第一存储器芯片热压键合连接。
本发明的多层堆叠高宽带存储器封装方法及封装结构，该封装方法首先通过将多个第二存储器芯片依次绝缘堆叠在基板上；其次将第一存储器芯片绝缘堆叠在多个第二存储器芯片上，其中，第一存储器芯片和多个第二存储器芯片均设置有多个第一散热通孔；最后将假片与第一存储器芯片进行热压键合。采用假片可以保证对第一存储器芯片和多个第二存储器芯片有足够的机械保护作用。同时，在假片上形成有与第一散热通孔相对应的多个第二散热通孔，为高宽带存储器提供了散热通道，多个第二散热通孔可以与外部散热片或主动散热装置直接连接，提高整个高宽带存储器的散热性能，进一步提高宽带存储器的性能。本发明的封装结构，通过在第一存储器芯片上设置假片，在假片上设置多个第二散热通孔，对高宽带存储器提供机械保护作用的同时提高了散热性能。
附图说明
图1为现有技术中高宽带存储器封装结构的结构示意图；
图2为本发明一实施例的一种多层堆叠高宽带存储器封装方法的流程示意图；
图3～图9为本发明一实施例的一种多层堆叠高宽带存储器封装方法的封装工艺示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
如图2所示，本发明的一方面提供一种多层堆叠高宽带存储器封装方法S100，该封装方法S100包括：
S110、提供假片、基板、第一存储器芯片和多个第二存储器芯片；其中，所述第一存储器芯片和所述多个第二存储器芯片均设置有多个第一散热通孔，所述多个第二存储器芯片设置有多个导电通孔。
具体地，如图9所示，提供假片110、基板120、第一存储器芯片130和多个第二存储器芯片140；其中，第一存储器芯片130 和多个第二存储器芯片140均设置有多个第一散热通孔121，多个第二存储器芯片140设置有多个导电通孔131。
S120、将所述多个第二存储器芯片依次绝缘堆叠在所述基板上。
具体地，如图3所示，第二存储器芯片140朝向基板120的表面设置有多个第一凸点141，第二存储器芯片140背离基板120 的表面设置有第一焊盘142，基板120朝向第二存储器芯片140 的表面设置有第二焊盘122；其中，第一凸点141与第一焊盘142 一一对应。
所述将所述多个第二存储器芯片依次绝缘堆叠在所述基板上，包括：
首先，将底层所述第二存储器芯片的所述第一凸点与所述第二焊盘热压键合。
具体地，如图3所示，将底层第二存储器芯片140的第一凸点141与基板120上的第二焊盘122进行热压焊接。
其次，将其余各层所述第二存储器芯片依次热压键合堆叠在所述底层第二存储器芯片上，其中，每相邻两层第二存储器芯片中的所述第一凸点与所述第一焊盘热压键合。
具体地，如图3所示，将其余各层第二存储器芯片140依次热压键合堆叠在底层第二存储器芯片140上，其中，每相邻两层第二存储器芯片140中的所述第一凸点141与第一焊盘142热压键合。
需要说明的是，在本实施例中，第一凸点141的材料可以是金属铜锡，也可是其他的材料，本实施例不做限定。第一焊盘142 和第二焊盘122的材料可以是金属铜，也可以是其他的材料，本实施例不做限定。
需要进一步说明的是，在本实施例中，每一个第一凸点141 与第二存储器芯片140的第一散热通孔121和导电通孔131相对应，每个第二焊盘122与第二存储器芯片140的第一散热通孔121 和导电通孔131相对应。
S130、将所述第一存储器芯片绝缘堆叠在所述多个第二存储器芯片上。
具体地，如图3所示，第一存储器芯片130朝向第二存储器芯片140的表面设置有多个第二凸点132，第一存储器芯片130 背离第二存储器芯片140的表面设置有第三焊盘133。
所述将所述第一存储器芯片绝缘堆叠在所述多个第二存储器芯片上，包括：
将所述多个第二凸点与所述第一焊盘进行热压键合。
具体地，如图3所示，将第一存储器芯片130上的多个第二凸点132通过热压焊工艺与第二存储器芯片140上的第一焊盘142 焊接。
需要说明的是，在本实施例中，第二凸点132的材料可以是金属铜锡，也可是其他的材料，本实施例不做限定。第三焊盘133 的材料可以是金属铜，也可以是其他的材料，本实施例不做限定。
S140、将所述假片与所述第一存储器芯片进行热压键合，其中，所述假片上形成有与所述多个第一散热通孔相对应的多个第二散热通孔。
首先，在所述假片上形成多个第二散热通孔，所述第二散热通孔与所述第一散热通孔相对应。
具体地，如图4所示，在假片110上制作形成多个第二散热通孔111，其中，第二散热通孔111与第一散热通孔121相对应。在本实施例中，假片110为专用的散热芯片，第二散热通孔111 的尺寸大于第一散热通孔121的尺寸，在本实施例中，第二散热通孔111的横截面尺寸是第一散热通孔121横截面尺寸的两倍。
其次，在所述假片朝向所述第一存储器芯片的表面形成多个第三凸点。
具体地，如图5所示，在假片110朝向第一存储器芯片130 的表面形成多个第三凸点112。多个第三凸点112与第三焊盘133 一一对应。需要说明的是，第三凸点112可以是金属铜锡，也可是其他的材料，本实施例不做限定。
需要说明的是，当假片110的厚度很薄足以露出设置在其上的第二散热通孔111时，则不需要对假片110进行减薄处理，但是当假片110的厚度很厚无法露出设置在其上的第二散热通孔 111时，则需要对假片110进行减薄处理。本实施例中，如图6 所示，需要对假片110进行减薄处理，暴露其散热用的多个第二散热通孔111。
需要说明的是，在封装过程中，需同时将多组第二存储器芯片140设置在基板120上，每组第二存储器芯片140为多个第二存储器芯片140依次堆叠，所以将多组第二存储器芯片140设置在基板120上后需要进行切割，形成独立的芯片组合，每个芯片组合包括基板120和依次堆叠设置在基板120上的多个第二存储器芯片140，切割后对每个单独的芯片组合，然后再将假片110 与第一存储器芯片130进行键合。
最后，将所述假片上的所述多个第三凸点与所述第一存储器芯片上的所述第三焊盘进行热压键合。
具体地，通过热压焊工艺将假片110上的多个第三凸点112 与第一存储器芯片130上的第三焊盘133进行焊接。
需要说明的是，第一存储器芯片130只在边缘区域设置有第一散热通孔121，中心区域并没有设置导电通孔131。
将第一存储器芯片与假片进行热压键合，可以降低高宽带存储器的封装高度。
示例性的，如图7、图8和图9所示，第二散热通孔111的横截面尺寸不小于第一散热通孔121的横截面尺寸。也就是说，第二散热通孔111的横截面尺寸可以等于或者大于第一散热通孔 121的横截面尺寸。进一步优选地，本实施例中，第二散热通孔 111的横截面尺寸大于第一散热通孔121的横截面尺寸，第二散热通孔111的横截面尺寸大致为第一散热通孔121的横截面尺寸的三倍，同时第二散热通孔111的横截面尺寸也大于导电通孔131 的尺寸。在假片110上设置大尺寸的多个第二散热通孔111，可以与外部散热片或主动散热装置直接连接，帮助高宽带存储器散热，提高整个高宽带存储器的散热性能。
示例性的，如图7、图8和图9所示，第二散热通孔111和第一散热通孔121均分布在导电通孔131的外围。也就是说，导电通孔131位于第一存储器芯片130的中间位置，导电通孔131 起到信号传输作用；第二散热通孔111和第一散热通孔121均分布在导电通孔131的外围，主要起到散热的作用。需要说明的是，如图7、图8和图9所示，第二散热通孔111、第一散热通孔121 和导电通孔131为等间隔分布，也可以不等间隔分布，本实施例不做具体限定。
示例性的，第二散热通孔111、第一散热通孔121和导电通孔131均为硅通孔。第二散热通孔111、第一散热通孔121采用硅通孔可以提供金属散热通道，使高宽带存储器具有更高的散热特性，导电通孔131均为硅通孔可以使第一存储器芯片130、第二存储器芯片140和基板120进行电连接，实现更好的信号传输作用。
S150、形成塑封层，所述塑封层包裹所述假片、所述基板、所述第一存储器芯片和所述多个第二存储器芯片。
具体地，如图8所示，形成塑封层160，塑封层160包裹假片110、基板120、第一存储器芯片130和多个第二存储器芯片140。塑封方法可以是膜层真空压合或传统塑封工艺，本实施例不做具体限定。完成塑封后进行切割，形成最终独立的多层堆叠高宽带存储器封装结构。
需要说明的是，如图8所示，在形成塑封层160时，基板120 与第二存储器芯片140之间、多个第二存储器芯片140之间、第二存储器芯片140与第一存储器130芯片之间以及第一存储器130 与假片110之间均填充塑封料。各个芯片之间填充的塑封料起到绝缘作用，塑封料包裹对第一凸点141、第二凸点132和第三凸点112，对第一凸点141、第二凸点132和第三凸点112起到保护作用。使用塑封料填充在各芯片之间，可节省成本。
示例性的，如图9所示，基板120背离第二存储器芯片140 的表面设置有多个第四焊盘123，在形成塑封层160后，在基板 120背离第二存储器芯片140的表面的第四焊盘123上形成多个焊球170，通过多个焊球170与外界连接。基板120上还设置有多个基板导电通孔124，基板导电通孔124的尺寸要比导电通孔131 的尺寸大。
本发明的多层堆叠高宽带存储器封装方法及封装结构，该封装方法首先通过将多个第二存储器芯片依次绝缘堆叠在基板上；其次将第一存储器芯片绝缘堆叠在多个第二存储器芯片上，其中，第一存储器芯片和多个第二存储器芯片均设置有多个第一散热通孔；最后将假片与第一存储器芯片进行热压键合。采用假片可以保证对第一存储器芯片和多个第二存储器芯片有足够的机械保护作用。同时，在假片上形成有与第一散热通孔相对应的多个第二散热通孔，为高宽带存储器提供了散热通道，多个第二散热通孔可以与外部散热片或主动散热装置直接连接，提高整个高宽带存储器的散热性能，进一步提高宽带存储器的性能。
如图9所示，本发明的另一方面提供一种多层堆叠高宽带存储器封装结构100，包括：假片110、基板120、第一存储器芯片 130、塑封层160和多个第二存储器芯片140，其中，
多个第二存储器芯片140堆叠设置在基板120上。
第一存储器芯片130设置在多个第二存储器芯片140背离基板120的一侧；
假片110设置在第一存储器芯片130背离基板120的一侧，且假片110与第一存储器芯片130热压键合连接。
塑封层160包裹假片110、基板120、第一存储器芯片130和多个第二存储器芯片140；以及，
第一存储器芯片130和多个第二存储器芯片140均设置有多个第一散热通孔121，假片110上设置有与多个第一散热通孔121 相对应的多个第二散热通孔111，多个第二存储器芯片140设置有多个导电通孔131。多个第一散热通孔121与多个第二散热通孔 111相连接，提高了第一存储器芯片130和多个第二存储器芯片 140的散热。
示例性的，第二散热通孔111的横截面尺寸不小于第一散热通孔121的横截面尺寸。也就是说，第二散热通孔111的横截面尺寸可以等于或者大于第一散热通孔121的横截面尺寸。进一步优选地，本实施例中，第二散热通孔111的横截面尺寸大于第一散热通孔121的横截面尺寸，第二散热通孔111的横截面尺寸大致为第一散热通孔121的横截面尺寸的三倍，同时第二散热通孔 111的横截面尺寸也大于导电通孔131的尺寸。在假片110上设置大尺寸的第二散热通孔111，可以与外部散热片或主动散热装置直接连接，帮助高宽带存储器散热，提高整个高宽带存储器的散热性能。
示例性的，如图9所示，第二散热通孔111和第一散热通孔 121均分布在导电通孔131的外围。也就是说，导电通孔131位于芯片的中间位置，导电通孔131起到信号传输作用；第二散热通孔111和第一散热通孔121均分布在导电通孔131的外围，主要起到散热的作用。需要说明的是，如图所示，第二散热通孔111、第一散热通孔121和导电通孔131为等间隔分布，也可以不等间隔分布，本实施例不做具体限定。
示例性的，第二散热通孔111、第一散热通孔121和导电通孔131均为硅通孔。第二散热通孔111、第一散热通孔121采用硅通孔可以提供金属散热通道，使高宽带存储器具有更高的散热特性，导电通孔131均为硅通孔可以使第一存储器芯片130、第二存储器芯片140和基板120进行电连接，实现更好的信号传输作用。
示例性的，如图9所示，第二存储器芯片140之间通过第一热压键合结构连接，第二存储器芯片140与基板120通过第二热压键合连接，第一存储器芯片130与第二存储器芯片140之间通过第三热压键合连接，假片110与第一存储器芯片130之间通过第四热压键合结构连接。
具体地，第一热压键合结构包括设置在第二存储器芯片140 朝向基板120的表面的多个第一凸点141、以及设置在第二存储器芯片140背离基板120的表面的第一焊盘142，其中，第一凸点 141与第一焊盘142热压键合连接。
第二热压键合结构包括设置在基板120朝向第二存储器芯片 140表面的第二焊盘122、以及设置在第二存储器芯片140上的第一凸点141，其中，第二焊盘122与第一凸点141热压键合连接。
第三热压键合结构包括设置在第一存储器芯片朝向第二存储器芯片的表面的多个第二凸点132、以及设置在第二存储器芯片 140上的第一焊盘142，其中，多个第二凸点132与第一焊盘142 热压键合连接。
第四键合结构包括设置在假片110朝向第一存储器芯片130 的表面的多个第三凸点112、以及设置在第一存储器芯片130上的第三焊盘133，其中，多个第三凸点112与第三焊盘133热压键合连接。
需要说明的是，在本实施例中，第一凸点141、第二凸点132 以及第三凸点112的材料可以是金属铜锡，也就是说铜锡凸点，也可以是其他的材料，本实施例不做具体限定。第一焊盘142、第二焊盘122以及第三焊盘133的材料可以是金属铜，本实施例不做具体限定。
示例性的，封装结构还包括设置在基板120背离第二存储器芯片140的表面还设置有多个焊球170，封装结构100通过多个焊球170与外界连接。基板120背离第二存储器芯片140的表面设置有多个第四焊盘123，多个焊球170设置在第四焊盘123上。基板120上还设置有多个基板导电通孔124，基板导电通孔124的尺寸要比导电通孔131的尺寸大。
示例性的，基板120与第二存储器芯片140之间、多个第二存储器芯片140之间、第二存储器芯片140与第一存储器芯片130 之间以及第一存储器芯片130与假片110之间均填充塑封料。各个芯片之间填充的塑封料起到绝缘作用，塑封料包裹对第一凸点 141、第二凸点132和第三凸点112，对第一凸点141、第二凸点 132和第三凸点112起到保护作用。使用塑封料填充在各芯片之间，可节省成本。
本发明的封装结构，通过在第一存储器芯片上设置假片，在假片上设置多个第一散热通孔，对高宽带存储器提供机械保护作用的同时提高了散热性能。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种多层堆叠高宽带存储器封装方法，其特征在于，所述方法包括：
提供假片、基板、第一存储器芯片和多个第二存储器芯片；其中，所述第一存储器芯片和所述多个第二存储器芯片均设置有多个第一散热通孔，所述多个第二存储器芯片设置有多个导电通孔；
将所述多个第二存储器芯片依次绝缘堆叠在所述基板上；
将所述第一存储器芯片绝缘堆叠在所述多个第二存储器芯片上；
将所述假片与所述第一存储器芯片进行热压键合，其中，所述假片上形成有与所述多个第一散热通孔相对应的多个第二散热通孔；
形成塑封层，所述塑封层包裹所述假片、所述基板、所述第一存储器芯片和所述多个第二存储器芯片。
2.根据权利要求1所述的方法，其特征在于，所述第二散热通孔的横截面尺寸不小于所述第一散热通孔的横截面尺寸。
3.根据权利要求1所述的方法，其特征在于，所述第二散热通孔和所述第一散热通孔均分布在所述导电通孔的外围。
4.根据权利要求3所述的方法，其特征在于，所述第二存储器芯片朝向所述基板的表面设置有多个第一凸点，所述第二存储器芯片背离所述基板的表面设置有第一焊盘，所述基板朝向所述第二存储器芯片的表面设置有第二焊盘；
所述将所述多个第二存储器芯片依次绝缘堆叠在所述基板上，包括：
将底层所述第二存储器芯片的所述第一凸点与所述第二焊盘热压键合；
将其余各层所述第二存储器芯片依次热压键合堆叠在所述底层第二存储器芯片上，其中，每相邻两层第二存储器芯片中的所述第一凸点与所述第一焊盘热压键合。
5.根据权利要求4所述的方法，其特征在于，所述第一存储器芯片朝向所述第二存储器芯片的一侧设置有多个第二凸点，所述第一存储器芯片背离所述第二存储器芯片的表面设置有第三焊盘；
所述将所述第一存储器芯片绝缘堆叠在所述多个第二存储器芯片上，包括：
将所述多个第二凸点与所述第一焊盘进行热压键合。
6.根据权利要求5所述的方法，其特征在于，所述将所述假片与所述第一存储器芯片进行热压键合，包括：
在所述假片上形成与所述多个第一散热通孔相对应所述多个第一散热通孔；
在所述假片朝向所述第一存储器芯片的表面形成多个第三凸点；
将所述假片上的所述多个第三凸点与所述第一存储器芯片上的所述第三焊盘进行热压键合。
7.根据权利要求5所述的方法，其特征在于，所述基板与所述第二存储器芯片之间、所述多个第二存储器芯片之间、所述第二存储器芯片与所述第一存储器芯片之间以及所述第一存储器与所述假片之间均填充塑封料。
8.一种多层堆叠高宽带存储器封装结构，其特征在于，包括：假片、基板、第一存储器芯片、塑封层和多个第二存储器芯片，其中，
所述多个第二存储器芯片依次堆叠设置在所述基板上；
所述第一存储器芯片设置在所述多个第二存储器芯片背离所述基板的一侧；
所述假片设置在所述第一存储器芯片背离所述基板的一侧，且所述假片与所述第一存储器芯片热压键合连接，
所述塑封层包裹所述假片、所述基板、所述第一存储器芯片和所述多个第二存储器芯片；以及，
所述第一存储器芯片和所述多个第二存储器芯片均设置有多个第一散热通孔，所述假片上设置有与所述多个第一散热通孔相对应的多个第二散热通孔，所述多个第二存储器芯片设置有多个导电通孔。
9.根据权利要求8所述的封装结构，其特征在于，所述第二散热通孔的横截面尺寸不小于所述第一散热通孔的横截面尺寸。
10.根据权利要求9所述的封装结构，其特征在于，所述第二散热通孔和所述第一散热通孔均分布在所述导电通孔的外围。
11.根据权利要求10所述的封装结构，其特征在于，所述第二存储器芯片之间热压键合连接，所述第二存储器芯片与所述基板热压键合连接，所述第一存储器芯片与所述第二存储器芯片热压键合连接，所述假片与所述第一存储器芯片热压键合连接。
CN202111493774.9A 2021-12-08 2021-12-08 多层堆叠高宽带存储器封装方法及封装结构 Pending CN114171399A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111493774.9A CN114171399A (zh) 2021-12-08 2021-12-08 多层堆叠高宽带存储器封装方法及封装结构
PCT/CN2022/137241 WO2023104092A1 (en) 2021-12-08 2022-12-07 Packaging method and packaging structure of multi-layer stacked memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111493774.9A CN114171399A (zh) 2021-12-08 2021-12-08 多层堆叠高宽带存储器封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN114171399A true CN114171399A (zh) 2022-03-11

Family

ID=80484413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111493774.9A Pending CN114171399A (zh) 2021-12-08 2021-12-08 多层堆叠高宽带存储器封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN114171399A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104092A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Packaging method and packaging structure of multi-layer stacked memory
WO2024066226A1 (zh) * 2022-09-30 2024-04-04 华进半导体封装先导技术研发中心有限公司 一种构造存储芯片封装结构的方法及封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104092A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Packaging method and packaging structure of multi-layer stacked memory
WO2024066226A1 (zh) * 2022-09-30 2024-04-04 华进半导体封装先导技术研发中心有限公司 一种构造存储芯片封装结构的方法及封装结构

Similar Documents

Publication Publication Date Title
US9099541B2 (en) Method of manufacturing semiconductor device
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
US11887968B2 (en) Method of manufacturing a semiconductor package
US20060267188A1 (en) Memory module with improved mechanical strength of chips
US8193625B2 (en) Stacked-chip packaging structure and fabrication method thereof
US11581257B2 (en) Semiconductor package
CN114171399A (zh) 多层堆叠高宽带存储器封装方法及封装结构
CN114171506A (zh) 多层堆叠存储器封装结构及封装方法
CN114203562A (zh) 多层堆叠高宽带存储器封装方法及封装结构
US9917066B2 (en) Semiconductor device having stacked chips, a re-distribution layer, and penetration electrodes
KR20220083438A (ko) 반도체 패키지
US20230197652A1 (en) Package structure and packaging method
US20230402415A1 (en) Method for manufacturing semiconductor device, and semiconductor device
CN114203569A (zh) 高宽带存储器封装方法及封装结构
CN114203564A (zh) 一种多层堆叠高宽带存储器的封装方法及封装结构
CN114464542A (zh) 多层堆叠高宽带存储器的封装方法及封装结构
TWI790054B (zh) 天線整合式封裝結構
US20230422521A1 (en) Stack-type semiconductor package
US20240038728A1 (en) Semiconductor package
WO2024108906A1 (zh) 半导体结构的制造方法和半导体结构
US20230360997A1 (en) Electronic package and method for manufacturing the same
US20240153919A1 (en) Semiconductor package
WO2024040749A1 (zh) 半导体结构和半导体结构的制造方法
US20230139612A1 (en) Semiconductor die, a semiconductor die stack, a semiconductor module, and methods of forming the semiconductor die and the semiconductor die stack
US20240014166A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination