JP2002533954A - 同軸構造の信号線及びその製造方法 - Google Patents

同軸構造の信号線及びその製造方法

Info

Publication number
JP2002533954A
JP2002533954A JP2000591665A JP2000591665A JP2002533954A JP 2002533954 A JP2002533954 A JP 2002533954A JP 2000591665 A JP2000591665 A JP 2000591665A JP 2000591665 A JP2000591665 A JP 2000591665A JP 2002533954 A JP2002533954 A JP 2002533954A
Authority
JP
Japan
Prior art keywords
forming
signal line
photoresist
ground line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000591665A
Other languages
English (en)
Inventor
ヨウン−セ・クウォン
イン−ホ・ジェオン
Original Assignee
テレポス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレポス・インコーポレーテッド filed Critical テレポス・インコーポレーテッド
Publication of JP2002533954A publication Critical patent/JP2002533954A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/005—Manufacturing coaxial lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/06—Coaxial lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Waveguides (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 本発明の同軸構造の信号線は無線周波の電気的システムで発生する信号干渉問題及び信号線連結問題を解決するためのものである。前記信号線を製造するために、まず半導体基板に溝を形成し溝の表面及び基板の平坦な表面上に第１接地線を形成する。その後、溝の表面上に形成された第１接地線上に誘電物質からなる第１誘電層を形成し、第１誘電層上に信号伝送のための信号線を形成する。この時、信号線は基板の平坦な表面上にある第１接地線と殆ど同一な高さに位置するようにする。次に、信号線及び第１誘電層上に誘電物質からなる第２誘電層を形成し、第１接地線及び第２誘電層上に第２接地線を形成する。このように信号線構造は信号線が第１及び第２接地線によって電気的に遮蔽されるため信号線と半導体基板の他の信号線との干渉を防止することができ、これにより半導体基板上に信号線をコンパクトに配置することができるのでシステムの小型化が可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は同軸型の信号線及びその製造方法に係わり、特に、無線周波領域の電
気的システムで発生する信号干渉を除去し、システムの全体の寸法を小さくする
ことができるようにする同軸型の信号線及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、無線周波信号システムは、コプレーナ(coplanar)構造とマイクロストリ
ップ構造の伝送線が用いられている。
【０００３】 コプレーナ型伝送線は、平面型で製作しやすい。コプレーナ構造の特性インピ
ーダンスは信号線の広さと接地線との間隔によって決定されるが、その特性は使
用基板の種類と質による。この構造は半導体の上にシステムや回路を構成する際
に多く用いられる。
【０００４】 マイクロストリップ構造の特性インピーダンスは下側接地線から信号線までの
高さ及び信号線の広さによって決定され、主に印刷回路基板を利用したシステム
構成に用いられ、最近は半導体を利用したシステム構成に用いられることもある
。
【０００５】 これら２種類の信号線は信号線が遮蔽されない開放構造であるため、信号の伝
送過程で放射による損失が発生し、また、開放領域によって他の信号線との干渉
が発生する。このような問題点を解決するために、これら２種類の構造の上部に
遮蔽のための金属を堆積したり、あるいは下部の基板がエッチングされている。
しかしながら、このような試みは部分的な効果があるだけで、信号干渉及び放射
による根本的な損失を防止できず、製作もまた難しい。
【０００６】 最近になってシステムの使用周波数が高くなり、無線周波の送信及び受信シス
テムを非常に小さい印刷基板に構成することが要求されているため、このような
信号干渉はより一層システムの性能を左右する要素となっている。
【０００７】 従って、開放型信号線による信号干渉及び損失を改善するために閉鎖型信号線
の開発が必要になった。
【０００８】 図１は、日本特開平３−２１１８７０号に示された閉鎖型信号線構造である。
【０００９】 図１の従来型閉鎖信号線構造によれば、半導体基板１の上に第１接地導体２が
形成され、第１接地導体２の上に第１誘電層３が形成される。第１誘電層３の中
央付近には信号線４が形成され、第１誘電層３及び信号線４の上には第２誘電体
層５が形成される。そして、第２接地導体６が第１誘電層３及び第２誘電層５を
囲んでおり、第１接地導体２と連結されている。
【００１０】 このような構造によれば、信号線４が第１接地導体２と第２接地導体６とによ
って電気的に遮蔽されるので、隣接する信号線との干渉を減らすことができる。
【００１１】 しかし、図１に示した従来の信号線構造によれば、信号線４が半導体基板の表
面上にちょうど位置せず、半導体表面から所定の距離離れた所に位置するため、
半導体基板上の他の信号線と信号線４との連結が容易でない。また、信号線４を
半導体基板の表面にある他の信号線と連結してもすぐ断線する。従って、図１に
示した従来の信号線構造は単に信号線のパッケージングにのみ利用できるだけで
あり、集積回路（ＩＣ）の製作に直接適用することができない。
【００１２】 さらに、従来型信号線構造では信号線４が誘電体物質の上に形成されるため、
信号線４によって伝送される周波数が高くなるほど損失が増加する。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、同軸構造の信号線及びその製造方法を提供して、無線周波の
電気的システムで発生する信号干渉問題及び信号線連結問題を解決することにあ
る。
【００１４】 また、本発明の他の目的は、信号伝送時に発生する信号の損失を減らすための
同軸構造の信号線及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の一つの特徴による同軸構造の信号線は、 溝を有する基板と；前記溝の表面及び前記基板の平坦な表面上に形成される第
１接地線と；前記溝の表面上に形成される前記第１接地線の上に形成される第１
誘電層と；前記第１誘電層の上に形成され、信号を伝送する信号線と；前記信号
線と前記第１誘電層の上に形成されて前記信号線を囲む第２誘電層と；前記第２
誘電層及び前記第１接地線の上に形成されて前記信号線を電気的に遮蔽する第２
接地線とを含む。
【００１６】 本発明の他の特徴による同軸構造の信号線は、 溝を有する基板と；前記溝の表面及び前記基板の平坦な表面上に形成される第
１接地線と；前記溝の表面上に形成された前記第１接地線の上に形成される支持
手段と；前記支持手段の上に形成され、信号を伝送する信号線と；前記基板の平
坦な表面上に形成される前記第１接地線に連結され、スペースをおいて前記信号
線を囲む第２接地線とを含む。
【００１７】 本発明の一つの特徴による同軸構造の信号線製造方法は、 （ａ）基板に溝を形成する段階と；（ｂ）前記溝の表面及び基板の平坦な表面
上に第１接地線を形成する段階と；（ｃ）前記溝の表面上に形成された前記第１
接地線の上に、誘電物質からなる第１誘電層を形成する段階と；（ｄ）前記第１
誘電層の上に信号伝送のための信号線を形成する段階と；（ｅ）前記信号線及び
前記第１誘電層の上に、誘電物質を含む第２誘電層を形成する段階と；（ｆ）前
記第１接地線及び前記第２誘電層の上に第２接地線を形成する段階とを含む。
【００１８】 本発明の他の特徴による同軸構造の信号線製造方法は、 （ａ）基板に溝を形成する段階と；（ｂ）前記溝の表面及び前記基板の平坦な
表面上に第１接地線を形成する段階と；（ｃ）前記溝の表面上に形成された前記
第１接地線の上に支持手段を形成する段階と；（ｄ）前記溝の表面上に形成され
た前記第１接地線及び前記支持手段の上に第１フォトレジストを形成した後、前
記支持手段に接する前記第１フォトレジストを除去して前記支持手段を露出させ
る段階と；（ｅ）前記露出された支持手段の上に信号を伝送するための信号線を
形成する段階と；（ｆ）前記信号線及び前記第１フォトレジストの上に第２フォ
トレジストを形成する段階と；（ｇ）前記第１接地線及び前記第２フォトレジス
トの上に第２接地線を形成する段階と；（ｈ）前記第１及び第２接地線の間にあ
る前記第１及び第２フォトレジストを除去する段階とを含む。
【００１９】 ここで、前記段階（ｄ）は、 前記溝の表面及び前記基板の平坦な部分に形成された前記第１接地線及び前記
支持手段の上に第１フォトレジストを形成する段階と；前記支持手段に接する前
記第１フォトレジストを除去して前記支持手段を露出させる段階と、を含んでい
る。
【００２０】 また、前記段階（ｅ）は、 前記第１フォトレジスト及び前記露出された支持手段の上に金属膜を形成する
ための犠牲金属を形成する段階と；前記犠牲金属の上に第３フォトレジスト膜を
形成して、前記支持手段に接する部分にある前記第３フォトレジストを除去して
、前記支持手段の上に形成された犠牲金属を露出させる段階と；膜形成プロセス
により前記露出された犠牲金属に接して信号伝送のための信号線を形成する段階
と、を含んでいる。
【００２１】 また、前記段階（ｇ）は、 前記第３フォトレジスト及び前記犠牲金属を除去する段階と；前記第１フォト
レジストを平坦化して、前記基板の平坦な表面上にある第１接地線を露出する段
階と；前記信号線及び前記第１フォトレジストの上に前記第２フォトレジストを
形成する段階と、を含んでいる。
【００２２】 本発明の更に他の特徴による同軸構造の信号線製造方法は、 （ａ）基板の上に第１犠牲金属層を形成する段階と；（ｂ）前記第１犠牲金属
層の上に第１、第２、第３開口部を有する第１フォトレジストを形成する段階と
；（ｃ）成膜プロセスにより前記第１、第２、第３開口部に各々第１、第２、第
３成膜層を形成する段階と；（ｄ）前記第１、第２、第３成膜層の上に各々第４
、第５、第６開口部を有する第２フォトレジストを、前記第１フォトレジストの
上に形成する段階と；（ｅ）成膜プロセスにより前記第４、第５、第６開口部に
各々第４、第５、第６成膜層を形成する段階と；（ｆ）前記第４、第５、第６成
膜層の上に各々第７、第８、第９開口部を有する第３フォトレジストを、前記第
２フォトレジストの上に形成する段階と；（ｇ）成膜プロセスにより前記第７、
第８、第９開口部に各々第７、第８、第９成膜層を形成する段階と；（ｈ）前記
第７及び第９成膜層の上に各々第１０及び第１１開口部を有する第４フォトレジ
ストを、前記第３フォトレジスト及び前記第８成膜層の上に形成する段階と；（
ｉ）成膜プロセスにより前記第１０及び第１１開口部に各々第１０及び第１１成
膜層を形成する段階と；（ｊ）前記第４フォトレジスト及び前記第１０及び第１
１成膜層の上に第２犠牲金属層を形成する段階と；（ｋ）前記第２犠牲金属層の
上に前記第１０及び第１１成膜層を連結する第１２開口部を有する第５フォトレ
ジストを形成する段階と；（ｌ）成膜プロセスにより前記第１２開口部に第１２
成膜層を形成する段階と；（ｍ）前記第１乃至第５フォトレジスト及び前記各成
膜層に隣接しない前記第１及び第２犠牲金属層を除去する段階とを含む。
【００２３】
【発明の実施の形態】
以下、添付した図面を参照して本発明の好ましい実施形態のみについて詳細に
説明する。
【００２４】 まず、図２乃至図７を参照して本発明の第１実施形態による同軸構造の信号線
及び信号線製造方法を説明する。
【００２５】 図７は、本発明の第１実施形態による信号線構造の断面図である。
【００２６】 既に示したように、本発明の第１実施形態による信号線構造は、半導体基板１
１、第１及び第２接地線２１、６１、第１及び第２誘電層３１、５１及び信号線
４１を含む。
【００２７】 半導体基板１１は溝を有し、第１接地線２１は半導体基板１１の表面及び前記
溝の表面上に形成される。第１誘電層３１は前記半導体基板１１の溝上に形成さ
れた第１接地線の上に形成される。第１誘電層３１の上の中央付近には信号を伝
送するための信号線４１が形成される。この時、信号線４１は半導体基板１１の
表面上に形成された第１接地線２１と殆ど同じ高さ上に位置する。第２誘電体層
５１は信号線４１と第１誘電層３１の上に形成されて信号線４１を囲んでおり、
第２接地線６１は第２誘電層５１及び第１接地線２１の上に形成される。第１及
び第２接地線２１、６１は信号線４１を電気的に遮蔽する役割を果たす。
【００２８】 次には、図２乃至図７を参照して本発明の第１実施形態による信号線構造の製
造方法を説明する。
【００２９】 まず、図２に示したように半導体基板１１の信号線が形成される各部分に溝１
１ａを所定形態にエッチングした後、図３に示したように半導体基板１１の上に
材料を堆積または成膜して第１接地線２１を形成する。
【００３０】 その後、図４に示したように半導体基板１１の溝１１ａ内に形成された第１接
地線２１の上に、誘電物質からなる第１誘電層３１が成膜され平坦化される。次
に、図５に示したように第１誘電層３１の平坦面中央付近に信号伝送のための金
属の信号線４１を形成する。
【００３１】 次に図６に示されるように、信号線４１及び第１誘電層３１の上部に第２誘電
層５１を形成する。この時、信号線４１に関して第１誘電層３１及び第２誘電層
５１が左右及び上下対称となるように第２誘電層５１を形成するのが好ましい。
このために、まず第２誘電層５１をＣＶＤまたはスピンコーティングで形成させ
た後、信号線４１に関して第１誘電層３１及び第２誘電層５１が左右及び上下対
称となるように、第２誘電層５１の特定部分をプラズマガスを用いてエッチング
する。
【００３２】 最後に、金属を堆積または成膜して第２接地線６１を形成させる。この時、第
１及び第２接地線２１、６１は第１接地線２１が既に露出されているので、自然
に連結される。
【００３３】 本発明の第１実施形態による信号線構造は、信号線の厚さと幅及び第１及び第
２接地線によって囲まれた誘電層の形態（つまり、半導体基板及び誘電層のエッ
チング後の形態）により、特性インピーダンスと伝送特性が決定される。
【００３４】 このような本発明の第１実施形態による信号線構造は信号線３１が二つの接地
線２１、６１によって電気的に遮蔽されるため、信号線と半導体基板上の他の信
号線との干渉を防止することができる。従って、半導体基板上の信号線群をコン
パクトに設計することができるのでシステムを小型化させることができる。
【００３５】 また、信号線が半導体基板の表面と殆ど同じ高さに形成されるので、半導体基
板の表面に形成された他の信号線と容易に連結することができる。従って、本発
明の第１実施形態による信号線構造は線群のパッケージングだけでなく集積回路
にも直接用いることができる。
【００３６】 しかし、信号線４１が第１及び第２誘電層３１、５１によって囲まれているた
め、信号線４１によって伝送される周波数が高くなるほど誘電物質による損失が
増加する。
【００３７】 本発明の第２実施形態による信号線構造は、この問題を解決する。
【００３８】 図８乃至図１５を参照して本発明の第２実施形態による同軸型信号線とその製
造方法を説明する。
【００３９】 図１５は、本発明の第２実施形態による信号線構造の断面図である。
【００４０】 既に示したように、本発明の第２実施形態による信号線構造は、半導体基板１
００、第１及び第２接地線１１０及び１８０、支持手段１３０及び信号線１６０
を含む。
【００４１】 半導体基板１００は所定形態の溝を有し、第１接地線１１０は半導体基板１０
０の表面及び前記溝の表面上に形成される。支持手段１３０は誘電物質からなり
、半導体基板１００に形成された第１接地線１１０上の中央付近に形成される。
支持手段１３０の上には信号線１６０が形成される。この時、信号線１６０は半
導体基板１００の表面上に形成された第１接地線１１０と殆ど同じ高さ上に配置
される。第２接地線１８０は信号線１６０を取り巻く空間１９０を囲み、接地線
１１０と連結される。ここで、空間１９０は真空状態であることもあり、空気が
入っている状態であることもある。第１接地線１１０及び第２接地線１８０は信
号線１６０を電気的に遮蔽する。
【００４２】 次に、図８乃至図１５を参照して本発明の第２実施形態による信号線構造の製
造方法を説明する。
【００４３】 まず図８に示したように、半導体基板１００の信号線が形成される部分に溝を
所定形態にエッチングした後、前記溝及び半導体基板１００の表面上に金属を堆
積または成膜して第１接地線１１０を形成する。
【００４４】 その後、図９に示したように、溝内に形成された第１接地線１１０の中央付近
に支持手段１２０を形成する。具体的に本発明の第２実施形態によれば、第１接
地線１１０の上に感光性の誘電物質を塗布した後、写真作業を用いて支持手段１
２０を形成する。
【００４５】 次に、図１０に示したように、第１接地線１１０及び支持手段１２０の上にフ
ォトレジスト１３０を塗布した後、支持手段１２０の上に塗布されたフォトレジ
ストを除去して支持手段１２０を露出させる。
【００４６】 その後、図１１に示したように、フォトレジスト１３０及び露出された支持手
段１２０の上に成膜のための犠牲金属１４０を形成し、犠牲金属１４０の上にフ
ォトレジスト１５０を塗布した後、支持手段１２０上のフォトレジストを除去し
て、支持手段１２０の上に形成された犠牲金属部分を露出させる。
【００４７】 次に、図１２に示したように成膜を行って、露出開放された犠牲金属に接して
信号伝送のための信号線１６０を例えば金（ｇｏｌｄ）を用いて形成する。
【００４８】 その後、図１３に示したように、フォトレジスト１５０及び犠牲金属１４０を
除去した後、フォトレジスト１３０を平坦化して第１接地線１２０を露出する。
【００４９】 その後、図１４に示したように、信号線１６０及びフォトレジスト１３０の上
にフォトレジスト１７０を形成する。この時、信号線１６０に関してフォトレジ
スト１３０及びフォトレジスト１７０が左右及び上下対称となるようにフォトレ
ジスト１７０を形成するのが好ましい。その後に、金属を堆積または成膜して第
２接地線１８０を形成する。この時、第１及び第２接地線１１０及び１８０は、
第１接地線１１０が既に露出されているので、自然的に連結される。
【００５０】 最後に、第１及び第２接地線１１０及び１８０の内側にあるフォトレジスト１
３０及び１７０を、露出されている部分（図１５では、信号線の前端と後端に面
した垂直方向にある部分）を介して除去して、第１及び第２接地線１１０及び１
８０によって囲まれたスペース１９０を真空状態または空気が入っている状態に
する。
【００５１】 このような本発明の第２実施形態による信号線構造では信号線１６０が二つの
接地線１１０及び１８０によって電気的に遮蔽されるため、信号線と半導体基板
上の他の信号線との干渉を防止することができ、また、信号線が半導体基板の表
面と殆ど同じ高さで形成されるため、半導体基板上に形成された他の信号線と容
易に連結することができる。
【００５２】 また、第１及び第２接地線１１０及び１８０によって囲まれたスペース１９０
が誘電物質で満たされている状態ではなく、真空状態または空気が入っている状
態であるため、信号線１６０を通じて伝送される周波数の増加による信号の損失
を減らすことができる。
【００５３】 一方、第１及び第２接地線１１０及び１８０内部のフォトレジスト１３０、１
７０を信号線の前端と後端を通して除去しなければならないが、信号線が長い場
合には内部のフォトレジストを除去することが難しくなる。
【００５４】 このような問題は、図１６に示した本発明の第３実施形態による信号線構造に
より解決することができる。
【００５５】 本発明の第３実施形態による信号線構造は本発明の第２実施形態による信号線
構造と同一であるが、信号線１６０の上にある第２接地線１８０の一部分２００
が開放された点が異なる。この時、開放された部分の大きさは信号線を介して伝
送される波長の１／１００以下であることが好ましい。何故かというと、内部の
フォトレジストが信号線両端の開放された部から除去されるだけでなく、第２接
地線の開放された部分２００を介しても除去されるので、内部のフォトレジスト
を効果的に除去することができる。この時、本発明の第３実施形態による信号線
構造は開放部分２００を有するが、開放部分の大きさを伝送信号の波長より十分
に小さく（例えば、開放部分の大きさを波長の１／１００以下にする）したため
、殆ど損失なく電気的遮蔽効果を維持することができる。
【００５６】 次には、図１７乃至図２３を参照して本発明の第４実施形態による同軸構造の
信号線及び信号線製造方法を説明する。
【００５７】 図２３は、本発明の第４実施形態による信号線構造の断面図である。
【００５８】 既に示したように、信号線構造は、絶縁基板３００、接地線線３４０ａ、３４
０ｂ及び４４０、接地外壁４７０ａ及び４７０ｂ、支持手段４６０及び信号線４
０２を含む。
【００５９】 絶縁基板３００上に金属物質からなる接地線３４０ａ及び３４０ｂが形成され
る。この時、接地線３４０ａ及び３４０ｂは連続せず二つの部分に分割される。
分割された二つの接地線３４０ａ及び３４０ｂの間の絶縁基板３００の表面上に
は金属物質からなる支持手段４６０が形成される。支持手段４６０の上には信号
を伝送するための信号線４０２が形成される。この時、支持手段４６０は信号線
４０２の下に信号線を支持するために所定の定間隔をもって形成されるのが好ま
しい。
【００６０】 分割された接地線３４０ａ及び３４０ｂの上には殆ど垂直に接地外壁４７０ａ
及び４７０ｂが形成される。接地外壁４７０ａ及び４７０ｂの上には接地線４４
０が形成され、接地外壁４７０ａ及び４７０ｂを電気的に連結させる。
【００６１】 接地線群３４０ａ、３４０ｂ及び４４０と接地外壁４７０ａ及び４７０ｂは所
定のスペースをおいて信号線を囲み、信号線４０２を電気的に遮蔽する。この時
スペースは真空状態であることもあり、空気が入っている状態であることもある
。
【００６２】 次に、図１７乃至図２３を参照して本発明の第４実施形態による信号線構造の
製造方法を説明する。
【００６３】 まず、図１７に示したように、絶縁基板３００の上に犠牲金属層３１０と金属
層３２０を順次に蒸着する。本発明の第４実施形態ではで表面が急速に酸化する
チタン（Ｔｉ）を犠牲金属層３１０として用いており、金属層３２０としては金
を用いた。
【００６４】 その後、図１８に示したように、下部接地線及び支持手段が形成される部分を
除いた残りの部分の金属層３２０を除去した後、金属層３２０が除去された領域
にフォトレジスト３３０を形成する。その次に、電気的に成膜を行ってフォトレ
ジストが形成されていない領域に第１成膜層３４０及び３４２を形成する。この
時、成膜層３４０は接地線として成膜層３４２は信号線支持手段として使用する
。本発明の第４実施形態では成膜層３４０及び３４２として銅を用いた。
【００６５】 その次に、図１９に示したように、フォトレジスト３３０並びに第１成膜層３
４０及び３４２上にフォトレジスト３５０を形成した後、接地外壁及び支持手段
が形成される領域のフォトレジストを除去して第１成膜層３４０及び３４２の一
部領域を露出する。その後、露出された第１成膜層３４０及び３４２上に第２成
膜層３６０及び３６２を成膜プロセスにより形成する。第２成膜層３６０は接地
外壁として使用され、残る第２成膜層３６２は信号線支持手段として使用される
。この時、本発明の第４実施形態では第２成膜層３６０及び３６２が第１成膜層
３４０及び３４２上に各々形成されるため、成膜のために別途に犠牲金属層を形
成する必要はない。
【００６６】 その後、図２０に示したようにフォトレジスト３５０並びに第２成膜層３６０
及び３６２上に犠牲金属層３７０及び金属層３８０を順次に堆積する。接地外壁
及び支持手段が形成される部分を残して、他の部分の金属層３８０を除去した後
、金属層３８０が除去された領域にフォトレジスト３９０を形成する。その次に
、電気的に成膜を行って、フォトレジストが形成されていない領域に第３成膜層
４００及び４０２を形成する。この時、成膜層４００は接地外壁として、残る成
膜層４０２は信号を伝送するための信号線として使用される。
【００６７】 その後、図２１に示したように、フォトレジスト３９０及び第３成膜層４００
及び４０２上にフォトレジスト４１０を形成し、接地外壁が形成される領域のフ
ォトレジストを除去して第３成膜層４００の一部領域を露出させる。その後、露
出された第３成膜層４００上に第４成膜層４２０を成膜プロセスにより形成する
。
【００６８】 その後、図２２に図示したように、フォトレジスト４１０及び第４成膜層４２
０上に犠牲金属層４３０及び金属層４４０を順次に堆積する。上部接地線が形成
される部分の金属層４４０を残し、他の部分の金属層４４０を除去した後、金属
層４４０が除去された領域にフォトレジスト４５０を形成する。その次に、電気
的に成膜を行って、フォトレジストが形成されていない領域に第５成膜層４６０
を形成する。この時、第５成膜層４６０は図１６に示した第３実施形態と同様に
一部分が露出されることができ、露出された部分の大きさは信号線に伝送される
波長に比べて非常に小さく（例えば、１００分の１以下に）するのが好ましい。
【００６９】 最後に、図２３に示したように、フォトレジスト及び犠牲金属層を除去し本発
明の第４実施形態による同軸信号線を形成する。
【００７０】 前述のように本発明の第４実施形態では犠牲金属層としてチタン（Ｔｉ）を使
用したが、このようなＴｉを犠牲金属層として使用すると次のような利点がある
。多数層のフォトレジストを用いる工程において下部フォトレジストは工程が進
行するほどその平坦度が悪くなるため、上部の成膜工程時にマスク役割を果たす
下部フォトレジストの下にも成膜が行なわれることがある。しかし、本発明の第
４実施形態によると、下部フォトレジスト上に形成されたチタンは空気中で急速
に表面のみが酸化されるので犠牲金属としての伝導性をそのまま維持した状態で
、下部フォトレジストの平坦度に拘らず下部フォトレジストの下に成膜が行なわ
れることを防止することができる。
【００７１】 以上では本発明の実施形態について説明したが、本発明は前記実施形態にのみ
限定されるものではなく、その他の様々な変更や変形が可能である。
【００７２】 例えば、本発明の第２実施形態では信号線を成膜プロセスにより形成したが、
その他に堆積などの方法により形成することができる。この場合の具体的な方法
は本発明が属する技術分野の専門家であれば前述の内容から容易に分かるので具
体的な説明は省略する。
【００７３】 また、本発明の第１実施形態及び第２実施形態で第１及び第２接地線によって
囲まれた部分は六角形の構造を有しているが、その他にも楕円形または円形など
の対称構造を有することができ、また、非対称構造を有することができる。
【００７４】 また、本発明の第４実施形態では金属層と成膜層とでは異なる金属を使用した
が、同一金属を用いることができる。また、本発明の実施形態では半導体基板の
みを説明したが、その他の形態の基板であることができる。
【００７５】
【発明の効果】
前述のように本発明によると、無線周波の電気的システムで発生する信号干渉
問題を解決することができるのでシステムを小型化させることができる。
【００７６】 また、本発明の信号線構造は電気的に遮蔽するための信号線と半導体基板上に
ある他の信号線とを容易に連結することができるため、パッケージングだけでな
く集積回路にも具現することができる。
【００７７】 また、本発明の信号線構造は高周波の信号伝送時に発生する信号損失を減少さ
せることができる。
【図面の簡単な説明】
【図１】 従来の信号線構造の断面図である。
【図２】 本発明の第１実施形態による信号線の製造方法を示す図である。
【図３】 図２に続く第１実施形態による信号線の製造方法を示す図である
。
【図４】 図３に続く第１実施形態による信号線の製造方法を示す図である
。
【図５】 図４に続く第１実施形態による信号線の製造方法を示す図である
。
【図６】 図５に続く第１実施形態による信号線の製造方法を示す図である
。
【図７】 図６に続く第１実施形態による信号線の製造方法を示す図である
。
【図８】 本発明の第２実施形態による信号線の製造方法を示す図である。
【図９】 図８に続く第２実施形態による信号線の製造方法を示す図である
。
【図１０】 図９に続く第２実施形態による信号線の製造方法を示す図であ
る。
【図１１】 図１０に続く第２実施形態による信号線の製造方法を示す図で
ある。
【図１２】 図１１に続く第２実施形態による信号線の製造方法を示す図で
ある。
【図１３】 図１２に続く第２実施形態による信号線の製造方法を示す図で
ある。
【図１４】 図１３に続く第２実施形態による信号線の製造方法を示す図で
ある。
【図１５】 図１４に続く第２実施形態による信号線の製造方法を示す図で
ある。
【図１６】 本発明の第３実施形態による信号線構造を示す図である。
【図１７】 本発明の第４実施形態による信号線構造を示す図である。
【図１８】 図１７に続く第４実施形態による信号線構造を示す図である。
【図１９】 図１８に続く第４実施形態による信号線構造を示す図である。
【図２０】 図１９に続く第４実施形態による信号線構造を示す図である。
【図２１】 図２０に続く第４実施形態による信号線構造を示す図である。
【図２２】 図２１に続く第４実施形態による信号線構造を示す図である。
【図２３】 図２２に続く第４実施形態による信号線構造を示す図である。
【符号の説明】
１、１１、２００ 半導体基板 ２ 第１接地導体（第１接地線） ３、３１ 第１誘電層 ４、４１、１６０、４０２ 信号線 ５、５１ 第２誘電層 ６ 第２接地導体（第２接地線） １１ａ 溝 ２１、１１０ 第１接地線 ６１、１８０ 第２接地線 １２０、１３０、４６０ 支持手段 １３０、１５０、１７０、３３０、３５０、３９０、４１０、４５０ フォトレ
ジスト １４０ 犠牲金属 １９０ スペース ２００ 第２接地線の開放部分 ３００ 絶縁基板 ３１０、３２０、３８０、４４０ 金属層 ３４０、３４２ 第２成膜層 ３４０ａ、３４０ｂ、４４０ 接地線 ３６０、３６２ 第２成膜層 ３７０、４３０ 犠牲金属層 ４００、４０２ 第３成膜層 ４２０ 第４成膜層 ４６０ 第５成膜層 ４７０ａ、４７０ｂ 接地外壁
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＬ，ＡＵ，ＢＡ，ＢＢ，ＢＧ，ＢＲ， ＣＡ，ＣＮ，ＣＵ，ＣＺ，ＥＥ，ＧＤ，ＧＥ，ＨＲ，Ｈ Ｕ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＰ，ＬＣ，ＬＫ ，ＬＲ，ＬＴ，ＬＶ，ＭＧ，ＭＫ，ＭＮ，ＭＸ，ＮＯ， ＮＺ，ＰＬ，ＲＯ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＲ，Ｔ Ｔ，ＵＡ，ＵＺ，ＶＮ，ＹＵ Ｆターム(参考） 5F033 HH11 HH13 HH18 MM05 MM08 QQ09 QQ12 RR27 RR30 SS11 SS21 VV03 VV05 XX01 XX02 XX23 XX24 5F038 BH10 BH19 BH20 CD05 CD18 EZ14 EZ15 EZ20 5J014 BA04

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 溝を有する基板と、 前記溝の表面及び前記基板の平坦な表面上に形成される第１接地線と、 前記溝の表面上に形成される前記第１接地線上に形成される第１誘電層と、 前記第１誘電層上に形成され信号を伝送する信号線と、 前記信号線及び前記第１誘電層上に形成され前記信号線を囲む第２誘電層と、 前記第２誘電層及び前記第１接地線上に形成され、前記信号線を電気的に遮蔽
    する第２接地線とを含む同軸構造の信号線。
  2. 【請求項２】 前記基板は半導体基板であることを特徴とする請求項１に記
    載の同軸構造の信号線。
  3. 【請求項３】 前記信号線は前記基板の平坦な表面上に形成された前記第１
    接地線と殆ど同じ高さ上に位置することを特徴とする請求項１に記載の同軸構造
    の信号線。
  4. 【請求項４】 前記信号線は前記第１接地線及び第２接地線によって対称形
    態に囲まれたことを特徴とする請求項１に記載の同軸構造の信号線。
  5. 【請求項５】 基板に溝を形成する段階と、 前記溝の表面及び基板の平坦な表面上に第１接地線を形成する段階と、 前記溝の表面上に形成された前記第１接地線上に誘電物質を含む第１誘電層を
    形成する段階と、 前記第１誘電層上に信号伝送のための信号線を形成する段階と、 前記信号線及び前記第１誘電層上に誘電物質を含む第２誘電層を形成する段階
    と、 前記第１接地線及び前記第２誘電層上に第２接地線を形成する段階とを含む同
    軸構造の信号線製造方法。
  6. 【請求項６】 前記基板は半導体基板であり、 前記溝はエッチングによって形成されることを特徴とする請求項５に記載の同
    軸構造の信号線製造方法。
  7. 【請求項７】 前記第１誘電層を形成する段階は、 前記第１接地線上に第１誘電層を塗布する段階と、 前記第１誘電層を平坦化し、前記基板の平坦な表面上にある第１接地線を露出
    させる段階とを含む請求項５に記載の同軸構造の信号線製造方法。
  8. 【請求項８】 前記信号線は前記第１接地線及び第２接地線によって対称形
    態に囲まれたことを特徴とする請求項５に記載の同軸構造の信号線の製造方法。
  9. 【請求項９】 前記第２誘電層を形成する段階は、 信号線及び前記第１誘電層上に誘電物質をＣＶＤまたはスピンコーティングで
    形成させる段階と、 前記誘電物質をプラズマガスを用いてエッチングして第２誘電層を形成するこ
    とにより、前記信号線に関して第１誘電層及び前記第２誘電層が対称となるるよ
    うにする請求項８に記載の同軸構造の信号線の製造方法。
  10. 【請求項１０】 溝を有する基板と、 前記溝の表面及び前記基板の平坦な表面上に形成される第１接地線と、 前記溝の表面上に形成された前記第１接地線上に形成される支持手段と、 前記支持手段上に形成され信号を伝送する信号線と、 前記基板の平坦な表面上に形成される前記第１接地線に連結され、前記信号線
    を取り巻く空間を囲む第２接地線とを含む同軸構造の信号線。
  11. 【請求項１１】 前記信号線は前記基板の平坦な表面上に形成された前記第
    １接地線と殆ど同じ高さ上に位置することを特徴とする請求項１０に記載の同軸
    構造の信号線。
  12. 【請求項１２】 前記支持手段は誘電物質を含むことを特徴とする請求項１
    ０に記載の同軸構造の信号線。
  13. 【請求項１３】 前記空間は真空状態または空気が入っている状態であるこ
    とを特徴とする請求項１０に記載の同軸構造の信号線。
  14. 【請求項１４】 前記第２接地線は上部に開放された部分を有することを特
    徴とする請求項１０に記載の同軸構造の信号線。
  15. 【請求項１５】 基板に溝を形成する段階と、 前記溝の表面及び前記基板の平坦な表面上に第１接地線を形成する段階と、 前記溝の表面上に形成された前記第１接地線上に支持手段を形成する段階と、 前記溝の表面上に形成された前記第１接地線及び前記支持手段上に第１フォト
    レジストを形成した後、前記支持手段上の前記第１フォトレジストを除去して前
    記支持手段を露出させる段階と、 前記露出された支持手段上に信号を伝送するための信号線を形成する段階と、 前記信号線及び前記第１フォトレジスト上に第２フォトレジストを形成する段
    階と、 前記第１接地線及び前記第２フォトレジスト上に第２接地線を形成する段階と
    、 前記第１及び第２接地線の内部にある前記第１及び第２フォトレジストを除去
    する段階とを含む同軸構造の信号線製造方法。
  16. 【請求項１６】 前記支持手段を開放する段階は、 前記溝の表面及び前記基板の平坦な部分に形成された前記第１接地線及び前記
    支持手段上に第１フォトレジストを形成する段階と、 前記支持手段上の前記第１フォトレジストを除去して前記支持手段を露出させ
    る段階とを含む請求項１５に記載の同軸構造の信号線製造方法。
  17. 【請求項１７】 前記信号線を形成する段階は、 前記第１フォトレジスト及び前記開放された支持手段上に犠牲金属を形成する
    段階と、 前記犠牲金属上に第３フォトレジストを塗布した後、前記支持手段上の前記第
    ３フォトレジストを除去して前記支持手段上に形成された犠牲金属を露出させる
    段階と、 成膜プロセスにより前記露出された犠牲金属上に信号伝送のための信号線を形
    成する段階とを含む請求項１６に記載の同軸構造の信号線製造方法。
  18. 【請求項１８】 前記第２フォトレジストを形成する段階は、 前記第３フォトレジスト及び前記犠牲金属を除去する段階と、 前記第１フォトレジストを平坦化し前記基板の平坦な表面上にある第１接地線
    を露出させる段階と、 前記信号線及び前記第１フォトレジスト上に前記第２フォトレジストを形成す
    る段階とを含む請求項１７に記載の同軸構造の信号線製造方法。
  19. 【請求項１９】 前記信号線は前記基板の平坦な表面上に形成された前記第
    １接地線と殆ど同じ高さ上に位置することを特徴とする請求項１６に記載の同軸
    構造の信号線製造方法。
  20. 【請求項２０】 前記第２接地線は上部に開放された部分を有し、 前記第１と第２接地線の間にある前記第１及び第２フォトレジストは前記開放
    された部分を通じて除去されることを特徴とする請求項１６に記載の同軸構造の
    信号線製造方法。
  21. 【請求項２１】 （ａ）基板上に第１犠牲金属層を形成する段階と、 （ｂ）前記第１犠牲金属層上に第１、第２、第３開口部を有する第１フォトレ
    ジストを形成する段階と、 （ｃ）成膜プロセスにより前記第１、第２、第３開口部に各々第１、第２、第
    ３成膜層を形成する段階と、 （ｄ）前記第１、第２、第３成膜層上に各々第４、第５、第６開口部を有する
    第２フォトレジストを前記第１フォトレジスト上に形成する段階と、 （ｅ）成膜プロセスにより前記第４、第５、第６開口部に各々第４、第５、第
    ６成膜層を形成する段階と、 （ｆ）前記第４、第５、第６成膜層上に各々第７、第８、第９開口部を有する
    第３フォトレジストを前記第２フォトレジスト上に形成する段階と、 （ｇ）成膜プロセスにより前記第７、第８、第９開口部に各々第７、第８、第
    ９成膜層を形成する段階と、 （ｈ）前記第７及び第９成膜層上に各々第１０及び第１１開口部を有する第４
    フォトレジストを前記第３フォトレジスト及び前記第８成膜層上に形成する段階
    と、 （ｉ）成膜プロセスにより前記第１０及び第１１開口部に各々第１０及び第１
    １成膜層を形成する段階と、 （ｊ）前記第４フォトレジスト及び前記第１０及び第１１成膜層上に第２犠牲
    金属層を形成する段階と、 （ｋ）前記第２犠牲金属層上に前記第１０及び第１１成膜層を連結する第１２
    開口部を有する第５フォトレジストを形成する段階と、 （ｌ）成膜プロセスにより前記第１２開口部に第１２成膜層を形成する段階と
    、 （ｍ）前記第１乃至第５フォトレジスト及び前記成膜層に隣接しない前記第１
    及び第２犠牲金属層を除去する段階とを含む同軸構造の信号線製造方法。
  22. 【請求項２２】 前記第８成膜層は信号を伝送するための信号線であり、 前記第１、第４、第７、第１０、第１２、第１１、第９、第６、及び第３成膜
    層は電気的に連結されて、前記第８成膜層を遮蔽することを特徴とする請求項２
    １に記載の同軸構造の信号線製造方法。
  23. 【請求項２３】 前記第１２成膜層は上部に開放された部分を有し、 前記第１、第４、第７、第１０、第１２、第１１、第９、第６、及び第３成膜
    層によって囲まれた前記第１乃至第５フォトレジストは前記開放された部分を通
    じて除去されることを特徴とする請求項２２に記載の同軸構造の信号線製造方法
    。
  24. 【請求項２４】 前記段階（ｅ）は前記第４、第５、第６成膜層及び前記第
    ２フォトレジスト上に第３犠牲金属層を形成する段階を追加的に含み、 前記段階（ｆ）は前記第４、第５、第６成膜層に接する前記第７、第８、第９
    開口部を有する第３フォトレジストを前記第３犠牲金属層上に形成することを特
    徴とする請求項２２に記載の同軸構造の信号線製造方法。
  25. 【請求項２５】 前記第１乃至第３成膜層、第７乃至第９成膜層、第１２成
    膜層を各々前記第１、第３、第２犠牲金属層上に形成する前に、前記成膜層が形
    成される部分に接する前記第１乃至第３犠牲金属層の領域上に金属層を形成する
    段階を追加的に含む請求項２４に記載の同軸構造の信号線製造方法。
  26. 【請求項２６】 前記犠牲金属層はチタンで作られることを特徴とする請求
    項２２に記載の同軸構造の信号線製造方法。
JP2000591665A 1998-12-28 1999-12-23 同軸構造の信号線及びその製造方法 Pending JP2002533954A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR19980059189 1998-12-28
KR1998/59189 1998-12-28
KR1999/59866 1999-12-21
KR1019990059866A KR100308871B1 (ko) 1998-12-28 1999-12-21 동축 구조의 신호선 및 그의 제조 방법
PCT/KR1999/000808 WO2000039854A1 (en) 1998-12-28 1999-12-23 Coaxial type signal line and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2002533954A true JP2002533954A (ja) 2002-10-08

Family

ID=26634487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000591665A Pending JP2002533954A (ja) 1998-12-28 1999-12-23 同軸構造の信号線及びその製造方法

Country Status (6)

Country Link
US (2) US6466112B1 (ja)
EP (1) EP1145317A4 (ja)
JP (1) JP2002533954A (ja)
KR (1) KR100308871B1 (ja)
AU (1) AU1893800A (ja)
WO (1) WO2000039854A1 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152093A (ja) * 2001-07-23 2003-05-23 Agere Systems Guardian Corp 集積回路をｄｃおよびｒｆ遮蔽する方法構造
JP2008227052A (ja) * 2007-03-12 2008-09-25 Hitachi Cable Ltd フレキシブルプリント配線板
JP4776618B2 (ja) * 2004-04-29 2011-09-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置用のバックエンド工程伝送線路構造（バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法）
JP2013518473A (ja) * 2010-01-22 2013-05-20 ヌボトロニクス，エルエルシー 熱制御
US9505613B2 (en) 2011-06-05 2016-11-29 Nuvotronics, Inc. Devices and methods for solder flow control in three-dimensional microstructures
US9515364B1 (en) 2006-12-30 2016-12-06 Nuvotronics, Inc. Three-dimensional microstructure having a first dielectric element and a second multi-layer metal element configured to define a non-solid volume
US9570789B2 (en) 2007-03-20 2017-02-14 Nuvotronics, Inc Transition structure between a rectangular coaxial microstructure and a cylindrical coaxial cable using step changes in center conductors thereof
US9583856B2 (en) 2011-06-06 2017-02-28 Nuvotronics, Inc. Batch fabricated microconnectors
US9608303B2 (en) 2013-01-26 2017-03-28 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9888600B2 (en) 2013-03-15 2018-02-06 Nuvotronics, Inc Substrate-free interconnected electronic mechanical structural systems
US10002818B2 (en) 2007-03-20 2018-06-19 Nuvotronics, Inc. Integrated electronic components and methods of formation thereof
US10074885B2 (en) 2003-03-04 2018-09-11 Nuvotronics, Inc Coaxial waveguide microstructures having conductors formed by plural conductive layers
US10193203B2 (en) 2013-03-15 2019-01-29 Nuvotronics, Inc Structures and methods for interconnects and associated alignment and assembly mechanisms for and between chips, components, and 3D systems
US10310009B2 (en) 2014-01-17 2019-06-04 Nuvotronics, Inc Wafer scale test interface unit and contactors
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US10497511B2 (en) 2009-11-23 2019-12-03 Cubic Corporation Multilayer build processes and devices thereof
US10511073B2 (en) 2014-12-03 2019-12-17 Cubic Corporation Systems and methods for manufacturing stacked circuits and transmission lines
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331226B1 (ko) * 2000-02-23 2002-04-26 이상헌 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자
US6714113B1 (en) * 2000-11-14 2004-03-30 International Business Machines Corporation Inductor for integrated circuits
US20080121343A1 (en) * 2003-12-31 2008-05-29 Microfabrica Inc. Electrochemical Fabrication Methods Incorporating Dielectric Materials and/or Using Dielectric Substrates
US7239219B2 (en) 2001-12-03 2007-07-03 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
US9614266B2 (en) 2001-12-03 2017-04-04 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
AU2002360464A1 (en) 2001-12-03 2003-06-17 Memgen Corporation Miniature rf and microwave components and methods for fabricating such components
DE10227615A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
AU2003280468A1 (en) * 2002-06-27 2004-01-19 Memgen Corporation Miniature rf and microwave components and methods for fabricating such components
US20050045484A1 (en) * 2003-05-07 2005-03-03 Microfabrica Inc. Electrochemical fabrication process using directly patterned masks
US10297421B1 (en) 2003-05-07 2019-05-21 Microfabrica Inc. Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures
US7015569B1 (en) * 2004-08-26 2006-03-21 Lsi Logic Corporation Method and apparatus for implementing a co-axial wire in a semiconductor chip
US7889031B2 (en) * 2004-11-24 2011-02-15 Banpil Photonics, Inc. High-speed electrical interconnects and method of manufacturing
AT502716B1 (de) * 2005-11-09 2007-10-15 Robert Swoboda Struktur und schaltung zur vermeidung des einflusses der parasitären kapazitiven substrat- kopplung von integrierten widerständen
US7851709B2 (en) * 2006-03-22 2010-12-14 Advanced Semiconductor Engineering, Inc. Multi-layer circuit board having ground shielding walls
JP2007335241A (ja) * 2006-06-15 2007-12-27 Canon Inc 配線基板、電子源、画像表示装置及び画像再生装置
US8970328B2 (en) 2006-09-22 2015-03-03 Intel Corporation TEM mode transmission line comprising a conductor line mounted in a three sided open groove and method of manufacture
KR20080063217A (ko) * 2006-12-30 2008-07-03 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 3차원 미세구조 및 그 형성방법
EP1939974A1 (en) * 2006-12-30 2008-07-02 Rohm and Haas Electronic Materials LLC Three-dimensional microstructures and methods of formation thereof
US7821110B2 (en) * 2007-05-11 2010-10-26 International Business Machines Corporation Circuit structures and methods with BEOL layer(s) configured to block electromagnetic interference
US20090070916A1 (en) * 2007-09-13 2009-03-19 Mikhail Kassam Personal protective garment
EP2043193B1 (en) * 2007-09-28 2013-04-24 Alcatel Lucent A directional coupler and a method thereof
US8138563B2 (en) 2008-08-08 2012-03-20 International Business Machines Corporation Circuit structures and methods with BEOL layers configured to block electromagnetic edge interference
EP2211421A1 (en) * 2009-01-21 2010-07-28 Alcatel Lucent Directional coupling device
US8659371B2 (en) 2009-03-03 2014-02-25 Bae Systems Information And Electronic Systems Integration Inc. Three-dimensional matrix structure for defining a coaxial transmission line channel
US8313659B2 (en) * 2009-07-10 2012-11-20 Seagate Technology Llc Fabrication of multi-dimensional microstructures
US8164397B2 (en) * 2009-08-17 2012-04-24 International Business Machines Corporation Method, structure, and design structure for an impedance-optimized microstrip transmission line for multi-band and ultra-wide band applications
US8917150B2 (en) 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
US9993982B2 (en) 2011-07-13 2018-06-12 Nuvotronics, Inc. Methods of fabricating electronic and mechanical structures
CN103974564B (zh) * 2013-01-24 2018-11-06 北大方正集团有限公司 Pcb同轴电缆的制作方法及pcb同轴电缆
EP2876747B1 (en) * 2013-11-21 2018-04-25 Spinner GmbH RF connector assembly
US20160204494A1 (en) * 2015-01-08 2016-07-14 Microsoft Technology Licensing, Llc 3d multilayer high frequency signal line
US10651526B2 (en) 2016-08-16 2020-05-12 Samsung Electronics Co., Ltd. Flexible flat cable comprising stacked insulating layers covered by a conductive outer skin and method for manufacturing
US10939541B2 (en) * 2017-03-31 2021-03-02 Huawei Technologies Co., Ltd. Shield structure for a low crosstalk single ended clock distribution circuit
US10790567B2 (en) * 2019-02-18 2020-09-29 Qorvo Us, Inc. Enhanced air core transmission lines and transformers
WO2022008026A1 (en) * 2020-07-06 2022-01-13 Huawei Technologies Co., Ltd. Electronic device comprising signal transmission structure
CN112086371B (zh) * 2020-08-19 2023-03-14 中国电子科技集团公司第二十九研究所 宽带射频板级互连集成方法、结构及装置
CN116247404B (zh) * 2023-02-20 2024-04-30 中国电子科技集团公司第三十八研究所 微同轴传输结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021789A (en) * 1975-09-29 1977-05-03 International Business Machines Corporation Self-aligned integrated circuits
US4673904A (en) * 1984-11-14 1987-06-16 Itt Corporation Micro-coaxial substrate
FR2573272A1 (fr) * 1984-11-14 1986-05-16 Int Standard Electric Corp Procede de realisation d'un substrat comportant un conducteur coaxial
US4776087A (en) * 1987-04-27 1988-10-11 International Business Machines Corporation VLSI coaxial wiring structure
JPH01125956A (ja) * 1987-11-11 1989-05-18 Mitsubishi Electric Corp 半導体装置
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
US5574415A (en) * 1992-06-11 1996-11-12 Peterson; Robert K. Method of fabricating microwave interconnects and packaging and the interconnects and packaging
JP3241139B2 (ja) * 1993-02-04 2001-12-25 三菱電機株式会社 フィルムキャリア信号伝送線路
JPH08125412A (ja) * 1994-10-19 1996-05-17 Mitsubishi Electric Corp 伝送線路，及びその製造方法
FR2728727B1 (fr) * 1994-12-23 1997-05-23 Thomson Csf Circuits hyperfrequences avec lignes de transmission micro-guide
JP2912184B2 (ja) * 1995-03-30 1999-06-28 日本電気株式会社 半導体装置
US5756932A (en) * 1996-07-31 1998-05-26 Hewlett-Packard Company Signal distribution structure having lossy insulator
KR200156483Y1 (ko) * 1996-11-11 1999-09-01 정몽규 자동차의 후드 스테이 로드 지지구조
JP3218996B2 (ja) * 1996-11-28 2001-10-15 松下電器産業株式会社 ミリ波導波路
KR19980044215A (ko) * 1996-12-06 1998-09-05 문정환 반도체소자의 배선구조 및 그 형성방법

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152093A (ja) * 2001-07-23 2003-05-23 Agere Systems Guardian Corp 集積回路をｄｃおよびｒｆ遮蔽する方法構造
US10074885B2 (en) 2003-03-04 2018-09-11 Nuvotronics, Inc Coaxial waveguide microstructures having conductors formed by plural conductive layers
JP4776618B2 (ja) * 2004-04-29 2011-09-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置用のバックエンド工程伝送線路構造（バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法）
US9515364B1 (en) 2006-12-30 2016-12-06 Nuvotronics, Inc. Three-dimensional microstructure having a first dielectric element and a second multi-layer metal element configured to define a non-solid volume
JP2008227052A (ja) * 2007-03-12 2008-09-25 Hitachi Cable Ltd フレキシブルプリント配線板
US10431521B2 (en) 2007-03-20 2019-10-01 Cubic Corporation Integrated electronic components and methods of formation thereof
US9570789B2 (en) 2007-03-20 2017-02-14 Nuvotronics, Inc Transition structure between a rectangular coaxial microstructure and a cylindrical coaxial cable using step changes in center conductors thereof
US10002818B2 (en) 2007-03-20 2018-06-19 Nuvotronics, Inc. Integrated electronic components and methods of formation thereof
US10497511B2 (en) 2009-11-23 2019-12-03 Cubic Corporation Multilayer build processes and devices thereof
JP2013518473A (ja) * 2010-01-22 2013-05-20 ヌボトロニクス，エルエルシー 熱制御
KR101796098B1 (ko) * 2010-01-22 2017-11-10 누보트로닉스, 인크. 열관리
US9505613B2 (en) 2011-06-05 2016-11-29 Nuvotronics, Inc. Devices and methods for solder flow control in three-dimensional microstructures
US9583856B2 (en) 2011-06-06 2017-02-28 Nuvotronics, Inc. Batch fabricated microconnectors
US9608303B2 (en) 2013-01-26 2017-03-28 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9888600B2 (en) 2013-03-15 2018-02-06 Nuvotronics, Inc Substrate-free interconnected electronic mechanical structural systems
US10361471B2 (en) 2013-03-15 2019-07-23 Nuvotronics, Inc Structures and methods for interconnects and associated alignment and assembly mechanisms for and between chips, components, and 3D systems
US10257951B2 (en) 2013-03-15 2019-04-09 Nuvotronics, Inc Substrate-free interconnected electronic mechanical structural systems
US10193203B2 (en) 2013-03-15 2019-01-29 Nuvotronics, Inc Structures and methods for interconnects and associated alignment and assembly mechanisms for and between chips, components, and 3D systems
US10310009B2 (en) 2014-01-17 2019-06-04 Nuvotronics, Inc Wafer scale test interface unit and contactors
US10511073B2 (en) 2014-12-03 2019-12-17 Cubic Corporation Systems and methods for manufacturing stacked circuits and transmission lines
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US10553511B2 (en) 2017-12-01 2020-02-04 Cubic Corporation Integrated chip scale packages

Also Published As

Publication number Publication date
EP1145317A4 (en) 2006-07-26
KR20000048298A (ko) 2000-07-25
US6677248B2 (en) 2004-01-13
KR100308871B1 (ko) 2001-11-03
EP1145317A1 (en) 2001-10-17
WO2000039854A1 (en) 2000-07-06
US20020075104A1 (en) 2002-06-20
US6466112B1 (en) 2002-10-15
AU1893800A (en) 2000-07-31

Similar Documents

Publication Publication Date Title
JP2002533954A (ja) 同軸構造の信号線及びその製造方法
EP0288767B1 (en) Method for forming a shielded transmission line
US20190013561A1 (en) Coaxial Waveguide Microstructures Having an Active Device and Methods of Formation Thereof
US6232647B1 (en) Air gap with borderless contact
JP2564474B2 (ja) 深い導電性フィードスルーの形成方法，および該方法に従って形成されたフィードスルーを含む配線層
JP3450713B2 (ja) 半導体装置およびその製造方法、マイクロストリップ線路の製造方法
US20200358161A1 (en) Substrate integrated waveguide and method for manufacturing the same
US6995457B2 (en) Wiring structure and manufacturing method therefor, semiconductor device including wiring structure and wiring board
JP2002503033A (ja) 電気的接続要素および電気的接続要素を作る方法
CN108807324B (zh) 微同轴结构的制备方法及微同轴结构
JPH10256491A (ja) 半導体装置
US20030071700A1 (en) Coaxial type signal line and manufacturing method thereof
JPH0685158A (ja) 電気伝送線路およびその製造方法
KR970003889B1 (ko) 웨이퍼 처리공정을 위한 균일폭 트렌치 및 이의 제조방법
JPH1070405A (ja) 共振器
JPS62145744A (ja) 半導体装置およびその製造方法
JP2655501B2 (ja) 半導体装置用モールドパッケージ
JP2003204129A (ja) プリント配線基板及びその製造方法
JP3185836B2 (ja) 高周波線路
JPS6146051A (ja) 配線方法
JPH09330815A (ja) 半導体装置およびその製造方法
JPH11186270A (ja) 配線形成方法
JPH01140571A (ja) ワイヤボンディングの構造
JPH11150117A (ja) 半導体装置の配線構造とその製造方法
JPS5842253A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060214