JP2002503033A - 電気的接続要素および電気的接続要素を作る方法 - Google Patents

電気的接続要素および電気的接続要素を作る方法

Info

Publication number
JP2002503033A
JP2002503033A JP2000530944A JP2000530944A JP2002503033A JP 2002503033 A JP2002503033 A JP 2002503033A JP 2000530944 A JP2000530944 A JP 2000530944A JP 2000530944 A JP2000530944 A JP 2000530944A JP 2002503033 A JP2002503033 A JP 2002503033A
Authority
JP
Japan
Prior art keywords
conductor
conductor path
connection element
plastic sheet
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000530944A
Other languages
English (en)
Other versions
JP2002503033A5 (ja
Inventor
ノーレガールド，ジェスパー
ヴァン ピーダーセン，ニールズ
Original Assignee
ギガ エー／エス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ギガ エー／エス filed Critical ギガ エー／エス
Publication of JP2002503033A publication Critical patent/JP2002503033A/ja
Publication of JP2002503033A5 publication Critical patent/JP2002503033A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Waveguides (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 電気的接続要素（１）が誘電体基板（２）を含み、その上にコプレーナで実質的に平行な複数の導体径路（３，４，５；１１，１２，１３；２３，２４，２５，２６，２７）が配置されている。これらの導体径路の少なくとも１つが信号搬送用導体径路（３；１１；２３，２４）を構成し、前記信号搬送用導体径路の各側において少なくとも１つの導体径路（４，５；１２，１３；２５，２６，２７）がグランド・プレーンを構成し、その３つの導体径路が一緒に導波器を構成するようになっている。誘電体基板（２）がフレキシブル・シートによって形成される。上記電気的接続要素を作る方法において、キャリヤ・メンバ（３１）が高速で回転させられ、そして次に液体状のプラスチック材料（３２）がその回転しているキャリヤ・メンバの上に置かれ、そのプラスチック材料が薄いシート（３３）になって絡み付けられる。その後、このようにして作られたそのプラスチック・シート上に金属導体径路（３７）が配置され、次にプラスチック・シート（３３）がキャリヤ・メンバ（３１）から取り除かれる。

Description

【発明の詳細な説明】
【０００１】 本発明は、電気的接続要素に関し、その要素は１つの誘電体基板を含み、その
上に複数のコプレーナの、実質的に平行な導体径路が配置され、そのうちの少な
くとも１つが信号搬送用導体径路を構成し、信号搬送用導体径路の各側の少なく
とも１つの導体径路がグランド・プレーンを構成し、この３つの導体径路が一緒
に導波器を構成するようになっている。さらに、本発明は上記電気的接続要素を
作る方法にも関する。
【０００２】 現代の電気通信装置は小型集積回路要素を使うことが多く、それらの要素は別
の回路要素上に装着されて接続されている。これは、たとえば、いわゆるハイブ
リッド集積回路のケースであり、その場合、１つまたはそれ以上の小型集積回路
が別の、より大きな半導体回路、たとえば、いわゆるチップ・キャリヤ上に装着
されている。したがって、集積回路の実際の半導体チップは、大きい方の回路上
で他の小型集積回路に対して、あるいは大きい方の回路のレグに対して接続する
リードに接続されなければならない。これはワイヤ・ボンディング技術によって
伝統的に行われている。しかし、たとえば、移動通信、光通信システムおよび衛
星およびレーダ通信などの分野においては、必要なデータ・レートが現在は非常
に高く、したがって、従来のワイヤ・ボンディングはもう使えなくなっている。
たとえば、現在では電気通信ネットワークは２．５および１０Ｇビット／秒のデ
ータ・レートで動作し、将来においてはさらに高いレートが可能になる。
【０００３】 ワイヤ・ボンディング技法は、通常は、大きい方の回路に対して裸のチップを
接続するために、金またはアルミニウムの細いワイヤを使用し、これらのワイヤ
の長さは実際的な理由のために少なくとも１〜２ｍｍでなければならない。上記
データ・レートでは、非常に短いワイヤであっても、かなりの大きさのインダク
タンスを構成し、それによってそのワイヤの中を伝送される信号のレベルが減衰
する。既に約１００ＭＨｚの周波数（１００Ｍビット／秒のデータ・レートに対
応する）において、この減衰が現れ始めており、そして総合の減衰は１０ＧＨｚ
の周波数ではしばしば問題である。これらのレートにおいては、信号は中央導体
の回りに配置されている誘電体を通して伝播する電磁波として伝送される。ボン
ディング・ワイヤは、通常は、約１ｎＨ／ｍｍの寄生インダクタンスを誘起し、
そしてこれらのレートにおいては、これは電磁波が問題のチップに伝播するのを
十分に妨げる。したがって、ワイヤ・ボンディング技法はこれらの高い周波数に
おいて動作しなければならない回路に対しては使えない。
【０００４】 上記直列インダクタンスは、いわゆる、リボン・ボンディングが使われる場合
に少し減る可能性があるが、そのインダクタンスはやはり上記データ・レートに
対しては高過ぎる。
【０００５】 この問題を解決するための既知の技法は、いわゆる、フリップ・チップ・ボン
ディング技法であり、その場合、裸のチップが大きい方の回路、たとえば、プリ
ント基板または厚膜回路などの上に直接ボンディングされる。この場合、妨害と
なるインダクタンスを追加する可能性のある固有のリードはない。しかし、フリ
ップ・チップ・ボンディング技法は、実際には、扱うのが困難である。チップは
前面を下に向けて装着されなければならず、そして非常に高い精度で大きい方の
回路上に置かれなければならず、量産の面で非常に困難が生じる。それは、たと
えば、そのチップに個々の端子上で金の隆起が提供される必要がある。一般にフ
リップ・チップ・ボンディング技法は工業生産には適していないことが認識され
なければならない。さらに、本来的に、この技法は向きが重要である回路に対し
ては使えない。たとえば、レーザ・ダイオードが前面を下向きにして装着される
場合、光の放射はブロックされ、光をファイバに対して結合することが不可能で
ある。最後に、この解決策はワイヤ・ボンディング技法から知られている機械的
柔軟性に欠ける。
【０００６】 通常、高周波信号は、その上に小型集積回路が装着されている大きい方の回路
自身の上を、大きい方の回路上の導体の径路によって形成される伝送線路によっ
て伝送される。上記伝送線路は各種の方法で構築することができるが、いわゆる
、コプレーナ導波器が、普通は、必要であり、それはグランド・プレーンを構成
する一対の導体径路によって囲まれた信号搬送用中央導体を備えている。すべて
の導体径路は実質的に平行であり、同じ平面、すなわち、大きい方の回路の表面
に配置されている。上記伝送線路はギガヘルツの範囲まで問題なく信号を伝送す
ることができる。
【０００７】 ＥＰ １９５ ５２０は、１つの解決策を提案している。その場合、対応して
いる技法が大きい方の回路からの最後の部分において、チップそのものに対して
も使われる。複数の薄い金属導体径路が、コプレーナ導波器を構成するようにプ
ラスチック・メンバの中に埋め込まれている。堅いメンバが含まれており、その
導体径路がそのメンバのエッジを超えて伸びており、それらを大きい方の回路上
の導体径路およびチップのそれぞれに対してボンディングすることができるよう
になっている。しかし、この解決策は実際には使えないことが分かっている。そ
の１つの理由は、実際には接続要素全体が薄い導体径路そのものによって支えら
れているので、そのメンバのエッジにおいて導体径路が断線する傾向があること
である。さらに、堅いメンバによる構造は、その接続要素が、ワイヤ・ボンディ
ング技法の場合より機械的柔軟性がずっと小さく、結果としてその要素は特に温
度変動に対して極端に敏感である。
【０００８】 したがって、本発明の１つの目的は既知の接続要素より装着し易く、薄い導体
径路が比較的耐久性が高く、機械的柔軟性がワイヤ・ボンディング技法で知られ
ているものに対応している、冒頭のパラグラフで述べられたタイプの電気的接続
要素を提供することである。 これは、誘電体基板がフレキシブル・シートによって形成される本発明によっ
て実現される。
【０００９】 接続要素がフレキシブル・シート上の導波器として形成される時、その導波器
の良好な高周波特性はワイヤ・ボンディング技法から知られている機械的柔軟性
と組み合わせて実現される。さらに、その機械的柔軟性は、チップそのものとそ
の下にある基板との間に高さの差がある時にもその要素が使えることを意味する
。これは特に、チップを冷却するのが容易であることを意味する。というのは、
それは冷却面の最上部に装着することができ、しかもその接続要素によってその
下にある回路上の導体径路に対して直接接続されるからである。
【００１０】 本発明の好都合な１つの実施形態は、請求項２に記載されているように、フレ
キシブル・シートがプラスチック・シートであることによって実現される。請求
項３に記載されているように、ポリイミドのシートを使うのが最も都合が良い。 それに対応して、導体径路は請求項４に記載されているように、金が都合が良
い。
【００１１】 請求項５に記載されているように、グランド・プレーンを構成している導体径
路の幅がそれに関連付けられている信号搬送用導体径路の幅と同じである時、ス
ペースが大幅に節約される。従来、導波器においてはグランド・プレーンのため
のかなり広い径路が使われてきたが、信号搬送用導体の幅と同じ幅の径路が実際
的に同じ特性を与えることが分かっている。
【００１２】 請求項６に記載されているように、１つまたはそれ以上の導体径路の幅がその
径路の長手方向において可変である場合、その接続要素も相互の距離が異なって
いる端子間の適応として使うことができる。これはその要素の特性インピーダン
スを変化させずに行うことができる。
【００１３】 請求項７に記載されているように、いくつかの導体径路が信号搬送用であり、
各信号搬送用導体径路の各側において少なくとも１つの導体径路がグランド・プ
レーンを構成する時、接続要素を差動信号に対しても使えることが確保されてい
る。
【００１４】 上記のように、本発明は、上記電気的接続要素を作る方法にも関する。プラス
チック・シートは、普通は、ローリングによって作られる。ただし、１つだけ、
この目的のために使われるために、十分に薄いシートを作ることはローリングの
プロセスによっては困難である。またもう１つだけ、そのようなシートは、それ
を作ることができる場合でも、その厚さが薄いので実際に正確に処理することは
非常に困難である。さらに、ロール・シートの表面は十分にスムースではなくな
る。
【００１５】 したがって、本発明は上記電気的接続要素を作る方法を提供し、十分に薄いシ
ートを作り、それ以降の作業において取り扱いが容易であるようにすることがで
きる。さらに、この方法で作られたシートの表面はスムースであり、また、仕上
がりのプラスチック材料の正確な厚さの良好な制御を提供する。
【００１６】 これは本発明によって実現され、本発明においては、キャリヤ・メンバが高速
で回転させられ、そして次に液体状のプラスチック材料がその回転しているキャ
リヤ・メンバ上に置かれ、そのプラスチック材料がスリング(sling）され薄いシ
ート状になる。そしてこのようにして作られたプラスチック・シート上に金属導
体の径路がそれ以降で配置され、その後でプラスチック・シートがキャリヤ・メ
ンバから取り除かれる。
【００１７】 この方法でプラスチック材料が絡められる時、非常に薄いシートを得ることが
でき、そのシートの取り扱いがそれ以降の作業、すなわち、たとえば、導体径路
の提供においてかなり容易化される。というのは、シートは、このプロセスの間
キャリヤ・メンバ上に置かれ続け、前記メンバは最後まで取り除かれないからで
ある。
【００１８】 導体径路はメタル層の蒸着によって、または電解メッキによってのいずれかで
従来と同様に作ることができる。蒸着は１μｍまでの厚さのメタルに対してのみ
適しており、他方、かなり小さい構造、すなわち、作られた導体径路パターンに
おいて数μｍの構造を画定することが可能である。より厚いメタル層が望ましい
時、電解メッキが使われる。その場合、金属が導電性の表面上に電気分解によっ
て蒸着され、それは、たとえば、加工物を特定の液体の中に浸すことによって得
ることができる。しかし、この方法は導体径路パターンの中に非常に小型で正確
な構造を作ることはできない。ここで必要な接続要素を作るためには、非常に微
細で且つ適切に大きいメタル厚さが両方とも必要である。小型で微細な構造は部
分的には既存の電子部品にマッチしなければならない小さい寸法のためであり、
部分的には作られる伝送線路の適切なインピーダンスを得るためである。大きな
メタル厚さは後続のボンディング・プロセスにおいて十分に良好なボンディング
を得るために必要である。請求項９に記載されているように、金属導体径路が金
属蒸着および電解メッキの組合せによって配置される時、十分な微細性および十
分な金属厚さの両方が得られる。
【００１９】 請求項１０に記載されているように、金属蒸着および電解メッキの組合せを都
合よく行うことができる。請求項１０においては、１つまたはそれ以上の薄いメ
タル層がプラスチック・シート上に蒸着され、導体径路が不要である場所の接続
要素上の領域に対応して、フォトレジストのパターンがその１つまたは複数の薄
いメタル層に対して塗布され、追加の金属材料が、フォトレジストによって覆わ
れていない領域に対して電解メッキによって塗布され、そして前にフォトレジス
トによって覆われていた蒸着された１つまたは複数のメタル層の部分がエッチン
グによって取り除かれる。
【００２０】 この方法のさらにもう１つの便利な実施形態は、請求項１１に記載されている
ように、１つまたは複数の薄いメタル層の蒸着後に次のステップを追加して実行
することによって実現される。 ・後でプラスチック・シートに転写されるパターンに対応しているフォトレジ
ストのパターンが塗布される。 ・このパターンがエッチングによって蒸着された１つまたは複数のメタル層へ
転写される。 ・このフォトレジスト層がふたたび取り除かれる。 ・メタル層における結果のパターンがプラスチック・シートに転写される。そ
れは導体径路が不要である領域に対応しているフォトレジスト・パターンを取り
除いた後、エッチングによって行われる。
【００２１】 これによって、電解メッキに対するベースを形成する１つまたは複数の薄い金
属層の蒸着の後、ただし電解メッキの間にマスクとして使われるフォトレジスト
のパターンの塗布の前に、１つのパターンが１つまたは複数の薄い金属層の中で
エッチングされる。次に、このパターンを電解メッキ後のエッチング・マスクと
して使うことができ、所望のパターンをプラスチック・シートに転写することが
できる。このパターンは前面と後面との間の電気的接触を形成することができる
貫通孔、ビア・ホールなどとすることができる。
【００２２】 ここで、本発明は図面を参照してさらに詳しく説明される。 図１および図２は、本発明による接続要素をどのように構築することができる
かの一例を示している。図１は上から見たその要素を示し、一方、図２はその一
端から見た要素を示している。要素１は、プラスチック・シート２の上に３つの
金属導体径路３〜５が配置されているものから構成されている。その３つの導体
径路は伝送線路を形成し、ここで、導体径路３が信号搬送用中央導体であり、一
方、導体径路４、５はグランド・プレーンを構成している。導体径路が実質的に
平行であり、同じ平面に配置されているので、コプレーナ導波器が作られている
。プラスチック・シート２はフレキシブルであり、たとえば、ポリイミドから作
られている。したがって、接続要素１はフレキシブル導波器を構成している。
【００２３】 図３は、図１および図２に示されている接続要素の使用の一例を示している。
小型集積回路またはチップ６が大きい方の回路７の上に配置されている。大きい
方の回路７は、たとえば、チップ・キャリヤであってよい。金属端子８がチップ
６の上に配置され、対応している端子９がチップ・キャリヤ７上に存在し、そこ
でそれらは、普通は、プリント回路の径路(図示せず）に接続される。接続要素 １は端子８を端子９に接続し、導体径路３〜５が端子８、９に向かって下側に向
いている側に存在しているように配置されている。したがって、その導体径路を
ボンディング・プロセスまたは別の対応している接続プロセスによってその端子
に接続することができる。プラスチック・シートが十分に薄い場合、そのプラス
チック・シートを通してたとえば、超音波によるボンディングを行うことができ
、超音波のエネルギーがシートそのものの中には入り込まず、そしてボンディン
グ・プロセスがこれによってかなり単純化される。接続要素１がフレキシブルで
あるという状況によって、導体径路３〜５に不必要な物理的負荷が掛からない、
容易で単純なマウンティングが可能であることが明らかに分かる。
【００２４】 図４は、図３に対応する斜視図である。要素１がチップ６およびチップ・キャ
リヤ７のそれぞれの上の端子にどのように接続されるかがここでさらに明確に分
かる。さらに、チップ６を図３の中の端子６に対応しているいくつかの端子付き
で提供することができることが分かる。明確化のために、これらはチップ・キャ
リヤ７上の端子に接続されているようには示されていないが、これらのうちのい
くつかをフレキシブル導波器の形式で対応している接続要素に対して、あるいは
普通のボンディング・ワイヤに対して接続できることは明らかである。本発明に
よる接続要素は高周波信号に対してだけ必要なので、たとえば、電源のための端
子などの他の端子は通常のボンディング・ワイヤによって問題なく接続すること
ができる。実際的な理由で、１つのタイプの接続要素だけを使うことが望ましい
場合、もちろん上記信号に対してもフレキシブル導波器を使うことができる。
【００２５】 フレキシブル導波器の機械的柔軟性によって、チップ上の端子をチップ・キャ
リヤ上の端子に対して接続されるようにすることができ、また、高さの差が比較
的大きい場合に対応することができる。これはたとえば、チップをチップ・キャ
リヤ上の冷却板の最上部に装着し、そして次にそのチップを上記のように接続す
ることによってチップを簡単に冷却することができることを意味する。この一例
が図５に示されている。ここで冷却板１０がチップ６とチップ・キャリヤ７との
間に配置されている。それ以外は、この図は図３に対応している。端子８と端子
９との間の余分の高さの差は接続要素１の使用にとって重要ではないことが分か
る。
【００２６】 上記のように、この接続要素は２つのグランド・プレーンによって囲まれた信
号搬送用中央導体から構成されているコプレーナ導波器を構成し、グランド・プ
レーンは同じサイズの２つのギャップによって中央導体から隔てられている。コ
プレーナ導波器の利点の１つはグランド・プレーンが中央導体と同じ要素の側に
配置されていることである。これによって、すべての導体を上記のように、関連
している端子に同時に接続することができる。
【００２７】 コプレーナ導波器のもう１つの利点は、それらが幾何学的に非常に柔軟性があ
ることである。図６に示されているように、横方向の寸法を導波器の長手方向の
軸に沿って変えることができる。これは導波器の特性インピーダンスを変えるこ
となしに行われる。というのは、これは中央導体とグランド・プレーンとの間の
ギャップの幅によって実質的に決定されるからである。図の中で、簡単のために
プラスチック・シートは示されておらず、中央導体１１およびグランド・プレー
ン１２および１３がチップ１４をチップ・キャリヤ１５に対して接続している。
図から分かるように、チップ１４およびチップ・キャリヤ１５の上の端子間の距
離がそれぞれ異なっており、したがって、この導波器がこれらの距離に対して適
応されている。
【００２８】 中央導体とグランド・プレーンとの間の距離をこの導波器の長手方向の軸に沿
って中央導体の幅に対して相対的に変化させることによって、導波器の特性イン
ピーダンスを導波器に沿って連続的に変化させることができ、それによって、た
とえば、低インピーダンス・ユニットのインピーダンスを５０Ωに直接に適応さ
せることができる。
【００２９】 普通、コプレーナ導波器の横方向の寸法が他の形式の導波器に比べて比較的大
きいことがコプレーナ導波器の１つの欠点である。というのは、グランド・プレ
ーンが中央導体と同じ要素側に置かれているからである。以前は、グランド・プ
レーンは理論的には無限大の広さが必要であると思われていたが、実際には、経
験測として、グランド・プレーンとして満足に動作するためにグランド・プレー
ンの幅は中央導体の幅の少なくとも５倍なければならないと仮定されてきた。実
際には、ここで説明されている目的に対してコプレーナ導波器を使うことは、こ
の幅のグランド・プレーンでは不可能である。しかし、特性に目立った影響を与
えることなしにこれらの寸法をかなり減らし得ることが分かってきている。
【００３０】 シミュレーションおよびテストによって、中央導体に対するギャップの回りの
狭い領域において電流の大部分が流れ、したがって、グランド・プレーンの比較
的遠い領域には電流の非常に小さい部分だけしか流れないので、それを省略する
ことができることが示された。シミュレーションによって、伝送線路に沿って４
ｍｍの長さに対して０．１ｄＢだけの損失で、中央導体の幅に対応する幅にまで
グランド・プレーンの幅を狭めることができることが示された。結果として、こ
の導波器の面積を６５〜７５％だけ減らすことができ、これによってこのタイプ
の導波器がチップとチップ・キャリヤとの間にある要素を接続するために、ある
いは対応している状況にとって有用となる。図７は、グランド・プレーン４およ
び５を図１に前に示されたサイズまでどのように減らすことができるかを示して
いる。
【００３１】 さらに、グランド・プレーンの導体径路をグランド・プレーン導体のそれぞれ
の側に配置された２つの信号搬送用導体径路に対する共通のグランド・プレーン
として働くことができるようにすることが可能である。したがって、図８はチッ
プとチップ・キャリヤとの間の差動信号を転送するために適している接続要素の
一例を示している。差動信号は２つの信号搬送用導体２３および２４によって転
送され、一方、グランド・プレーンが導体径路２５、２６および２７によって形
成されている。ここで導体径路２６は２つの信号搬送用導体２３および２４の両
方に対する共通のグランド・プレーンとして働く。差動信号は超高周波（ＶＨＦ
）の信号に対してしばしば使われ、したがって、図８に示されている方法でチッ
プとの間でこれらの信号を転送できることは極端に都合が良い。
【００３２】 また、この接続要素の中の電気的要素を一体化することもでき、この２つの例
が図９および図１０に示されている。図９は、延長部分のある中央導体を形成す
ることによって、中央導体とグランド・プレーンとの間にキャパシタンスをどの
ように組み込むことができるかを示している。これに対応して、図１０は、中央
導体の中に切り込みを入れることによって、直列のインダクタンスをどのように
配置できるかを示している。中央導体を通じての直流接続がない場合に、直列の
キャパシタンスを組み込むことができることにも注意する必要がある。中央導体
はそれぞれのサイドから図のようにインターレースされて形成される。これは図
１１に示されている。
【００３３】 前に述べたように、非常に薄いプラスチック・シートを、部分的には十分な柔
軟性を得るために、そして部分的には、たとえば、そのシートを通して超音波ボ
ンディングができるようにするために使われなければならない。既製品のロール
・シートはそのような薄いバージョンでは入手できず、それがあった場合でも、
実際に扱うのがいずれにしても極端に難しい。したがって、そのシートは特殊な
プロセスによって作られ、それはさらに後続のプロセスのためのベース材料とし
てそれ自身を使えるようにするスムースでしっかりした表面を提供する。以下に
説明されるそのプロセスはさらに、仕上げられたプラスチック・シートが、実現
できる厚さの良好な制御を提供する。
【００３４】 そのプロセスが図１２に示されている。非常に薄いシートを扱うためにキャリ
ヤ基板３１がプラスチック・シートに対するベースとして使われる。キャリヤ基
板３１は、たとえば、金属またはガラスから作ることができる。たとえば、ポリ
イミドをプラスチック材料として使うことができる。
【００３５】 キャリヤ基板３１はいわゆるスピナ（spinnes）(図示せず）上に位置決めされ
、スピナは特にフォトリソグラフィック・プロセスから知られており、高速で回
転する。次に、液体状のプラスチック材料３２が適切な量でキャリヤ基板３１に
対して加えられ、キャリヤ基板が適切な高い速度で回転するので、その液体のプ
ラスチック材料も高速で回転され、したがって、その回転の中心から離れてスリ
ングされる。
【００３６】 これは所望の非常に薄い厚さのプラスチック・シート３３を提供する。スピニ
ングの後、まだキャリヤ基板３１上に存在しているプラスチック・シート３３が
乾燥され、強靭性および柔軟性の面で所望の特性が得られるように、適切な方法
で熱処理される。次に、必要な導体径路をそのプラスチック材料に対して付着さ
せることができる。
【００３７】 普通、蒸着されたメタル層がチップの製造において使われる。蒸着は金属の厚
さが１μｍをほとんど超えない微細リソグラフィック・プロセスに適している。
より厚いメタル層がが必要な場合、そして後続のボンディング・プロセスにおい
て十分に良好なボンディングを得るために必要である場合、代わりに電解メッキ
を使うことができる。このプロセスにおいては、金属が導電面上に電気分解によ
って蒸着される。電気分解は、たとえば、その加工物を特定の液体の中に浸すこ
とによって行うことができる。しかし、このプロセスはここでは特に、伝送線路
の適切なインピーダンスを得るために必要である、十分に細い導体径路を画定す
ることができない。前に述べたように、インピーダンスは中央導体とグランド・
プレーンとの間の正確な距離に依存し、したがって、この距離が高い精度で選択
されなければならない。本発明に従って接続要素を作る際、蒸着と電解メッキと
の組合せが使われる。というのは、これによってリソグラフィにおける高度な微
細性（寸法を小さくする必要があることによる）と、適切な大きさの金属厚さ（
後続のボンディングのために必要な）の両方が得られるからである。
【００３８】 図１３ａ乃至図１３ｇは、このプロセスをどのように進めることができるかの
一例を示している。図１３ａは、プラスチック・シート３３が付着されているキ
ャリヤ基板３１を示している。この加工物は真空チャンバの中に置かれ、そして
１つまたはそれ以上の薄いメタル層３４が蒸着される（図１３ｂ）。これによっ
て部分的にそのプラスチック・シートの表面が導電性となること、そして部分的
にそのシートと後続の電解メッキされたメタル層との間のボンディングが強化さ
れることが確保される。次に、図１３ｃに示されているように、フォトレジスト
３５のパターンがプラスチック・シート上で電解メッキされるべき導体径路に対
応してフォトリソグラフィック・プロセスによって塗布される。フォトレジスト
層３５は導体径路が提供されるべきでない場所３６にはフォトレジストがないよ
うに塗布される。
【００３９】 次に、その加工物全体が電解メッキの液体の中に浸され、適切な厚さのメタル
層３７が得られるまでメッキが図１３ｄに示されているように継続して行われる
。導体径路の材料として金を有利に使うことができる。次に、図１３ｅに示され
ているように、フォトレジスト層３５がふたたび取り除かれ、その後、以前にフ
ォトレジスト３５で覆われていて、したがって電解メッキが行われなかった場所
のプラスチック・シート上の領域に置かれていた蒸着された１つまたは複数のメ
タル層３４の部分が、酸の中でのウエット・エッチングによって取り除かれる（
図１３ｆ）。最後に、図１３ｇに示されているように、キャリヤ基板３１が取り
除かれ、そして導体径路３７が付着されているプラスチック・シート３３から構
成されている最終の接続要素がここで得られる。
【００４０】 比較的長いプラスチック・シート上に各側に多くの接続要素を作ること、そし
て個々の要素を互いにそれ以降で分離し易いようにするために、プラスチック・
シートに孔が開けられていて、その要素を装着する前にその長さのシートを容易
にちぎって取り去ることができるようにするのが便利であることが多い。同様に
、ビア・ホールとして使うためにプラスチック・シートの中に孔を配置し、その
要素の後側に追加のメタル層を付着させること、および前面と後面との間の電気
的接触を可能にすることも都合がよい場合がある。
【００４１】 図１４ａ乃至図１４ｋを参照して以下に図１３に示されているプロセスを、そ
のプロセスにおいてシートの中に孔を開けるように変更できるようにする方法を
以下に説明する。電解メッキのためのベースを形成する１つまたは複数の薄いメ
タル層の蒸着の後、ただし、電解メッキにおいてマスクとして使われるフォトレ
ジストのパターンの塗布の前に、パターンを１つまたは複数の薄いメタル層の中
にエッチングすることができる。このパターンを次に電解メッキの後のエッチン
グ用マスクとして使うことができ、所望のパターンをプラスチック・シートに対
して転写されるようにすることができる。このパターンは穿孔、ビアホールなど
であってよい。
【００４２】 このプロセスをどのように進行させることができるかが図１４ａ乃至図１４ｋ
に示されている。前と同様に、図１４ａはプラスチック・シート３３が付着され
ているキャリヤ基板３１を示している。この加工物が真空チャンバの中に置かれ
、そして１つまたはそれ以上の薄いメタル層３４が真空蒸着される（図１４ｂ）
。次に、図１４ｃに示されているように、プラスチック・シートに対して転写す
ることが望ましいパターンに対応して、フォトレジストのパターン３８がフォト
リソグラフィック・プロセスによって塗布される。フォトレジスト層３８は孔が
提供される場所３９においてフォトレジストが存在しないように塗布される。次
に、このパターンが酸の中でのウエット・エッチングによって１つまたは複数の
薄いメタル層３４に対して転写され、それによってメタル層が孔３９の中で消え
る（図１４ｄ）。次にフォトレジスト層３８がふたたび取り除かれると、図１４
ｅに示されているように、孔４０が薄い１つまたは複数のメタル層３４の中に残
される。
【００４３】 次に、図１４ｆに示されているように、プラスチック・シート上に電解メッキ
されるべき導体径路に対応しているフォトレジストの、前記（図１３ｃ）のパタ
ーン３５がフォトリソグラフィック・プロセスによって塗布される。フォトレジ
スト層３５は、導体径路が提供されるべき場所３６にはフォトレジストが存在し
ないように塗布される。
【００４４】 次に、加工物全体が電解メッキ液の中に浸され、メッキが図１４ｇに示されて
いるように行われ、適切な厚さのメタル層３７が得られるまで続けられる。導体
径路の材料として金を有利に使うことができる。次に図１４ｈに示されているよ
うに、フォトレジスト層３５がふたたび取り除かれ、そして蒸着された１つまた
は複数の金属層３４の中のパターン４０がエッチング・プロセスによってプラス
チック・シート３３に対して転写される。ここで、ウエット・エッチング（基本
）またはドライ・エッチング（プラズマによる）のいずれかを使うことができる
。これによって孔４１が図１４ｉに示されているように、プラスチック・シート
３３の中に形成される。
【００４５】 次に、前と同様に（図１３ｆ）、以前にフォトレジスト３５によって覆われて
いた、したがって電解メッキが行われなかったプラスチック・シートの領域の中
に置かれている蒸着された１つまたは複数のメタル層３４の部分が、酸の中での
ウエット・エッチングによって取り除かれる（図１４ｊ）。最後に、図１４ｋに
示されているように、キャリヤ基板３１が取り除かれ、導体径路３７および孔４
１が付加されているプラスチック・シート３３から構成される最終の接続要素が
ここで得られている。
【００４６】 プラスチック・シートにおけるパターン形成のためのエッチングマスクおよび
電解メッキの中の電気的導通のベースとしての両方として蒸着された１つまたは
複数のメタル層を使うことは、少なくとも１つの余分のプロセス・ステップが回
避されることを意味する。
【００４７】 本発明の好適な実施形態が説明され、示されてきたが、本発明はそれに限定さ
れるものではなく、特許請求の範囲の中で定義されている主題の範囲内にある他
の方法で実現することもできる。
【図面の簡単な説明】
【図１】 本発明による接続要素の平面図である。
【図２】 図１の接続要素の端面図である。
【図３】 本発明による接続要素によって、たとえば、チップ・キャリヤに対してチップ
をどのように接続することができるかを示す。
【図４】 図３に対応している斜視図を示す。
【図５】 余分な高さの差に対応するために本発明による接続要素がどのように使われる
かを示す。
【図６】 接続要素の横方向の寸法をその要素の長手方向においてどのように変化させる
ことができるかを示す。
【図７】 接続要素の中のグランド・プレーンの幅をどのように減らすことができるかを
示す。
【図８】 信号搬送用導体が２つある接続要素を示す。
【図９】 デカップリング・キャパシタが組み込まれている接続要素を示す。
【図１０】 直列のインダクタンスが組み込まれている接続要素を示す。
【図１１】 直列のキャパシタが組み込まれている接続要素を示す。
【図１２】 本発明による接続要素のために使われる薄いプラスチック・シートの製造を示
す。
【図１３】 図１３ａ乃至図１３ｇは、本発明による接続要素をどのように作ることができ
るかの一例を示す。
【図１４】 図１４ａ乃至図１４ｋは、本発明による接続要素をプラスチック・シートの中
のパターン形成によってどのように作ることができるかを示す。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 電気的接続要素（１）であって、誘電体基板（２）を含み、
    その上にコプレーナの実質的に平行な複数の導体径路（３，４，５；１１，１２
    ，１３；２３，２４，２５，２６，２７）が配置され、そのうちの少なくとも１
    つが信号搬送用導体径路（３；１１；２３，２４）であり、そして、前記信号搬
    送用導体径路の各側にある少なくとも１つの導体径路（４，５；１２，１３；２
    ５，２６，２７）がグランド・プレーンを構成し、前記３つの導体径路が一緒に
    導波器を構成するようになっていて、前記誘電体基板（２）がフレキシブル・シ
    ートによって形成されることを特徴とする接続要素。
  2. 【請求項２】 請求項１に記載の接続要素において、前記フレキシブル・シ
    ート（２）がプラスチック・シートであることを特徴とする接続要素。
  3. 【請求項３】 請求項２に記載の接続要素において、前記プラスチック・シ
    ート（２）がポリイミドから構成されていることを特徴とする接続要素。
  4. 【請求項４】 請求項１乃至請求項３に記載の接続要素において、前記導体
    径路が少なくとも部分的に金であることを特徴とする接続要素。
  5. 【請求項５】 請求項１乃至請求項４に記載の接続要素においてグランド・
    プレーンを構成している前記導体径路（４，５；１２，１３；２５，２６，２７
    ）が、関連付けられている信号搬送用導体径路の幅と同じ幅を本質的に有してい
    ることを特徴とする接続要素。
  6. 【請求項６】 請求項１乃至請求項５に記載の接続要素において、１つまた
    はそれ以上の前記導体径路（１１，１２，１３）の前記幅が前記径路の長手方向
    に沿って可変であることを特徴とする接続要素。
  7. 【請求項７】 請求項１乃至請求項６に記載の接続要素において、いくつか
    の導体径路（２３，２４）が信号搬送用であり、前記の各信号搬送用導体径路の
    各側にある少なくとも１つの導体径路（２５，２６，２７）がグランド・プレー
    ンを構成していることを特徴とする接続要素。
  8. 【請求項８】 複数の電気的導体径路を有する、フレキシブルなプラスチッ
    ク・シートの形式での誘電体基板を含んでいる電気的接続要素を作る方法であっ
    て、 ・キャリヤ・メンバ（３１）が高速で回転させられることと、 ・液体形状でのプラスチック材料（３２）が前記回転キャリヤ・メンバ上に置
    かれ、前記プラスチック材料がスリングされて薄いシート（３３）にされること
    と、 ・その後、金属の導体径路（３７）が、このようにして作られたプラスチック
    ・シート上に配置されることと、 ・次に、前記プラスチック・シート（３３）が前記キャリヤ・メンバ（３１）
    から取り除かれることとを特徴とする方法。
  9. 【請求項９】 請求項８に記載の方法において、金属導体径路（３７）が金
    属蒸着と電解メッキとの組合せによって配置されることを特徴とする方法。
  10. 【請求項１０】 請求項９に記載の方法において、前記金属導体径路が、 ・１つまたはそれ以上の薄いメタル層（３４）がプラスチック・シート（３３
    ）上に蒸着され、 ・前記接続要素上の導体径路が不要である領域に対応しているフォトレジスト
    のパターン（３５）が１つまたは複数の薄いメタル層（３４）に対して塗布され
    、 ・フォトレジストによって覆われていない領域に対して電解メッキによって追
    加の金属材料（３７）が付加され、 ・前記フォトレジスト層（３５）がふたたび取り除かれ、 ・前にフォトレジストによって覆われていた蒸着された１つまたは複数のメタ
    ル層（３４）の前記部分が、エッチングによって取り除かれることによって配置
    されることを特徴とする方法。
  11. 【請求項１１】 請求項１０に記載の方法において、１つまたは複数の薄い
    メタル層（３４）の蒸着後に、 ・それ以降で前記プラスチック・シートに対して転写されるパターンに対応し
    ているフォトレジストのパターン（３８）が塗布され、 ・このパターンがエッチングによって前記蒸着された１つまたは複数のメタル
    層（３４）に対して転写され、 ・このフォトレジスト層（３８）がふたたび取り除かれ、 前記メタル層における結果のパターン（４０）が、導体径路が不要である領域
    に対応している前記フォトレジスト・パターン（３５）の除去の後に、エッチン
    グによって前記プラスチック・シートに対して転写されるステップが追加的に実
    行されることを特徴とする方法。
JP2000530944A 1998-01-26 1999-01-25 電気的接続要素および電気的接続要素を作る方法 Pending JP2002503033A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DK199800101A DK174111B1 (da) 1998-01-26 1998-01-26 Elektrisk forbindelseselement samt fremgangsmåde til fremstilling af et sådant
DK0101/98 1998-01-26
PCT/DK1999/000036 WO1999040627A1 (en) 1998-01-26 1999-01-25 An electrical connecting element and a method of making such an element

Publications (2)

Publication Number Publication Date
JP2002503033A true JP2002503033A (ja) 2002-01-29
JP2002503033A5 JP2002503033A5 (ja) 2006-03-09

Family

ID=8089750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000530944A Pending JP2002503033A (ja) 1998-01-26 1999-01-25 電気的接続要素および電気的接続要素を作る方法

Country Status (6)

Country Link
US (1) US7212088B1 (ja)
EP (1) EP1051749A1 (ja)
JP (1) JP2002503033A (ja)
AU (1) AU2150299A (ja)
DK (1) DK174111B1 (ja)
WO (1) WO1999040627A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799887A1 (fr) * 1999-10-07 2001-04-20 Cit Alcatel Connexions de modules multi-puces hyperfrequence par transfert automatique sur bande
SE517852C2 (sv) * 1999-12-15 2002-07-23 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande vid framställning därav
SE517455C2 (sv) * 1999-12-15 2002-06-11 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande för framställning därav
US6677832B1 (en) 2000-10-27 2004-01-13 Lucent Technologies Inc. Connector for differential-mode transmission line providing virtual ground
GB2378045A (en) * 2001-07-25 2003-01-29 Marconi Caswell Ltd Electrical connection with flexible coplanar transmission line
US8847696B2 (en) 2002-03-18 2014-09-30 Qualcomm Incorporated Flexible interconnect cable having signal trace pairs and ground layer pairs disposed on opposite sides of a flexible dielectric
US7336139B2 (en) * 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
US7888957B2 (en) * 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
JP2010135722A (ja) * 2008-11-05 2010-06-17 Toshiba Corp 半導体装置
US8410806B2 (en) 2008-11-21 2013-04-02 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
KR101495398B1 (ko) 2008-12-02 2015-02-25 아리조나 보드 오브 리젠츠 온 비하프 오브 아리조나 스테이트 유니버시티 유연성 기판 조립체의 제조 방법 및 그것으로부터의 유연성 기판 조립체
JP5287390B2 (ja) 2009-03-16 2013-09-11 ソニー株式会社 半導体装置、伝送システム、半導体装置の製造方法及び伝送システムの製造方法
JP5521034B2 (ja) 2009-05-29 2014-06-11 アリゾナ・ボード・オブ・リージェンツ，フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステート・ユニバーシティ フレキシブル半導体デバイスを高温で提供する方法およびそのフレキシブル半導体デバイス
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
US8290319B2 (en) * 2010-08-25 2012-10-16 Oracle America, Inc. Optical communication in a ramp-stack chip package
US8373280B2 (en) 2010-09-01 2013-02-12 Oracle America, Inc. Manufacturing fixture for a ramp-stack chip package using solder for coupling a ramp component
US8283766B2 (en) 2010-09-02 2012-10-09 Oracle America, Inc Ramp-stack chip package with static bends
US8772920B2 (en) 2011-07-13 2014-07-08 Oracle International Corporation Interconnection and assembly of three-dimensional chip packages
JP5861868B2 (ja) * 2011-11-04 2016-02-16 ソニー株式会社 電子回路および電子回路の製造方法
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
JP5542231B1 (ja) * 2013-04-09 2014-07-09 太陽誘電株式会社 多層回路基板
US9590288B2 (en) 2013-04-09 2017-03-07 Taiyo Yuden Co., Ltd. Multilayer circuit substrate
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
EP3143641A4 (en) 2014-05-13 2018-01-17 Arizona Board of Regents, a Body Corporate of the State of Arizona acting for and on behalf of Arizona State University Method of providing an electronic device and electronic device thereof
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US20170085243A1 (en) * 2015-09-21 2017-03-23 Intel Corporation Impedance matching interconnect
US10784215B2 (en) * 2018-11-15 2020-09-22 Steradian Semiconductors Private Limited Millimeter wave integrated circuit and system with a low loss package transition

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777365A (en) * 1972-03-06 1973-12-11 Honeywell Inf Systems Circuit chips having beam leads attached by film strip process
US4600907A (en) 1985-03-07 1986-07-15 Tektronix, Inc. Coplanar microstrap waveguide interconnector and method of interconnection
US5256996A (en) * 1987-10-06 1993-10-26 The Board Of Trustees Of The Leland Stanford, Junior University Integrated coplanar strip nonlinear transmission line
US4806892A (en) 1987-11-09 1989-02-21 Trw Inc. Inclined RF connecting strip
US4862120A (en) * 1988-02-29 1989-08-29 Canadian Patents And Development Limited/Societe Canadienne Des Brevets Et D'exploitation Limitee Wideband stripline to microstrip transition
US5182631A (en) * 1988-04-15 1993-01-26 Nippon Telegraph And Telephone Corporation Film carrier for RF IC
JP2787955B2 (ja) 1989-09-01 1998-08-20 住友ベークライト株式会社 フレキシブルプリント回路板の製造方法
US5065124A (en) 1990-09-04 1991-11-12 Watkins-Johnson Company DC-40 GHz module interface
JP2653583B2 (ja) 1991-09-17 1997-09-17 住友ベークライト株式会社 表面にポリアミック酸層を有するポリイミドフィルム及びこれを用いたフレキシブル印刷回路用基板
JPH06334410A (ja) 1993-05-24 1994-12-02 Japan Aviation Electron Ind Ltd フレキシブル配線基板
DE69434105T2 (de) * 1993-08-09 2005-10-20 Nippon Telegraph And Telephone Corp. Optoelektronische Hybridintegrationsplattform, optisches Untermodul, optoelektronische hybridintegrierte Schaltung, und Herstellungsverfahren der Plattform
US5753968A (en) * 1996-08-05 1998-05-19 Itt Industries, Inc. Low loss ridged microstrip line for monolithic microwave integrated circuit (MMIC) applications
US5825084A (en) * 1996-08-22 1998-10-20 Express Packaging Systems, Inc. Single-core two-side substrate with u-strip and co-planar signal traces, and power and ground planes through split-wrap-around (SWA) or split-via-connections (SVC) for packaging IC devices

Also Published As

Publication number Publication date
EP1051749A1 (en) 2000-11-15
AU2150299A (en) 1999-08-23
US7212088B1 (en) 2007-05-01
DK10198A (da) 1999-07-27
WO1999040627A1 (en) 1999-08-12
DK174111B1 (da) 2002-06-24

Similar Documents

Publication Publication Date Title
JP2002503033A (ja) 電気的接続要素および電気的接続要素を作る方法
US6528732B1 (en) Circuit device board, semiconductor component, and method of making the same
US10074885B2 (en) Coaxial waveguide microstructures having conductors formed by plural conductive layers
US7187559B2 (en) Circuit board device and its manufacturing method
US6172305B1 (en) Multilayer circuit board
US8169276B2 (en) Vertical transmission line structure that includes bump elements for flip-chip mounting
JP2001506416A (ja) バイア構造
EP0963001A3 (en) Millimeter wave module and radio apparatus
KR20020011922A (ko) 고주파 코일 장치 및 그 제조 방법
KR100385976B1 (ko) 회로기판 및 그 제조방법
US6884656B2 (en) Semiconductor device having a flip-chip construction
JPH10290105A (ja) 高周波用配線ボード
JPH01308036A (ja) ボンデイングパッド及びその製造方法
KR100493090B1 (ko) 배선접속장치 및 그 제조방법
JP4323231B2 (ja) 高周波伝送線路基板
JP2768873B2 (ja) マイクロ波集積回路及びその製造方法
JP2003309121A (ja) 多層微細配線構造およびその作製方法
CN117080703A (zh) 一种微带线的垂直过渡结构和制造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090414

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100308