CN102460646A - 在高温提供柔性半导体器件的方法及其柔性半导体器件 - Google Patents

在高温提供柔性半导体器件的方法及其柔性半导体器件 Download PDF

Info

Publication number
CN102460646A
CN102460646A CN2010800330228A CN201080033022A CN102460646A CN 102460646 A CN102460646 A CN 102460646A CN 2010800330228 A CN2010800330228 A CN 2010800330228A CN 201080033022 A CN201080033022 A CN 201080033022A CN 102460646 A CN102460646 A CN 102460646A
Authority
CN
China
Prior art keywords
board
flexible base
layer
dielectric substance
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800330228A
Other languages
English (en)
Inventor
S.奥鲁尔克
C.莫耶
S.阿金诺
D.博奇
B.奥布赖恩
M.马斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arizona Board of Regents of University of Arizona
University of Arizona
Original Assignee
Arizona Board of Regents of University of Arizona
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US2009/066114 external-priority patent/WO2010065459A2/en
Priority claimed from PCT/US2009/066111 external-priority patent/WO2010065457A2/en
Priority claimed from PCT/US2009/066259 external-priority patent/WO2010065542A1/en
Application filed by Arizona Board of Regents of University of Arizona filed Critical Arizona Board of Regents of University of Arizona
Publication of CN102460646A publication Critical patent/CN102460646A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

某些实施例包括提供半导体器件的方法。该方法可以包括：(a)提供柔性基板；(b)在柔性基板上沉积至少一层材料，其中在柔性基板上沉积至少一层材料在至少180℃的温度进行；以及(c)在金属层和a-Si层之间提供扩散阻挡物。该申请中还描述了其它实施例。

Description

在高温提供柔性半导体器件的方法及其柔性半导体器件
相关申请的交叉引用
本申请要求2009年5月29日提交的美国临时申请No.61/182464和2009年7月30日提交的美国临时申请No.61/230051的权益。本申请是2009年11月30日提交的PCT申请No PCT/US09/66114的部分继续申请，该PCT申请No PCT/US09/66114要求2008年12月2日提交的美国临时申请No.61/119303的优先权。本申请也是2009年11月30提交的PCT申请NoPCT/US09/66111的部分继续申请，该PCT申请No PCT/US09/66111要求2008年12月2日提交的美国临时申请No.61/119248的优先权。本申请也是2009年12月1日提交的PCT申请No PCT/US09/66259的部分继续申请，该PCT申请No PCT/US09/66259要求2008年12月2日提交的美国临时申请No.61/119217的优先权。
美国临时申请No.61/182464、美国临时申请No.61/230051、PCT申请No PCT/US09/66114、美国临时申请No.61/119303、PCT申请NoPCT/US09/66111、美国临时申请No.61/119248、PCT申请NoPCT/US09/66259和美国临时申请No.61/119217通过引用结合于此。
关于政府资助研发的声明
美国政府具有该发明的已支付许可和有限条件下的权利，以要求专利所有人在如陆军研究实验室(ARL)的赠与合同No.W911NF-04-2-0005条款提供的合理条件下许可其他人。
技术领域
本发明总地涉及处理柔性基板上的半导体，更具体地，涉及在高温处理柔性基板上的半导体以及由此形成的半导体器件。
背景技术
在电子工业中，作为电子电路的基底，柔性基板得到迅速发展。柔性基板包括宽广种类的材料，例如多种塑料中的任一种。一旦所希望的电子部件、电路或多个电路形成在柔性基板的表面上，柔性基板就可以连接到最终的产品或者结合在进一步的结构中。这样的产品或结构的典型示例是平板显示器上的有源矩阵、零售店中各种商品上的RFID(射频识别)标签、各种传感器等。
在本领域存在发展用于在柔性基板上制造半导体器件的工艺的需求，以允许改善的电特性(例如，改善的参数特性和/或寿命)以及减少的弯曲、翘曲和/或变形。
附图说明
为了有助于对实施例的进一步描述，提供下面的附图，在附图中：
图1示出根据第一实施例的提供半导体器件的方法的示例；
图2示出根据第一实施例的提供柔性基板的步骤的示例；
图3示出根据第一实施例的制备柔性基板的工艺的示例；
图4示出根据第一实施例的柔性基板的示例的俯视图；
图5示出根据第一实施例在将图4的柔性基板附着到保护模板之后柔性基板组件的示例的局部截面图；
图6示出根据第一实施例在将载体基板耦接到柔性基板组件之后图5的柔性基板组件的示例的局部截面图；
图7示出根据第一实施例处理图5的柔性基板组件的工艺的示例；
图8示出根据第一实施例在切除柔性基板组件之后图5的柔性基板组件的示例的截面图；
图9示出根据第一实施例在去除对准突出之后图5的柔性基板组件的示例的截面图；
图10示出根据第一实施例从柔性基板组件去除保护材料之后图5的柔性基板组件的示例的截面图；
图11示出根据第一实施例的提供半导体元件的工艺的示例；
图12示出根据第一实施例的提供一个或多个第一半导体元件的工艺的示例；
图13示出根据第一实施例在提供栅极金属层之后半导体器件的器件构成区域的示例的截面图；
图14示出根据第一实施例在提供栅极金属层之后半导体器件的栅极接触形成区域的示例的截面图；
图15示出根据第一实施例在提供有源堆叠层之后图13的半导体器件的器件构成区域的示例的截面图；
图16示出根据第一实施例在提供有源堆叠层之后图14的半导体器件的栅极接触形成区域的示例的截面图；
图17示出根据第一实施例在提供台状钝化层之后图13的半导体器件的器件构成区域的示例的截面图；
图18示出根据第一实施例在提供台状钝化层之后图14的半导体器件的栅极接触形成区域的示例的截面图；
图19示出根据第一实施例在进行一个或多个柱-台状钝化层(post-mesapassivation layer)蚀刻之后图13的半导体器件的器件构成区域的示例的截面图；
图20示出了根据第一实施例在进行一个或多个柱-台状钝化层蚀刻之后图14的半导体器件的栅极接触形成区域的示例的截面图；
图21示出根据第一实施例在提供一个或多个接触元件之后图13的半导体器件的器件构成区域的示例的截面图；
图22示出根据第一实施例在提供一个或多个接触元件之后图14的半导体器件的栅极接触形成区域的示例的截面图；
图23示出根据第一实施例的提供第一电介质材料的工艺的示例；
图24示出根据第一实施例在蚀刻基底电介质材料、第一电介质材料和第二电介质材料之后图13的半导体器件的器件构成区域的示例的截面图；
图25示出根据第一实施例在提供第二金属层和ITO层之后图13的半导体器件的器件构成区域的示例的截面图；
图26示出根据第一实施例在提供硅氮化物层之后图13的半导体器件的器件构成区域的示例的截面图；
图27示出根据第二实施例的平坦化柔性基板的方法的示例；
图28示出根据第二实施例的图27的方法的半导体器件的示例的截面图；
图29示出根据第一实施例的半导体器件的一部分的俯视图；以及
图30示出电介质材料的厚度随基板的旋转速率变化的曲线图。
为了图示的简便和清楚起见，附图示出了构造的通常方式，并且已知特征和技术的描述和细节可以被省略以避免不必要地模糊本发明。另外，附图中的元件不必按比例绘制。例如，附图中某些元件的尺寸可以相对于其它元件夸大，以帮助改善对本发明实施例的理解。不同的附图中的相同附图标记表示相同的元件。
说明书和权利要求书中的术语“第一”、“第二”、“第三”和“第四”等，如果存在，则用于类似元件之间的区别，而不必用于描述特定的顺序或排列的次序。应当理解的是，如此所用的术语在适当的环境下是可互换的，从而这里描述的实施例例如能够以这里图示的或描述之外的顺序操作。此外，术语“包括”和“具有”及其任何的变形旨在覆盖非排他的包含，从而包括一系列元件的工艺、方法、系统、物品、装置或设备不必限于那些元件，而是可以包括没有清楚列出的其它元件或对于这样的工艺、方法、系统、物品、装置或设备固有的元件。
说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“顶”、“底”、“上”和“下”等，如果存在，则用于描述的目的，而不必用于描述永久的相对位置。应当理解的是，这里使用的术语在适当的环境下是可互换的，从而这里描述的本发明的实施例例如可在这里示出或描述之外的其它取向操作。
术语“耦接”等应当广义地理解，并且表示电气、机械和/或以其他方式连接两个或更多个元件或信号。两个或更多个电子元件可以被电耦接在一起，而不机械或另外耦接在一起；两个或更多个机械元件可以被机械耦接在一起，而不电地或另外耦接在一起；两个或更多个电子元件可以被机械连接在一起，而不电地或另外地耦接在一起。耦接可以为任何的时间长度，例如，永久的或半永久的或仅为瞬间。
电“耦接”等应广义地理解，并且包括涉及任何电信号的耦接，无论功率信号、数据信号和/或其它类型的信号或者电信号的组合。机械“耦接”等应广义理解，并包括所有类型的机械耦接。术语“耦接”等附近没有术语“可去除地”、“可去除的”等不表示所述的耦接等是或不是可去除的。
具体实施方式
某些实施例包括一种提供半导体器件的方法。该方法可以包括：(a)提供柔性基板；(b)在柔性基板上沉积至少一层材料，其中在柔性基板上沉积至少一层材料在至少180摄氏度(℃)的温度发生；以及(c)在金属层和非晶硅层之间提供扩散阻挡物。
在另一个实施例中，一种提供半导体器件的方法可以包括：(a)提供载体基板；(b)提供柔性基板，其可以被平坦化；(c)连接载体基板到柔性基板；(d)在基板上沉积栅极金属层；(e)在栅极金属层上沉积一个或多个含硅层，其中沉积的温度达到至少180℃；(f)在一个或多个含硅层上沉积一个或多个接触元件，其中一个或多个接触元件可以具有扩散阻挡物；(g)在一个或多个接触元件上沉积第一电介质材料，其中第一电介质材料包括基于有机硅氧烷的电介质材料；(h)在第一电介质材料上沉积第二电介质材料，其中第二电介质材料包括硅氮化物；以及(i)烘焙第一电介质材料、第二电介质材料、柔性基板、载体基板、栅极金属层、一个或多个含硅层和一个或多个接触元件，其中烘焙的温度达到至少200℃。
其它实施例包括一种半导体器件。该半导体器件可以包括：(a)柔性基板；(b)在柔性基板上的金属栅极层；(c)在硅氮化物栅极电介质上的非晶硅层，其中非晶硅层在至少180℃温度的工艺中沉积；(d)N+非晶硅层；(e)金属层；以及(f)扩散阻挡物，其中扩散阻挡物位于金属层和N+非晶硅层之间。
这里所用的术语″弯曲″是指基板关于中间平面的曲率，该中间平面平行于基板的顶侧或底侧或主表面。这里所用的术语″翘曲″是指基板的表面相对于z轴的线性位移，z轴垂直于基板的顶侧和底侧或主表面。这里所用的术语“变形”是指基板在平面内(即x-y平面，其平行于基板的顶侧、底侧或主表面)的位移。例如，变形可以包括在基板的x-y平面内的收缩和/或在基板的x-y平面内的膨胀。
这里所用的术语″CTE匹配材料″是指具有与基准材料的CTE偏差小于约20％的热膨胀系数(CTE)的材料。优选地，CTE差异小于约10％、5％、3％或1％。如这里所用，“抛光”可以指磨平且抛光表面或仅磨平该表面。
转到附图，图1示出根据第一实施例的提供半导体器件的方法100的示例。在相同或不同的实施例中，方法100可以看作是在柔性基板上提供薄膜晶体管的方法。方法100仅是示范性的，而不限于这里给出的实施例。方法100可以使用在这里没有具体示出或描述的许多不同实施例或示例中。
方法100包括提供柔性基板的步骤110。图2是示出根据第一实施例的提供柔性基板的步骤110的流程图。
步骤110包括提供柔性基板的工艺211。这里所用的术语″柔性基板″是指自支撑基板，其包括易于适应其形状的柔性材料。在某些实施例中，工艺211可以包括提供低弹性模量的柔性基板。例如，低弹性模量可以被认为是小于约5千兆帕斯卡(GPa)的弹性模量。
在许多示例中，柔性基板是塑料基板。例如，柔性基板可以包括聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚醚酚(PES)、聚酰亚胺、聚碳酸酯、环烯烃共聚物或液晶聚合物。
在许多示例中，柔性基板可以包括在柔性基板的一侧或多侧的涂层。该涂层可以改善柔性基板的耐刮擦性和/或帮助防止基板表面上的放气或低聚物结晶。而且，该涂层可以平坦化柔性基板的涂层侧。该涂层还可以帮助减少变形。在某些示例中，涂层仅位于柔性基板的制造电子器件的侧面。在其它示例中，涂层在柔性基板的两侧。在各个实施例中，柔性基板可以提供为预先平坦化。例如，柔性基板可以为PEN基板，由日本东京的DuPont TeijinFilms制造，销售的商标为“planarizedQ65”。在其它实施例中，柔性基板可以在提供之后平坦化。例如，方法2700(图27)提供了平坦化基板的方法。
柔性的或塑料基板的厚度可以在约25微米(μm)至约300μm的范围内。在相同或不同的实施例中，柔性的或塑料基板的厚度可以在约100μm至约200μm的范围内。
在某些示例中，柔性基板可以通过采用切纸机或一对陶瓷剪刀从一卷塑料材料切割一片塑料基板而提供。在各个示例中，在切割塑料基板后，所切割的片用氮气枪吹干净。在步骤110的某些实施例中，切割和吹扫工艺中的一个或两者可以为下面描述的工艺212的一部分，而不是工艺211的一部分。
图2的步骤110进行到制备柔性基板的工艺212。图3是示出根据第一实施例的制备柔性基板的工艺212的流程图。
图2的工艺212可以包括烘焙柔性基板的步骤330。烘焙柔性基板可以帮助释放柔性基板中的低聚物和其它化学成分，它们可能在方法100(图1)期间分离出来。
在某些示例中，柔性基板可以采用真空烘焙工艺烘焙。例如，容纳柔性基板的炉子中的温度可以在约二至三个小时倾斜升温至约160摄氏度(℃)到约200℃。柔性基板可以在约160℃至约200℃和在约1毫托(mTorr)至约10mTorr的压力烘焙一个小时。然后，炉子中温度可以下降至约90℃至约115℃之间，并且柔性基板可以再被烘焙约八小时。也可以采用其它的烘焙工艺。在烘焙工艺完成后，柔性基板可以去除被烘焙掉的任何残渣或化学物质。
随后，图3的工艺212包括提供保护模板的步骤331。保护模板可以用作柔性基板的布置的引导物(guide)以及柔性基板与辊和/或各种处理设备的操作机构之间的保护层。在某些示例中，保护模板为一片聚酯薄膜或任何便宜的塑料。
保护模板可以为50μm至15mm厚，并且切成约0.5m(米)至约1.5m的长度。在各种实施例中，作为步骤331的一部分，保护模板被对半折叠，并经过辊(例如，热辊层合机)以帮助固定成折叠。载体基板的线性痕迹也可以制作在保护片的后侧上，作为步骤331的一部分。另外，保护模板可在约90℃至约110℃下烘焙约五分钟至约十分钟，以帮助保护模板变平。
图3的工艺212进行到施加保护材料到柔性基板的第一表面的至少一部分的步骤332。在某些实施例中，保护材料可以施加在柔性基板的平坦化表面的至少一部分上。在某些示例中，保护材料不施加到柔性基板的一部分。
保护材料防止柔性基板的刮擦以及粘合剂覆盖其平坦表面，并且因此减少缺陷。在某些示例中，蓝色低粘性带(例如，由Semiconductor EquipmentCorporation制造，件号18133-7.50)或聚酯薄膜可以用作保护材料。保护材料可以为约25μm至约100μm厚。例如，保护材料可以为约70μm厚。在某些示例中，保护材料通过利用辊将保护材料滚涂在柔性基板的平坦表面上而施加，以去除保护材料和柔性基板之间的气泡。
随后，图3的工艺212包括将柔性基板和保护材料切成晶片形状的步骤333。冲压切割模板可以用于将晶片的形状压制到柔性基板(具有平坦的侧面，如果有，向上)和/或保护材料。在一个实施例中，冲压切割模具用于同时在保护材料和柔性基板中产生临时或永久的压痕。
如果冲压切割模具的挤压完全切割穿透柔性基板，则柔性基板被废弃，因为挤压切割会在柔性基板上的涂层中产生裂缝，其传播遍及柔性基板。在晶片的形状采用压制而成形到柔性基板和/或保护材料中时，柔性基板和保护材料被彼此同时切割。在某些示例中，柔性基板和保护材料采用陶瓷剪刀在由冲压切割模具形成的压痕外约一毫米切割。
在某些示例中，柔性基板包括从柔性基板和保护材料中的晶片形状延伸的突出。该突出可以用于在经过图2的工艺217中的层合机时帮助柔性基板对准到载体基板。图4示出根据第一实施例的柔性基板450的俯视图。柔性基板450可以包括主体452和突出451。在许多示例中，主体452可以具有圆形形状。尽管图4中没有示出，但是保护材料位于柔性基板450上，也包括类似形状的突出。在一个实施例中，突出不是冲压切割模具的一部分，而是自主或自由地切割到柔性基板和保护材料中。
返回参照图3，图3的工艺212进行到清洗柔性基板的步骤334。在某些示例中，柔性基板的第二侧或非平坦侧(也就是，没有保护材料的一侧)被干擦，以去除任何的低聚物、其它化学成分或颗粒。其后，柔性基板具有保护材料的平坦侧用氮气枪吹扫干净。在其它示例中，两侧被干擦拭和/或吹扫干净。
接下来，图3的工艺212包括将柔性基板与保护模板对准的步骤335。在某些示例中，具有带突出的晶片形状的柔性基板与步骤331中画出或制作在保护模板上的载体基板的线性痕迹对准。载体基板的线性痕迹通常稍大于柔性基板的晶片形状。
随后，图3的工艺212包括将柔性基板耦接到保护模板的步骤336。在某些实施例中，柔性基板通过将柔性基板的一部分附着到保护模板而附着到保护模板。例如，一片双面胶带可以将柔性基板的突出耦接到保护模板。在某些示例中，一部分保护材料被剥离，并从突出去除，双面胶带耦接到柔性基板的突出的暴露部分。在某些示例中，保护材料的一部分可以采用镊子剥离，并可以采用一对陶瓷剪刀从保护模板切割。在其它示例中，在图3的步骤332中，保护材料不施加到所述突出的将要附着双面胶带的部分，从而不必剥离和去除一部分保护材料。
在将柔性基板耦接到保护基板之后，保护模板于是折叠在柔性基板上。图5示出了根据第一实施例在将柔性基板450附着到保护模板555之后柔性基板组件540的局部截面图。在该示例中，胶带556耦接到柔性基板450和保护模板555。保护材料553耦接到柔性基板450，如前面所述。
在某些示例中，仅柔性基板的一侧附着到保护模板。在其它示例中，柔性基板的两侧被附着到保护模板。
接下来，图3的工艺212包括层叠柔性基板、保护材料和保护模板的步骤337。柔性基板和保护材料位于保护模板的折叠的两半之间。柔性基板、保护材料和保护模板可以采用热辊层合机层压以去除保护材料与保护模板之间以及保护材料与柔性基板之间的气泡。在某些示例中，柔性基板和保护模板置于引导片(例如，
Figure BDA0000132704880000091
引导片)上并供给到热辊层合机中。作为示例，柔性基板的突出和保护材料可以被首先供给到层合机中。柔性基板和保护模板在约120kPa(千帕斯卡)至约160kPa的压力和约90℃至约110℃的温度下层叠。层叠速度可以为约每分钟一米至约每分钟两米。
在层叠柔性基板和保护模板后，工艺212完成。返回参照图2，图2的步骤110包括提供载体基板的工艺213。在许多实施例中，载体基板可以为6、8、12或18英寸的晶片或面板。在某些实施例中，载体基板可以为约370mm乘470mm的面板。
载体基板可以包括第一表面和与第一表面相反的第二表面。在某些示例中，第一表面和第二表面中的至少一个被抛光。抛光随后不耦接到柔性基板的表面改善了真空或空气吸盘操作载体基板的能力。此外，抛光随后耦接到柔性基板的表面去除载体基板表面的拓扑特征，其会在与柔性基板耦接之后导致柔性基板组件在z轴上的粗糙度。
在各个实施例中，载体基板包括以下中的至少一个：氧化铝(Al2O3)、硅、低CTE玻璃、钢、蓝宝石、硼硅酸钡、钠钙硅酸盐、碱性硅酸盐或CTE与柔性基板匹配的另外的材料。载体基板的CTE应当与柔性基板的CTE匹配。不匹配的CTE会在载体基板和柔性基板之间产生应力。
例如，载体基板可以包括蓝宝石，其厚度在约0.7mm至约1.1mm之间。载体基板还可以包括96％氧化铝，其厚度在约0.7mm至约1.1mm之间。在不同的实施例中，96％氧化铝的厚度为约2.0mm。在另一示例中，载体基板可以为单晶硅晶片，其厚度为至少约0.65mm。在另一实施例中，载体基板可以包括不锈钢，其厚度为至少约0.5mm。在某些示例中，载体基板略大于柔性基板。
接下来，图2的步骤110包括提供交联粘合剂的工艺214。在某些示例中，交联粘合剂以低于每秒约2×10-4Torr-liters的速率放气。在某些示例中，交联粘合剂为可热固化和/或UV(紫外)光固化。
在各个实施例中，交联粘合剂是交联丙烯酸粘合剂。在相同或不同的实施例中，交联粘合剂是交联压敏丙烯酸粘合剂或交联粘弹性聚合物。在某些示例中，与柔性基板和载体基板的CTE相比，粘合剂的CTE非常大。然而，粘合剂的CTE不重要，因为该粘合剂在柔性基板和载体基板之间不产生任何应力(即粘弹性)，这是因为粘合剂层与柔性基板和载体基板的厚度相比很薄。
随后，图2的步骤110包括在载体基板的第一表面上沉积交联粘合剂的工艺215。在许多实施例中，在载体基板的第一表面上沉积交联粘合剂可以采用以下方法的至少一个执行：旋涂、喷涂、挤压涂覆(extrusion coating)、预成形压合(preform lamination)、狭缝模具涂覆(slot die coating)、丝网压合(screen lamination)和丝网印刷。
例如，载体基板可以用交联粘合剂涂覆。载体基板和交联粘合剂可以被旋转，以使交联粘合剂分布在载体基板的第一表面上。在某些实施例中，交联粘合剂通过如下旋涂在载体基板上：以约900rpm(转数每分钟)至1100rpm旋转具有交联粘合剂的载体基板约20秒至约30秒，然后以约3400rpm至约3600rpm旋转具有交联粘合剂的载体基板约10秒至30秒。在不同的实施例中，具有交联粘合剂的载体基板以约600rpm至约700rpm旋转以涂布载体基板的表面，然后以约3400rpm至约3600rpm旋转以控制交联粘合剂的厚度。
在旋涂之前，交联粘合剂可以分配到或在载体基板的几何中心上。在不同的实施例中，交联粘合剂可以在载体基板旋转时分配到或在载体基板上。
在沉积步骤之后，载体基板上的交联粘合剂的厚度可以在约3μm至约15μm之间。在相同或不同的实施例中，在沉积步骤之后，载体基板上的交联粘合剂的厚度可以在约10μm至约12μm之间。
图2的步骤110进行到烘焙交联粘合剂的工艺216。在某些实施例中，交联粘合剂可以被烘焙以去除溶剂。例如，交联粘合剂可以在80℃烘焙三十分钟，然后在130℃烘焙十五分钟。
在其它示例中，交联粘合剂不被烘焙。例如，如果交联粘合剂不包括任何溶剂，则不需要烘焙。而且，如果交联粘合剂非常粘，则甚至溶剂可以添加到交联粘合剂以在粘合剂在工艺215中沉积之前降低粘度。
之后，载体基板可以置于保护模板上。柔性基板已经如图6所示耦接到保护模板的一部分(或一半)，并且具有交联粘合剂的载体基板可以置于保护模板的另一部分(或另一半)上。在某些示例中，交联粘合剂此时仍为液体形式。因此，用交联粘合剂涂覆的载体基板可以在与柔性基板耦接之前水平地存放约八至约十二小时。
接下来，图2的步骤110包括利用交联粘合剂将载体基板耦接到柔性基板的工艺217，使两个基板位于保护模板的两半(halves)之间。柔性基板的第二表面可以置于载体基板的第一表面上，其中粘合剂位于柔性基板的第二表面与载体基板的第一表面之间。
在某些示例中，通过层压两个保护模板半片之间的柔性基板组件以去除载体基板与柔性基板之间的气泡，载体基板利用交联粘合剂耦接到柔性基板。层压柔性基板包括首先使载体基板与柔性基板对准，使得在层压时载体基板和柔性基板被对准。然后，被对准的结构可以供应经过热辊层合机，该层合机可以是图3的步骤337的相同层合机。柔性基板组件可以以大约每分钟0.4至0.6米的速度层压。
此外，在各个实施例中，保护材料可能在层压时粘结到保护模板。为了避免该问题，在步骤337和/或步骤332的层压之前，屏蔽材料可以置于保护模板与保护材料之间。屏蔽材料可以例如为蜡纸。在一个实施例中，当从制造者获得时，屏蔽材料被原先耦接到保护材料。
在相同或不同的实施例中，某些交联粘合剂可以在层压期间从载体基板和柔性基板之间挤出，并粘附到柔性基板的第一侧或顶部，特别是因为载体基板和上面的交联粘合剂层略大于柔性基板。然而，保护材料的存在防止了该问题的发生。挤出并粘结到保护材料的顶部(而不是柔性基板)的交联粘合剂是无关紧要的，因为保护材料最终被去除且废弃。
图6示出根据第一实施例在将载体基板651耦接到柔性基板组件540之后柔性基板组件540的局部截面图。在该实施例中，交联粘合剂652将载体基板651的表面661耦接到柔性基板450的表面662。保护材料553位于柔性基板450的表面656上。屏蔽材料654位于保护材料553与保护模板555之间。保护模板555被折叠，使得保护模板555也位于载体基板651的表面663下面。带556将保护模板555耦接到柔性基板450的突出451。
再次返回参照图2，步骤110进行到处理柔性基板组件的工艺218。图7是示出根据第一实施例的处理柔性基板组件的工艺218的流程图。
图7的工艺218包括切割柔性基板组件的步骤730。在某些示例中，一对陶瓷剪刀用于切割保护模板，并且经过柔性基板设置在保护模板之间的对准突出，但是对准突出不完全去除。在切割柔性基板组件之后，保护模板可以用手从屏蔽材料和载体基板剥离掉或用其他方式去除。图8示出根据第一实施例在切割柔性基板组件并去除保护模板之后柔性基板组件540的截面图。更具体地，在图8中，保护模板555(图5和图6)和柔性基板450的带556(图5和图6)已经被去除。
再次参照图7，工艺218中的下一个步骤是用手去除屏蔽材料的步骤731。在某些示例中，柔性基板组件置于工作台的边缘，使屏蔽材料面对工作台。柔性基板组件慢慢移动离开工作台，而屏蔽层从柔性基板组件去除(例如，剥离)。也就是，屏蔽层可以在柔性基板组件水平移动离开工作台时通过将屏蔽材料向下拉动离开工作台的边缘而去除。在某些示例中，如果柔性基板在去除屏蔽层后不能适当居中或另外地与载体基板对准，塑料基板可以被滑动成与载体基板对准。
随后，图7的工艺218包括从柔性基板组件去除对准突出的步骤732。在某些示例中，对准突出可以利用陶瓷剪刀从柔性基板切除。切割应当缓慢进行，因为柔性基板在z方向上的任何运动(相对于载体基板)可能导致柔性基板从载体基板脱离(de-lamination)。如果发生脱离，则柔性基板组件可以被重新层压。图9示出根据第一实施例在去除对准突出之后柔性基板组件540的截面图。
接下来，图7的工艺218包括清洗柔性基板组件的步骤733。在某些示例中，柔性基板组件用己烷清洗。己烷可以通过旋转柔性基板组件并将己烷喷射在保护材料上而施加。在清洗保护材料之后，载体基板的暴露表面和边缘用己烷擦拭干净。
图7的步骤218进行到固化交联粘合剂的步骤734。在相同或不同的实施例中，交联粘合剂被UV固化。例如，柔性基板组件可以暴露到UV光约15至25秒和室温以固化交联粘合剂。在某些实施例中，交联粘合剂可以用UV光固化，该UV光在约320nm(纳米)至约390nm的UV光的范围内并具有约75mW/cm2(毫瓦每平方厘米)的强度。由康涅狄格的托灵顿的DymaxCorporation制造的Dymax 2000-EC紫外固化泛光灯(UV Curing FloodLamp)可以用于固化交联粘合剂。
在各个示例中，交联粘合剂在步骤736中的烘焙期间被热固化。在某些示例中，交联粘合剂的边缘被UV固化，并且交联粘合剂的其余地方在步骤736的烘焙期间被热固化。
随后，图7的工艺218包括从柔性基板组件去除保护材料的步骤735。在某些示例中，保护材料可以利用镊子慢慢地去除。在去除工艺期间，保护材料保持得尽可能平坦，以避免柔性基板从载体基板脱离。在其它示例中，保护材料可以通过UV光解除。在这些示例中，保护材料在UV光曝光期间会失掉其粘性。图10示出根据第一实施例在将保护材料从柔性基板组件去除之后柔性基板组件540的截面图。
接下来，图7的工艺218包括烘焙柔性基板组件的步骤736。烘焙柔性基板组件可以帮助减少柔性基板中的变形、弯曲和翘曲。在某些实施例中，烘焙也可以固化粘合剂。
在某些示例中，柔性基板组件可以采用真空烘焙工艺烘焙。例如，容纳柔性基板组件的炉子的温度可以在两至三个小时倾斜上升到约160℃至约190℃。柔性基板组件可以在180℃和约1mTorr至约10mTorr的压力下烘焙约50分钟至70分钟。然后，炉中的温度可以下降到约90℃至115℃之间，柔性基板组件可以再被烘焙约七个小时至约九个小时。也可以采用其它的烘焙工艺。在烘焙工艺完成之后，柔性基板组件被清洗并置于约90℃至110℃的炉子中至少约两小时。
在烘焙柔性基板组件之后，工艺218完成，因此步骤110也完成。这里描述的步骤110以及类似的步骤可以允许以零或至少最小的变形在柔性基板上制造一个或多个电子部件(例如，大致为由马萨诸塞州的威尔明顿的Azores Corporation制造的Azores 5200的灵敏度的极限)。在柔性基板上制造电子部件的现有技术的方法遇到显著的变形问题，这可能导致操作错误、光刻对准错误以及线/层缺陷。
返回参超图1，方法100包括提供半导体元件的步骤120。图11是示出根据第一实施例的提供半导体元件的步骤120的流程图。
图11的步骤120包括提供一个或多个第一半导体元件的工艺1112。图12是示出根据第一实施例的提供一个或多个第一半导体元件的工艺1112的流程图。
图12中的工艺1112包括提供栅极金属层的步骤1211。图13示出根据第一实施例在提供栅极金属层之后半导体器件1350的示例的器件构成区域的截面图。如图29可见，器件构成区域的截面图是沿着“a”线剖取的半导体器件1350的一部分的截面图。器件构成截面图包括a-Si接触区域2980和通孔区域2982的截面图。此外，图14示出根据第一实施例在提供栅极金属层之后半导体器件1350的示例的栅极接触构成区域的截面图。如图29可见，栅极接触构成区域的截面图是半导体器件1350的一部分沿着“b”线剖取的截面图。栅极接触构成截面图包括栅极接触区域2981的截面图。图29仅是示范性的，而不限于这里给出的实施例。
参照图13和14，例如约0.30μm厚的硅氮化物钝化层1352提供在柔性基板组件540上。硅氮化物钝化层1352可以提供在柔性基板组件540的柔性基板450(图10)上。在某些实施例中，柔性基板450可以在沉积硅氮化物钝化层1352之前烘焙。
此外，图案化的金属栅极1353可以提供在硅氮化物钝化层1352上。图案化的金属栅极1353可以包括钼。在某些示例中，约0.15μm的钼层可以沉积在硅氮化物钝化层1352上，然后被图案化蚀刻以形成图案化的金属栅极1353。例如，钼可以通过溅射沉积在硅氮化物钝化层1352上。在某些示例中，钼可以采用由新泽西州的Rockleigh的KDF Electronic公司制造的KDF744沉积。在相同或不同的示例中，图案化的金属栅极1353可以采用由加利福尼亚州的圣克拉拉的Applied Material公司制造的AMAT 8330蚀刻。
随后，图12的工艺1112包括提供有源堆叠的步骤1212。图15和图16示出根据第一实施例在提供有源堆叠之后半导体器件1350的示例。
参照图15和图16，例如，硅氮化物栅极电介质1554可以形成在图案化的金属栅极层1353和硅氮化物钝化层1352上。参照图15，例如，在半导体器件1350的器件构成区域中，图案化的非晶硅(a-Si)层1555可以提供在硅氮化物栅极电介质1554上，并且图案化的硅氮化物金属间电介质(IMD)层1556可以提供在a-Si层1555上。
在某些示例中，如图15和图16所示，硅氮化物栅极电介质1554可以通过等离子体增强化学气相沉积(PECVD)沉积在金属栅极层1353和硅氮化物钝化层1352之上的半导体器件1350上。在相同或不同的示例中，硅氮化栅极电介质1554可以为约0.30μm厚。
参照图15，作为示例，a-Si层1555可以通过PECVD沉积在硅氮化物栅极电介质1554上。在相同或不同的示例中，a-Si层1555可以为约0.08μm厚。
此外，作为示例，硅氮化物IMD层1556可以通过PECVD沉积在a-Si层1555上。在相同或不同的示例中，硅氮化物IMD层1556可以为约0.10μm厚。
在某些示例中，硅氮化物栅极电介质1554、a-Si层1555和硅氮化物IMD层1556可以全部采用由加利福尼亚州圣克拉拉的Applied Materials公司制造的AMAT P5000通过PECVD沉积。在相同或不同的示例中，硅氮化物栅极电介质1554、a-Si层1555和硅氮化物IMD层1556沉积在半导体器件1350上的温度大于约180℃。例如，硅氮化物栅极电介质1554、a-Si层1555和硅氮化物IMD层1556沉积在半导体器件1350上的温度为约180℃至约250℃。作为示例，硅氮化物栅极电介质1554、a-Si层1555和硅氮化物IMD层1556沉积在半导体器件1350上的温度为约188℃至约193℃。此外，硅氮化物栅极电介质1554、a-Si层1555和硅氮化物IMD层1556在半导体器件1350上的沉积可以在大致真空下进行。
在硅氮化物栅极电介质1554、a-Si层1555和硅氮化物IMD层1556沉积在半导体器件1350上后，可以蚀刻所得到的层。例如，硅氮化物可以利用10∶1的缓冲氧化物蚀刻剂(BOE)蚀刻。此外，a-Si层1555可以利用AMAT 8330蚀刻。在某些示例中，硅氮化物IMD层1556和a-Si层1555被蚀刻使得a-Si层1555暴露，也就是a-Si层1555没有被硅氮化物IMD层1556完全覆盖。
接下来，图12的工艺1112包括提供台状钝化层的步骤1213。图17和图18示出根据第一实施例在提供台状钝化层之后半导体器件1350的示例。
参照图17，作为示例，在半导体器件1350的器件构成区域中，台状钝化层1757沉积在硅氮化物栅极电介质1554、a-Si层1555和硅氮化物IMD层1556之上的半导体器件1350上。台状钝化层1757可以包括硅氮化物。台状钝化层1757可以沉积在a-Si层1555上，以钝化和/或包封a-Si层1555的表面，从而防止a-Si层1555的表面污染，并降低沿着a-Si层1555表面的泄漏电流。参照图18，作为示例，在半导体器件1350的栅极接触构成区域中，台状钝化层1757可以沉积在硅氮化物栅极电介质1554上。
台状钝化层1757可以通过PECVD沉积在半导体器件1350上。作为示例，台状钝化层1757可以为约0.10μm厚。在相同或不同的示例中，台状钝化层1757可以采用AMAT P5000通过PECVD沉积。
随后，图12的工艺1112包括进行一个或多个柱-台状钝化层蚀刻的步骤1214。图19和图20示出在已经进行一个或多个柱-台状钝化层蚀刻之后半导体器件1350的截面图。例如，图20示出在接触栅极蚀刻已经在半导体器件1350的栅极接触构成区域中发生之后的半导体器件1350。在相同或不同的示例中，图19示出在接触a-Si蚀刻已经在半导体器件1350的器件构成区域中发生之后的半导体器件1350。
半导体器件1350的栅极接触构成区域的接触栅极蚀刻可以蚀刻掉硅氮化物。例如，接触栅极蚀刻可以蚀刻掉台状钝化层1757和硅氮化物栅极电介质1554。在许多示例中，在硅氮化物栅极电介质1554下的金属栅极层1353用作蚀刻工艺的蚀刻停止层。接触栅极构成区域的接触栅极蚀刻可以在由加利福尼亚州索诺马的Tegal Corporation制造的Tegal 903中进行。在接触栅极蚀刻之后，栅极接触2091形成在半导体器件1350上。栅极接触2091与图29的栅极接触区域2981相关。
半导体器件1350的器件构成区域的接触a-Si蚀刻可以蚀刻掉硅氮化物。例如，接触a-Si蚀刻可以蚀刻掉台状钝化层1757和硅氮化物IMD层1556。硅氮化物层可以利用10∶1 BOE蚀刻。硅氮化物层1556下面的a-Si层1555可以用作蚀刻工艺的蚀刻停止物。在接触a-Si蚀刻之后，a-Si接触1990形成在半导体器件1350上。a-Si接触1990与图29的a-Si接触区域2980相关。在此实施例中，接触a-Si蚀刻和接触栅极蚀刻可以利用分开的蚀刻掩模分开蚀刻。
在步骤1214之后，完成图12的工艺1112。参照图11，步骤120进行到提供一个或多个接触元件的工艺1113。图21示出在工艺1113已经完成之后半导体器件1350示例的器件构成区域的截面图。另外，图22示出在工艺1113已经完成之后半导体器件1350的示例的栅极接触构成区域的截面图。
在图21所示的示例中，N+a-Si层2159提供在台状钝化层1757、a-Si层1555和硅氮化物IMD层1556的部分上。如图21所示，扩散阻挡物2158提供在N+a-Si层2159上，金属层2160提供在扩散阻挡物2158上。类似地，在图22的示例中，N+a-Si层2159提供在台状钝化层1757的部分、硅氮化物栅极电介质1554的部分和栅极金属层1353的部分上。在图22中还示出，扩散阻挡物2158提供在N+a-Si层2159上，金属层2160提供在扩散阻挡物2158上。
N+a-Si层2159可以通过PECVD提供。作为示例，N+a-Si层2159可为约0.05μm厚。在相同或不同的示例中，N+a-Si层2159可以采用AMATP5000通过PECVD沉积。
作为示例，扩散阻挡物2158可以包括钽(Ta)。在相同或不同的示例中，金属层2160可以包括铝(Al)。扩散阻挡物2158可以帮助防止来自金属层2160的原子诸如例如铝原子运动扩散到N+a-Si层2159以及随后扩散到a-Si层1555。扩散阻挡物2158和金属层2160可以通过溅射沉积在N+a-Si层2159上。在某些示例中，扩散阻挡物2158和金属层2160可以采用KDF 744沉积。
在N+a-Si层2159、扩散阻挡物2158和金属层2160已经沉积在半导体器件1350上之后，这三个层被蚀刻。作为示例，这三个层可以采用AMAT8330蚀刻。在某些示例中，N+a-Si层2159、扩散阻挡物2158和金属层2160对于全部的三层利用单个配方蚀刻。作为示例，N+a-Si层2159、扩散阻挡物2158和金属层2160利用以约140sccm(每分钟标准立方厘米)流速的三氯化硼(BCl3)和约10sccm流速的氯气(Cl2)在约20mTorr的压力蚀刻1分钟45秒。接下来，Cl2增加到30sccm，而压力下降到10mTorr 15分钟。接下来，BCl3流速减小到30sccm，压力增大到15mTorr。最后，BCl3和Cl2的流速变为零，并且氧(O2)以50sccm引入，使得50mTorr的压力60分钟。
在各个实施例中，步骤120可以包括提供基底电介质材料的工艺1198。基底电介质材料可以为旋涂上的电介质材料(例如，电介质层2461(图24))提供均匀的表面(例如，湿润层)。在某些示例中，基底电介质材料可以包括硅氧化物或硅氮化物。在许多示例中，基底电介质材料可以采用与用于提供第二电介质材料(即工艺1117)的工艺类似或相同的工艺提供，如下所述。在其它实施例中，步骤120不包括提供基底电介质材料。
随后，步骤120包括提供第一电介质材料的工艺1114。第一电介质材料可以提供在工艺1113的一个或多个接触元件上。在某些示例中，第一电介质材料可以为基于有机硅氧烷的电介质材料、有机硅氧烷电介质材料和/或基于硅氧烷的电介质材料。在各个实施例中，第一电介质材料可以是有机的。采用基于有机硅氧烷的电介质材料可以允许比基于非有机硅氧烷的电介质材料更厚的膜和更柔性的膜。在某些示例中，第一电介质材料可以用作层间电介质。在其它示例中，第一电介质材料可以用作层间电介质。
表1示出根据第一实施例的可用作工艺1114中的第一电介质材料的电介质材料的示例的性质。
表1
Figure BDA0000132704880000181
如表1所用，膜厚度是指显示表中的其它性质的电介质材料的期望厚度。透射率是指光透射穿过电介质材料的百分比。平坦度是指电介质材料的平坦化程度(DOP)。耐等离子体诱导损坏的能力表示不损坏该膜的等离子体。粘性是指电介质材料可以耦接到至少这些其它材料。放气是指电介质材料的放气压力或者电介质材料放气的速率。湿气吸收是指湿气被电介质材料吸收的速率。分配工具是指可用于施加电介质材料的设备。
表2示出了根据第一实施例的可用作工艺1114中的第一电介质材料的电介质材料的第二示例的性质。
表2
  性质   电介质材料
  膜厚度   1μm至4μm
  固化温度   ～180℃
 蚀刻化学  标准等离子体蚀刻化学
 蚀刻速率  ＞每分钟0.25μm
 特征尺寸  ＜5μm
 介电常数(k)  ＜4.0
 击穿电压  ＞5兆伏每厘米(MV/cm)
 耐热性  ≥250℃
 粘性  Al、ITO、钼(Mo)、光致抗蚀剂
 湿气吸收  ＜两个小时0.2wt％
 平坦度  ＞95％
 放气  无
 透明度  ＞95％
如表2所用，蚀刻化学是指可用于蚀刻电介质材料的蚀刻化学。蚀刻速率是当采用该蚀刻化学时电介质材料的最小蚀刻速率。特征尺寸是指用电介质材料形成的元件或特征的最小尺寸。击穿电压是电介质材料开始用作导体的单位长度的电压。耐热性是材料在变得不稳定之前能够承受的最低温度。
图23示出提供第一电介质材料的工艺1114的示例。在各个实施例中，第一电介质材料可以为旋涂上的电介质。因而，在这些示例中，电介质可以通过在第一金属层和各个硅氮化物层上旋涂第一电介质材料而施加到半导体器件。在各个实施例中，第一电介质材料的施加可以在可从俄亥俄州西切斯特的Rite Track公司得到的Rite Track 8600中进行。
参照图23，工艺1114可以包括以第一预定速率旋转半导体器件的步骤2330。在某些示例中，第一预定旋转速率为在约500rpm和约2000rpm之间。在相同或不同的实施例中，第一预定速率为约1000rpm。
随后，工艺1114可以包括分配第一电介质材料的步骤2331。在某些示例中，第一电介质材料在基板以第一预定速率旋转的同时分配在基板上。在某些示例中，第一电介质材料可以采用注射器分配。如果基板是六英寸直径的晶片，则约4mL(毫升)可以分配在半导体器件上。在某些示例中，在分配期间注射器尖端中的压力可以为约15kPa。在相同或不同的实施例中，在注射器分配第一电介质材料之后，注射器已经反吸约1kPa的压力。注射器的反吸压力防止在分配工艺完成之后从注射器滴下附加量的第一电介质材料。对于6英寸的晶片，分配工艺进行约3秒。半导体器件以第一预定速率旋转，直到步骤2331完成。
在各个实施例中，采用动态分配工艺。也就是，在分配第一电介质材料时基板是旋转的。在某些示例中，第一电介质材料分配在基板的中央。在其它示例中，在分配工艺的开始，注射器位于基板的中央上方，并在基板旋转时以不变的速率从基板的中央移动到基板的边缘，该不变的速率为约三十至约六十毫米每秒。在其它实施例中，采用静态分配工艺。也就是，在分配工艺期间基板不旋转。
接下来，工艺1114包括将半导体器件的速率从第一预定速率倾斜上升到第二预定速率的步骤2332。在某些示例中，第二预定旋转速率在约2000rpm至约4000rpm之间。在相同或不同的实施例中，第二预定速率为约2600rpm。以约2600rpm的第二预定速率旋转半导体器件约三十秒可以在半导体器件的表面上分配具有约2μm厚度的第一电介质材料。第一电介质材料的不同厚度可以通过采用不同的第二预定速率来实现。
图30是第一电介质材料的厚度随半导体材料的旋转速率(即速度)变化的图示。
工艺1114还可以包括进行晶边(edge bead)去除的步骤2333。在某些示例中，在步骤2331和2332中，第一电介质材料由于离心力向外朝着基板的边缘流动，并且在半导体器件的顶侧边缘上产生脊背(也就是，晶边)。晶边在干燥时可能剥落，增加半导体器件的缺陷和/或损坏制造设备。因而，晶边在步骤2333中去除。在某些示例中，步骤2331和2332中所用的设备可以包括晶边去除器件。在某些示例中，溶剂喷射在晶边上以去除基板边缘周围的第一电介质材料。在某些示例中，在半导体器件以第三预定速率旋转的同时，溶剂喷洒在基板的边缘里面例如约五至六毫米上。在某些示例中，从基板的边缘去除第一电介质材料还帮助保证：在第二电介质材料提供在第一电介质材料(图11的工艺1117)上时，第一电介质材料的边缘被第二电介质材料覆盖。
在某些示例中，可以采用环己酮、丙二醇甲醚醋酸酯(PGMEA)或其它晶边去除溶剂。在某些示例中，在晶边去除工艺期间，半导体器件以约1000rpm的第三预定速率旋转。在某些示例中，半导体器件以第三预定速率旋转约三十秒，并且溶剂在此时喷射在晶边上。
随后，工艺1114进行到停止半导体器件旋转的步骤2334。在停止半导体器件的旋转之后，工艺1114完成。
返回参照图11，步骤120包括烘焙半导体器件的工艺1115。在某些示例中，烘焙半导体器件包括烘焙第一电介质材料的工艺1114、烘焙一个或多个接触元件的工艺1113、烘焙一个或多个第一半导体元件的工艺1112以及烘焙基板的步骤110。烘焙的目的之一是导致来自晶边工艺的溶剂蒸发。烘焙半导体器件还可以提高平坦度，减少膜缺陷，并使第一电介质材料交联。
在各个实施例中，半导体器件的烘焙采用两个烘焙顺序进行。烘焙工艺可以采用热板在大气压力进行。工艺1115可以例如在Rite Track 8800中进行。
第一烘焙为在约160℃烘焙约六十秒。在可选的示例中，第一烘焙可以为在约150℃烘焙约六十秒。在第一烘焙完成之后，在某些示例中，半导体器件允许在第二烘焙之前冷却约三十秒。半导体器件可以被允许在室温冷却(而不采用冷板)。在这些示例中，半导体器件被允许冷却，因为操作的系统采用聚四氟乙烯(例如，特拉华州温德姆的E.I.du Pont de Nemours andCompany制造的
Figure BDA0000132704880000211
材料)涂覆的吸盘来操作半导体器件。将热的半导体器件置于聚四氟乙烯涂覆的吸盘上会损坏该吸盘。如果使用其它设备，则也可以跳过冷却工艺。
在使半导体器件冷却之后，半导体器件可以在热板上烘焙第二时间。在某些实施例中，第二烘焙可以为在大于约160℃的温度进行约六十秒，因为160℃是PGMEA的沸点。例如，如果第一烘焙在160℃，则第二烘焙可以在约170℃约六十秒。如果第一烘焙在150℃，则第二烘焙可以在约200℃约六十秒。在第二烘焙完成之后，半导体器件可以被再次冷却三十秒。在其它实施例中，可以执行其它烘焙顺序。
在烘焙完成之后，步骤120中的下一个工艺是固化第一电介质材料的工艺1116。第一电介质材料的固化可以改善第一电介质材料的交联。在某些示例中，固化可以在大气压(即，约一个大气压)在氮气气氛下在对流炉中执行。
在各个示例中，半导体器件可以置于炉子中。然后，炉中温度可以倾斜升温至约200℃，并且半导体器件可以在约200℃烘焙约一小时。该温度以约1-2℃每分钟的速率倾斜升温，以最小化工艺1114的第一电介质材料的放气。在烘焙完成之后，温度缓慢倾斜下降(例如，1-2℃每分钟)至室温。
在另一实施例中，可以采用五个分开烘焙的烘焙步骤。第一烘焙可以在约60℃烘焙约十分钟。从室温至约60℃的倾斜升温时间为约十分钟。在约60℃烘焙之后，温度在约三十二分钟倾斜上升至约160℃。半导体器件在约160℃烘焙约三十五分钟。
然后，对流炉的温度在160℃烘焙之后在约十分钟升高至约180℃。半导体器件在约180℃烘焙约二十分钟。
在180℃烘焙之后，温度在约五十分钟倾斜上升至约200℃。半导体器件在约200℃烘焙约六十分钟。最后，在该烘焙步骤中，炉中的温度在约七十分钟倾斜下降至约60℃。半导体器件在约60℃烘焙约十分钟。在烘焙完成之后，半导体器件在进行图11的步骤120之前允许冷却至大致室温。半导体器件的烘焙可以帮助退火一个或多个接触元件。
随后，步骤120包括提供第二电介质材料的工艺1117。在某些示例中，提供第二电介质材料可以包括在有机硅氧烷电介质层(也就是，工艺1114的第一电介质材料)上沉积第二电介质材料。在某些示例中，第二电介质材料可以包括硅氮化物。在相同或不同的示例中，第二电介质材料可以包括硅氮氧化物(SiOxNy)、硅氧化物和/或二氧化硅(SiO2)。在某些示例中，低温PECVD工艺可以用于沉积第二电介质材料。在某些示例中，作为提供第二电介质材料的部分，第一电介质材料被第二电介质材料覆盖。在某些示例中，第一电介质材料的边缘可以被第二电介质材料覆盖，使得第一电介质材料不暴露于任何随后的氧(O2)等离子体灰化。氧等离子体灰化可以在某些示例中恶化第一电介质材料。
第二电介质材料可以沉积具有约0.1μm至约0.2μm的厚度。第二电介质材料可以被沉积以保护第一电介质材料不受后面蚀刻影响。
步骤120中的下一个工艺是在第二电介质材料上提供掩模的工艺1118。工艺1118中采用的掩模可以是用于图11的工艺1119的蚀刻步骤的蚀刻掩模。
在某些示例中，工艺1118可以包括在基于硅氧烷的电介质层(即，工艺1114的第一电介质材料)上施加图案化的光致抗蚀剂或图案化在基于有机硅氧烷的电介质(即，工艺1114的第一电介质材料)上的掩模。类似地，工艺1118可以包括在有机硅氧烷电介质层(即，工艺1114的第一电介质材料)上提供图案化的掩模。
在某些示例中，掩模覆盖第一电介质材料和第二电介质材料不被蚀刻的一个或多个部分。掩模可以提供有一厚度，使得该掩模在图11的工艺1119的蚀刻工艺期间不被蚀刻穿透。在某些示例中，掩模可以具有约3.5μm或约2.5μm至约5.0μm的厚度。
在某些示例中，掩模包括光致抗蚀剂。在某些示例中，光致抗蚀剂可以为Luxembourg的AZ Materials制造的AZ Electronic Materials MiR 900光致抗蚀剂。在某些示例中，光致抗蚀剂利用Rite Track 8800涂覆在第二电介质材料上。例如，半导体器件可以被蒸发干净，并旋涂有掩模(例如，光致抗蚀剂)。在涂覆半导体器件之后，半导体器件在约105℃烘焙约六十秒。
接下来，半导体器件通过模板对准到正确位置，并暴露到UV(紫外)光，以将掩模图像从模板转移到掩模。在曝光掩模之后，半导体器件在约110℃烘焙约九十秒。然后，掩模用标准显影化学剂搅拌约九十秒而显影，以去除光致抗蚀剂没有暴露到UV光的部分。
在显影完成之后，在第二电介质材料上提供掩模的最后部分是对掩模进行光致抗蚀剂回流工艺。光致抗蚀剂回流是在光致抗蚀剂已经被显影之后加热掩模使得光致抗蚀剂变为至少半液体且流动的工艺。
在某些示例中，半导体器件在约140℃烘焙约六十秒。该光致抗蚀剂回流工艺将降低掩模的边缘的锐利，因此，当在图11的工艺1119中蚀刻时，第一电介质和第二电介质中的通孔将具有倾斜的侧面。在某些示例中，倾斜大小为距水平线约三十度的角度。
接下来，步骤120包括蚀刻基底电介质材料、第一电介质材料和第二电介质材料的工艺1119。基底电介质材料、第一电介质材料和第二电介质材料被蚀刻以在基底电介质材料、第一电介质材料和第二电介质材料中制作通孔。
在某些示例中，基底电介质材料、第一电介质材料和第二电介质材料采用相同的蚀刻掩模在相同的工艺中蚀刻。在其它示例中，第一电介质材料在第一工艺中蚀刻，第二电介质在第二工艺中蚀刻，并且基底电介质在第三工艺中蚀刻。
在这些其它示例中，掩模可以施加到基底电介质材料；基底电介质材料可以被蚀刻；并且掩模可以在第一电介质材料在图11的工艺1114中提供之前被去除。随后，掩模可以施加到第一电介质材料；第一电介质材料可以被蚀刻；掩模可以在第二电介质材料在图11的工艺1118中提供之前被去除。然后，掩模可以施加到第二电介质材料，第二电介质材料可以被蚀刻。在另一示例中，第二电介质材料可以采用工艺1118的掩模蚀刻；掩模可以被去除；图案化的第二电介质材料可以用作图案化第一电介质材料的掩模。
在许多实施例中，基底电介质材料、第一电介质材料和第二电介质材料被等离子体蚀刻。在相同或不同的实施例中，基底电介质材料、第一电介质材料和第二电介质材料被反应离子蚀刻(RIE)。在某些示例中，基底电介质材料、第一电介质材料和第二电介质材料用基于氟的蚀刻剂蚀刻。在某些示例中，蚀刻剂可以为三氟代甲烷(CHF3)、六氟化硫(SF6)或其它基于氟的蚀刻剂。
在没有基底电介质材料(即跳过工艺1198)的某些示例中，第一材料可为前面描述的有机硅氧烷电介质材料，并且第二材料可以为硅氮化物。在这些示例中，第一电介质材料和第二电介质材料可以用六氟化硫(SF6)RIE蚀刻约四分钟。如果六氟化硫用作蚀刻剂，则蚀刻可以在等离子体腔室中进行，六氟化硫与氧(O2)的比率为1∶2。
六氟化硫对于第一电介质材料和第二电介质材料的蚀刻速率大约相同(即，每分钟约0.5μm)。然而，第二电介质材料的蚀刻速率略大于第一电介质材料。在某些示例中，在蚀刻期间等离子体腔室中的压力为约50mTorr至约400mTorr。RIE蚀刻可以在加利福尼亚Petaluma的Tegal Corporation制造的Tegal 901中进行。
第二电介质材料可以在第一电介质材料之前被蚀刻；第一电介质材料可以在基底电介质材料之前被蚀刻。在许多示例中，基底电介质材料下的金属层用作蚀刻工艺的蚀刻停止物。如果六氟化硫用作蚀刻剂，则金属层可以为铝。在此实施例中，金属层不能为钼或钽，因为六氟化硫蚀刻这两个金属。在不同的实施例中，金属层可以包括钼和/或钽，如果用于其上的第二电介质层的蚀刻为时控的蚀刻。
缓冲的氧化物蚀刻(BOE)和基于氯的蚀刻剂不能用在某些示例中，因为它们不蚀刻第一电介质材料，当第一电介质材料包括有机硅氧烷电介质材料时。图24示出在蚀刻基底电介质材料2499、第一电介质材料2461和第二电介质材料2462之后半导体器件1350示例的器件构成区域的截面图。在图11中的工艺1119之后，半导体器件1350可以包括通孔2463，如图24所示。通孔2463与图29的通孔区域2982相关。第二电介质层2462上的掩模在图24中没有示出。
再次参照图11，步骤120中的下一个工艺是去除掩模的工艺1120。在某些示例中，掩模通过在低于110℃的温度灰化掩模(例如，光致抗蚀剂)而去除。如果掩模在110℃以上的温度灰化，则第一电介质材料中可能产生裂纹。因而，在某些示例中，掩模的灰化在约70℃至约90℃的范围内的温度进行。在相同或不同的示例中，掩模的灰化在约77℃至约84℃的范围内的温度进行。
灰化可以在不大于约300mTorr的压力进行。氧(O2)可以在灰化工艺期间以约50sccm的速率在腔室中流动通过。在各个示例中，灰化步骤可以在Tegal 901中进行。在灰化掩模之后，半导体器件可以用去离子水漂洗，并被旋干。在某些示例中，漂洗可以在高效冲洗器中进行，干燥可以在旋干燥机中进行。
在其它示例中，湿剥离可以用于去除光致抗蚀剂。在某些实施例中，可以采用基于N-甲基吡咯烷酮(NMP)的剥离剂。
图21的步骤120中的下一个工艺是提供一个或多个第二半导体元件的工艺1121。一个或多个第二半导体元件的示例可以包括第二金属层、铟锡氧化物(ITO)层和硅氮化物层。
作为示例，图25示出在提供第二金属层2564和ITO层2565之后半导体器件1350示例的器件构成区域的截面图。第二金属层2564可以沉积在第二电介质材料2462上以及至少部分地在通孔2463中(图24)。第二金属层2564可以包括钼，并可以为约0.15μm厚。在某些示例中，第二金属层2564可以利用KDF 744通过溅射沉积。
ITO层2565可以沉积在第二金属层2564上。ITO层2565可以包括铟锡氧化物，并可以为约0.05μm厚。在某些示例中，ITO层可以利用KDF 744通过溅射沉积。
在某些示例中，第二金属层2564被图案化蚀刻。然后，ITO层2565可以沉积在第二金属层2564上，然后被图案化蚀刻。作为示例，第二金属层2564和ITO层2565可以利用AMAT 8330蚀刻。
图26示出提供硅氮化物层2666之后半导体器件350示例的器件构成区域的截面图。硅氮化物层2666可以沉积在ITO层2565上，并可以为约0.10μm厚。在某些示例中，硅氮化物层2666可以利用AMAT P5000通过PECVD沉积。在相同或其它示例中，硅氮化物层2666可以利用Tegal 901蚀刻，ITO层2565为停止层。
在工艺1121之后，步骤120完成。参照图1，方法100的下一个步骤是从载体基板去除柔性基板的步骤130，包括耦接到柔性基板的半导体元件。在某些示例中，柔性基板可以用手从载体基板剥离柔性基板而从载体基板去除。
转到另一实施例，图27示出平坦化柔性基板的方法2700的示例。在相同或不同的实施例中，方法2700可以被认为是蚀刻有机硅氧烷电介质材料的方法。方法2700也可以被认为是蚀刻基于有机硅氧烷的电介质的方法或蚀刻基于硅氧烷的电介质材料的方法。方法2700仅是示范性的，而不限于这里给出的实施例。方法2700可以用在这里没有具体示出或描述的许多不同实施例或示例中。
参照图27，方法2700包括提供基板的步骤2711。步骤2711可以类似于或相同于图2的工艺211。基板可以类似于或相同于图4的基板450。在其它实施例中，步骤2711可以类似于或相同于图1的方法110，并且基板可以类似于或相同于基板450，它是柔性基板组件540的一部分。
方法2700可以进行到提供第一电介质材料的步骤2712。在某些示例中，第一电介质材料可以类似于或相同于图24和图11的工艺1117的第二电介质材料2462。例如，第二电介质材料2462可以包括硅氮化物层，其厚度为约0.1μm至约0.2μm。
方法2700中的下一个步骤是提供第二电介质材料的步骤2713。第二电介质材料可以类似于或相同于图24的第一电介质材料2461。步骤2713可以类似于或相同于图1的工艺1114。
方法2700进行到烘焙第二电介质材料的步骤2714。在某些示例中，步骤2714可以类似于或相同于图11的工艺1115。
随后，方法2700包括固化第二电介质材料的步骤2715。在某些示例中，步骤2715可以类似于或相同于图11的工艺1116。
在其它示例中，可以采用在对流炉中具有五个分开烘焙的不同烘焙步骤。第一烘焙可以在约40℃烘烤约十分钟。从室温至约40℃的倾斜升温时间为约两分钟。在40℃烘焙之后，温度倾斜上升约三十二分钟至约160℃。然后，柔性基板在约160℃烘焙约三十五分钟。
对流炉的温度然后在160℃烘焙之后在约十分钟增加至约180℃。柔性基板在约180℃烘焙约二十分钟。
在180℃烘焙之后，温度倾斜上升约五十分钟至约230℃。可选地，温度以每分钟约2℃倾斜上升至约230℃。柔性基板在约230℃烘焙约十五小时。
最后，在此烘焙工艺中，炉中的温度在约八十五分钟倾斜下降至约60℃。柔性基板在约60℃烘焙约十分钟。在烘焙完成之后，柔性基板允许在执行图27的方法2700之前冷却至大致室温。
方法2700进行到提供第三电介质材料的步骤2716。在某些示例中，第三电介质材料可以沉积而具有约0.2μm至约0.4μm的厚度。在某些示例中，第三电介质材料可以为约0.3μm厚的硅氮化物层。在沉积第三电介质材料之后，柔性基板可以在在约180℃原位烘焙约五分钟。在某些示例中，第三电介质材料可以类似于或相同于图13的氮化物钝化层1352。
图28示出根据第二实施例在提供第三电介质材料之后半导体器件2850的示例。在这些示例中，第一电介质材料2871提供在柔性基板组件540上。第二电介质材料2872提供在第一电介质材料2871上，并且第三电介质材料2873提供在第二电介质材料2872上。
在提供第三电介质层之后，方法2700完成。所得到的半导体器件(图28的2850)可以用作方法100的步骤110中提供的柔性基板。
尽管已经参照具体实施例描述了本发明，但是本领域技术人员应当理解，可以进行各种变化而不脱离本发明的精神或范围。因此，实施例的公开旨在说明本发明范围，而不是旨在进行限制。意图使本发明的范围将仅限制到权利要求所要求的范围。对于本领域技术人员将是显然的，这里讨论的半导体器件及提供半导体器件的方法可以实施在各种实施例中，前面对这些实施例中某些的论述不必提供所有可能实施例的全部描述。相反，附图的详细描述以及附图本身公开了至少一个优选实施例，并可以公开备选的实施例。
在任何特定权利要求中要求的所有的元素对于该特定权利要求中要求的实施例是不可缺少的。因此，一个或多个要求元件的置换构成了重建而不是修补。另外，益处、其它优点和解决问题的方案已经关于具体实施例进行了描述。然而，该益处、优点和解决问题的方案以及可导致任何益处、优点或解决方案发生或变得更加显著的任何元件或多个元件不能被解释为任何或全部权利要求的关键的、需要的或不可缺少的特征或元件。
而且，如果实施例和/或限制：(1)没有在权利要求中特别要求；并且(2)是或潜在地是在等同原则下权利要求中的特殊元件和/或限制的等同，则这里公开的实施例和限制不在捐献原则下对公众进行捐献。

Claims (26)

1.一种提供半导体器件的方法，包括：
提供柔性基板；
在该柔性基板上沉积至少一层材料，其中所述在该柔性基板上沉积至少一层材料在至少180℃的温度进行；以及
在金属层和N+非晶硅层之间提供扩散阻挡物。
2.如权利要求1所述的方法，其中：
所述在该柔性基板上沉积至少一层材料包括沉积非晶硅层。
3.如权利要求2所述的方法，其中：
所述在该柔性基板上沉积至少一层材料还包括沉积硅氮化物栅极电介质。
4.如权利要求3所述的方法，其中：
所述在该柔性基板上沉积至少一层材料还包括沉积硅氮化物金属间电介质层。
5.如权利要求1、2、3或4所述的方法，其中：
所述在该柔性基板上沉积至少一层材料在至少188℃的温度进行。
6.如权利要求1、2、3、4或5所述的方法，其中：
所述在该柔性基板上沉积至少一层材料在接近真空压力进行。
7.如权利要求1、2、3、4、5或6所述的方法，其中：
该扩散阻挡物包括钽。
8.如权利要求1、2、3、4、5、6或7所述的方法，其中：
该柔性基板包括平坦化的柔性基板。
9.如权利要求1、2、3、4、5、6、7或8所述的方法，还包括：
提供载体基板；以及
将该载体基板耦接到该柔性基板。
10.如权利要求1、2、3、4、5、6、7、8或9所述的方法，还包括：
提供第一电介质材料，其中该第一电介质材料包括基于有机硅氧烷的电介质材料。
11.如权利要求10所述的方法，还包括：
提供第二电介质材料，其中该第二电介质材料包括硅氮化物，并沉积在该第一电介质材料上；以及
烘焙该第一电介质材料、该第二电介质材料、该柔性基板和该至少一层材料，其中该烘焙的温度达到至少200℃。
12.如权利要求10所述的方法，其中：
在提供该第一电介质材料之前提供基底电介质材料，其中该基底电介质材料包括硅氧化物。
13.如权利要求1、2、3、4、5、6、7、8、9、10、11或12所述的方法，其中：
该柔性基板包括聚萘二甲酸乙二醇酯。
14.一种提供半导体器件的方法，包括：
提供载体基板；
提供柔性基板，其中该柔性基板被平坦化；
将该载体基板耦接到该柔性基板；
在该柔性基板上沉积栅极金属层；
在该栅极金属层上沉积一个或多个含硅层，其中所述沉积一个或多个含硅层的温度达到至少180℃；
在该一个或多个含硅层上沉积一个或多个接触元件，其中该一个或多个接触元件包括扩散阻挡物；
在该一个或多个接触元件上沉积第一电介质材料，其中该第一电介质材料包括基于有机硅氧烷的电介质材料；
在该第一电介质材料上沉积第二电介质材料，其中该第二电介质材料包括硅氮化物；以及
烘焙该第一电介质材料、该第二电介质材料、该柔性基板、该载体基板、该栅极金属层、该一个或多个含硅层和该一个或多个接触元件，其中该烘焙的温度达到至少200℃。
15.如权利要求14所述的方法，其中：
该一个或多个含硅层包括非晶硅层。
16.如权利要求14所述的方法，其中：
该一个或多个含硅层还包括硅氮化物栅极电介质层和硅氮化物金属间电介质层。
17.如权利要求14所述的方法，还包括：
蚀刻该硅氮化物金属间电介质层、该非晶硅层和该硅氮化物栅极电介质层以暴露该非晶硅层的一部分；以及
在该硅氮化物金属间电介质层、该非晶硅层和该硅氮化物栅极电介质层上沉积台状钝化层，使得该台状钝化层覆盖该非晶硅层的暴露部分。
18.如权利要求14、15、16或17所述的方法，其中：
该扩散阻挡物包括钽；并且
该一个或多个接触元件还包括金属层和N+非晶硅层。
19.如权利要求18所述的方法，其中：
沉积一个或多个接触元件包括在该金属层和该N+非晶硅层之间沉积该扩散阻挡物。
20.如权利要求19所述的方法，还包括：
蚀刻该一个或多个接触元件，其中该一个或多个接触元件在单个工艺中蚀刻。
21.如权利要求14、15、16、17、18、19或20所述的方法，其中：
沉积一个或多个含硅层包括利用等离子体增强化学气相沉积。
22.一种半导体器件，包括：
柔性基板；
金属栅极层，在该柔性基板上；
非晶硅层，在该金属栅极层上，其中该非晶硅层在至少180℃的温度的工艺中沉积；
N+非晶硅层，在该非晶硅层上；
扩散阻挡物；以及
金属层；
其中该扩散阻挡物位于该金属层和该N+非晶硅层之间。
23.如权利要求22所述的半导体器件，其中：
该柔性基板包括聚萘二甲酸乙二醇酯。
24.如权利要求22或23所述的半导体器件，其中：
该扩散阻挡物包括钽。
25.如权利要求22、23或24所述的半导体器件，其中：
该金属层包括铝。
26.如权利要求22、23、24或25所述的半导体器件，还包括：
台状钝化层，在该非晶硅层和该N+非晶硅层之间。
CN2010800330228A 2009-05-29 2010-05-28 在高温提供柔性半导体器件的方法及其柔性半导体器件 Pending CN102460646A (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US18246409P 2009-05-29 2009-05-29
US61/182,464 2009-05-29
US23005109P 2009-07-30 2009-07-30
US61/230,051 2009-07-30
PCT/US2009/066114 WO2010065459A2 (en) 2008-12-02 2009-11-30 Method of etching organosiloxane dielectric material and semiconductor device thereof
USPCT/US2009/066114 2009-11-30
USPCT/US2009/066111 2009-11-30
PCT/US2009/066111 WO2010065457A2 (en) 2008-12-02 2009-11-30 Method of providing a semiconductor device with a dielectric layer and semiconductor device thereof
PCT/US2009/066259 WO2010065542A1 (en) 2008-12-02 2009-12-01 Method of preparing a flexible substrate assembly and flexible substrate assembly therefrom
USPCT/US2009/066259 2009-12-01
PCT/US2010/036569 WO2010138811A2 (en) 2009-05-29 2010-05-28 Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof

Publications (1)

Publication Number Publication Date
CN102460646A true CN102460646A (zh) 2012-05-16

Family

ID=43223375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800330228A Pending CN102460646A (zh) 2009-05-29 2010-05-28 在高温提供柔性半导体器件的方法及其柔性半导体器件

Country Status (8)

Country Link
US (1) US8999778B2 (zh)
EP (1) EP2436029A4 (zh)
JP (1) JP5521034B2 (zh)
KR (1) KR101362025B1 (zh)
CN (1) CN102460646A (zh)
SG (1) SG176601A1 (zh)
TW (1) TW201117262A (zh)
WO (1) WO2010138811A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517821A (zh) * 2013-09-26 2015-04-15 北大方正集团有限公司 薄场铝栅的铝刻蚀工艺及其应用

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
WO2014039693A1 (en) * 2012-09-07 2014-03-13 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
TW201117262A (en) 2009-05-29 2011-05-16 Univ Arizona Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
EP2695195A4 (en) * 2011-04-07 2014-09-17 Univ Arizona DUAL ACTIVE LAYERS FOR SEMICONDUCTOR DEVICES AND METHODS OF MAKING SAME
JP5832780B2 (ja) 2011-05-24 2015-12-16 株式会社半導体エネルギー研究所 半導体装置の製造方法
WO2013188498A2 (en) * 2012-06-12 2013-12-19 Arizona Board Of Regents Acting For And On Behalf Of Arizona State University Imaging system and methods of manufacturing and using the same
US10490393B2 (en) 2012-12-19 2019-11-26 Jx Nippon Mining & Metals Corporation Tantalum sputtering target and method for producing same
KR101927574B1 (ko) 2012-12-19 2018-12-10 제이엑스금속주식회사 탄탈 스퍼터링 타깃 및 그 제조 방법
WO2014136679A1 (ja) 2013-03-04 2014-09-12 Jx日鉱日石金属株式会社 タンタルスパッタリングターゲット及びその製造方法
KR20170141280A (ko) 2013-10-01 2017-12-22 제이엑스금속주식회사 탄탈 스퍼터링 타깃
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
CN106663640B (zh) 2014-05-13 2020-01-07 代表亚利桑那大学的亚利桑那校董会 提供电子器件的方法及其电子器件
US10249741B2 (en) 2014-05-13 2019-04-02 Joseph T. Smith System and method for ion-selective, field effect transistor on flexible substrate
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
JP6293928B2 (ja) 2015-05-22 2018-03-14 Ｊｘ金属株式会社 タンタルスパッタリングターゲット及びその製造方法
SG11201704463VA (en) 2015-05-22 2017-07-28 Jx Nippon Mining & Metals Corp Tantalum sputtering target, and production method therefor
WO2017218898A2 (en) 2016-06-16 2017-12-21 Arizona Board Of Regents On Behalf Of Arizona State University Electronic devices and related methods
US10930535B2 (en) * 2016-12-02 2021-02-23 Applied Materials, Inc. RFID part authentication and tracking of processing components

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040110326A1 (en) * 2002-11-20 2004-06-10 Charles Forbes Active matrix thin film transistor array backplane
US20060180815A1 (en) * 2005-02-14 2006-08-17 Honeywell International, Inc. Flexible active matrix display backplane and method
US20060223282A1 (en) * 2002-04-24 2006-10-05 E Ink Corporation Processes for forming backplanes for electro-optic displays
CN101288348A (zh) * 2005-10-13 2008-10-15 Nxp股份有限公司 电子器件或电路及其制造方法
US20090101903A1 (en) * 2007-10-22 2009-04-23 Au Optronics Corporation Thin film transistor and method for manufaturing thereof

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3089801A (en) 1957-05-27 1963-05-14 Minnesota Mining & Mfg Ultra-thin glass sheet
US3684637A (en) 1970-12-18 1972-08-15 Albert E Anderson Simulated leather laminate and its preparation
US3723635A (en) 1971-08-16 1973-03-27 Western Electric Co Double-sided flexible circuit assembly and method of manufacture therefor
US4337107A (en) 1980-06-16 1982-06-29 Minnesota Mining And Manufacturing Company Abrasion-resistant transfer laminating sheet material
US4349593A (en) 1981-04-06 1982-09-14 Penn-Gil Fabrics, Inc. Double knit fabric processing into decorative goods
US5220488A (en) 1985-09-04 1993-06-15 Ufe Incorporated Injection molded printed circuits
US5098772A (en) 1986-06-13 1992-03-24 Af Strom Oscar B F Composite sheet for transfer of an image from same to a substrate
US4858073A (en) 1986-12-10 1989-08-15 Akzo America Inc. Metal substrated printed circuit
JP2517040B2 (ja) 1988-02-03 1996-07-24 オリンパス光学工業株式会社 印刷配線板の搬送方法
US5264063A (en) 1990-05-16 1993-11-23 Reflexite Corporation Method for making flexible retroreflective sheet material
US5229882A (en) 1990-05-16 1993-07-20 Reflexite Corporation Colored retroreflective sheeting and method of making same
JP3218542B2 (ja) 1991-07-02 2001-10-15 ジャパンゴアテックス株式会社 電子回路基板及び半導体チップキャリヤー用シート
US5292686A (en) 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
JPH0722795A (ja) 1993-06-30 1995-01-24 Shin Etsu Chem Co Ltd 薄型基板用固定治具
CA2148066A1 (en) 1994-04-29 1995-10-30 Robert P. Fairbanks Method for joint reinforcement of dissimilar materials
US5453157A (en) 1994-05-16 1995-09-26 Texas Instruments Incorporated Low temperature anisotropic ashing of resist for semiconductor fabrication
JP3081122B2 (ja) 1994-07-18 2000-08-28 シャープ株式会社 基板搬送用治具及びそれを用いた液晶表示素子の製造方法
JPH08148814A (ja) 1994-11-16 1996-06-07 Toshiba Chem Corp カバーレイ付きフレキシブルプリント配線板の製造方法
US5714305A (en) 1995-05-24 1998-02-03 Polaroid Corporation Overcoat-releasing laminate and method for the manufacture thereof
US5702980A (en) 1996-03-15 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd Method for forming intermetal dielectric with SOG etchback and CMP
US5861470A (en) 1997-03-07 1999-01-19 H. B. Fuller Licensing & Financing, Inc. Two component water-based adhesives for use in dry-bond laminating
US5916652A (en) 1997-04-11 1999-06-29 Data 2 Incorporated Liner for adhesive-backed sheet material
US6670265B2 (en) 1997-05-12 2003-12-30 Advanced Micro Devices, Inc. Low K dielectic etch in high density plasma etcher
US5972152A (en) 1997-05-16 1999-10-26 Micron Communications, Inc. Methods of fixturing flexible circuit substrates and a processing carrier, processing a flexible circuit and processing a flexible circuit substrate relative to a processing carrier
US6051169A (en) 1997-08-27 2000-04-18 International Business Machines Corporation Vacuum baking process
JP3300643B2 (ja) * 1997-09-09 2002-07-08 株式会社東芝 半導体装置の製造方法
US5890429A (en) 1997-12-10 1999-04-06 Mcdonnell Douglas Corporation Method of making and bonding a screen printed ink film carrier to an electronic device
DK174111B1 (da) 1998-01-26 2002-06-24 Giga As Elektrisk forbindelseselement samt fremgangsmåde til fremstilling af et sådant
US6083580A (en) 1998-04-20 2000-07-04 Finestone; Arnold B. Cardboard and corrugated board container having laminated walls
JPH11340462A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd 液晶表示装置およびその製造方法
US6177163B1 (en) 1998-06-22 2001-01-23 Tricor Direct, Inc. Markable repositionable adhesive sheet dispensing roll for use in an industrial setting
US6491781B1 (en) 1999-03-19 2002-12-10 3M Innovative Properties Company Image graphic system comprising a highly tacky adhesive and method for using same
JP4275254B2 (ja) 1999-06-17 2009-06-10 リンテック株式会社 両面粘着シートに固定された物品の剥離方法および剥離装置
WO2000079586A1 (fr) * 1999-06-24 2000-12-28 Hitachi, Ltd. Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur
US6153935A (en) 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
US20100330748A1 (en) 1999-10-25 2010-12-30 Xi Chu Method of encapsulating an environmentally sensitive device
JP3400770B2 (ja) 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6531389B1 (en) 1999-12-20 2003-03-11 Taiwan Semiconductor Manufacturing Company Method for forming incompletely landed via with attenuated contact resistance
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003531487A (ja) * 2000-04-18 2003-10-21 イー−インク コーポレイション 薄膜トランジスタを製造するためのプロセス
JP2002023173A (ja) 2000-07-03 2002-01-23 Minolta Co Ltd 液晶表示素子の製造方法
JP2002023128A (ja) 2000-07-06 2002-01-23 Minolta Co Ltd 液晶表示素子の製造方法及び空液晶表示素子の製造方法
US6630289B1 (en) 2000-08-22 2003-10-07 The Hong Kong University Of Science And Technology Photo-patterned light polarizing films
CN1128470C (zh) * 2000-09-01 2003-11-19 陈正明 晶片减薄后与载体分离的工艺方法及其装置
US6746969B2 (en) * 2000-10-20 2004-06-08 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US6441491B1 (en) 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US6808773B2 (en) 2001-05-24 2004-10-26 Kyodo Printing Co., Ltd. Shielding base member and method of manufacturing the same
WO2003031083A1 (en) 2001-10-05 2003-04-17 High Voltage Graphics, Inc. Screen printed resin film applique or transfer made from liquid plastic dispersion
JP4177993B2 (ja) 2002-04-18 2008-11-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7906193B2 (en) 2002-11-27 2011-03-15 Kiwa Chemical Industry Co., Ltd. Retroreflective sheet
JP2004311912A (ja) 2002-12-06 2004-11-04 Sony Corp 回路基板モジュール及びその製造方法
JP2006522475A (ja) * 2003-04-02 2006-09-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 可撓性電子装置及び可撓性装置を製造する方法
WO2004093508A1 (ja) 2003-04-18 2004-10-28 Ibiden Co., Ltd. フレックスリジッド配線板
WO2004102194A1 (ja) 2003-05-19 2004-11-25 Toray Industries, Inc. 選択結合性物質固定化担体
JP4809596B2 (ja) * 2003-08-04 2011-11-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US20050242341A1 (en) 2003-10-09 2005-11-03 Knudson Christopher T Apparatus and method for supporting a flexible substrate during processing
US7314785B2 (en) 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8048251B2 (en) 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
JP2005268312A (ja) 2004-03-16 2005-09-29 Semiconductor Leading Edge Technologies Inc レジスト除去方法及びそれを用いて製造した半導体装置
JP2005294525A (ja) 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
US7578891B2 (en) 2004-05-18 2009-08-25 Hitachi Chemical Company, Ltd. Adhesive bonding sheet, semiconductor device using the same, and method for manufacturing such semiconductor device
JP4492947B2 (ja) 2004-07-23 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006041135A (ja) 2004-07-26 2006-02-09 Sumitomo Bakelite Co Ltd 電子デバイスおよびその製造方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR101046928B1 (ko) * 2004-09-24 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조방법
TWI336603B (en) 2004-12-03 2011-01-21 Ngk Spark Plug Co Method and apparatus for producing a wiring board, including film-peeling
US7402831B2 (en) 2004-12-09 2008-07-22 3M Innovative Properties Company Adapting short-wavelength LED's for polychromatic, broadband, or “white” emission
KR101090258B1 (ko) * 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
US7344993B2 (en) 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
TWI400886B (zh) * 2005-02-28 2013-07-01 Semiconductor Energy Lab 半導體裝置和使用該半導體裝置的電子設備
US20080050548A1 (en) 2005-07-28 2008-02-28 High Voltage Graphics, Inc. Decorative article with control shrinkage carrier
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007146121A (ja) 2005-11-01 2007-06-14 Hitachi Chem Co Ltd 粘弾性樹脂組成物、これを用いた金属箔張積層板、プリプレグ、樹脂付き金属箔及び樹脂フィルム。
KR100839780B1 (ko) 2006-01-18 2008-06-19 주식회사 엘지화학 유연성 기판 반송용 점착제
KR100831562B1 (ko) * 2006-03-23 2008-05-21 주식회사 엘지화학 유연성 기판 반송용 점착제 조성물
US7593436B2 (en) 2006-06-16 2009-09-22 Vi Systems Gmbh Electrooptically Bragg-reflector stopband-tunable optoelectronic device for high-speed data transfer
JP4897882B2 (ja) 2006-07-05 2012-03-14 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 硬質担体を基板に暫定的に取り付ける方法
KR100820170B1 (ko) * 2006-08-30 2008-04-10 한국전자통신연구원 플렉시블 기판의 적층 방법
US7977170B2 (en) 2006-10-03 2011-07-12 Eastman Kodak Company Flexible substrate with electronic devices and traces
JP5326202B2 (ja) 2006-11-24 2013-10-30 富士通株式会社 半導体装置及びその製造方法
KR100810708B1 (ko) 2006-12-05 2008-03-07 한국전자통신연구원 플렉시블 디스플레이 장치의 플렉시블 기판 접합 방법
KR101318242B1 (ko) 2007-01-26 2013-10-16 엘지디스플레이 주식회사 플렉서블 표시소자의 제조 방법
US20090004419A1 (en) 2007-06-29 2009-01-01 Cok Ronald S Multi-layer masking film
JP4998725B2 (ja) 2007-07-06 2012-08-15 宇部興産株式会社 テープキャリアパッケージ用柔軟性配線板
WO2009008041A1 (ja) 2007-07-06 2009-01-15 Fujitsu Limited 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5171178B2 (ja) 2007-09-13 2013-03-27 富士フイルム株式会社 イメージセンサ及びその製造方法
US9060419B2 (en) 2008-02-08 2015-06-16 Carestream Health, Inc. Substrate formed on carrier having retaining features and resultant electronic device
US20090202857A1 (en) * 2008-02-08 2009-08-13 Roger Stanley Kerr Method for forming an electronic device on a flexible metallic substrate and resultant device
JP5284147B2 (ja) 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板
KR101015338B1 (ko) 2008-03-13 2011-02-16 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조방법
CN101980861B (zh) 2008-04-08 2014-08-06 亚利桑那董事会，代表亚利桑那州立大学行事的亚利桑那州法人团体 用于降低半导体加工期间挠性基材的翘曲度和弯曲度的组件和方法
KR101603775B1 (ko) 2008-07-14 2016-03-18 삼성전자주식회사 채널층 및 그를 포함하는 트랜지스터
JP5258467B2 (ja) 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR20110055728A (ko) 2008-09-12 2011-05-25 아리조나 보드 오브 리전트스, 아리조나주의 아리조나 주립대 대행법인 가요성 기판을 경질 캐리어에 부착하기 위한 방법 및 결과 장치
KR101003693B1 (ko) 2008-10-20 2010-12-23 부산대학교 산학협력단 유연한 엑스선 영상센서
TWI458799B (zh) 2008-12-02 2014-11-01 Univ Arizona 撓性基板總成及其製備方法
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8133763B2 (en) 2009-05-22 2012-03-13 Texas Instruments Incorporated Method for semiconductor leadframes in low volume and rapid turnaround
TW201117262A (en) 2009-05-29 2011-05-16 Univ Arizona Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof
KR101680768B1 (ko) 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
KR20120075971A (ko) 2010-12-29 2012-07-09 삼성모바일디스플레이주식회사 적층형 포토다이오드 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060223282A1 (en) * 2002-04-24 2006-10-05 E Ink Corporation Processes for forming backplanes for electro-optic displays
US20040110326A1 (en) * 2002-11-20 2004-06-10 Charles Forbes Active matrix thin film transistor array backplane
US20060180815A1 (en) * 2005-02-14 2006-08-17 Honeywell International, Inc. Flexible active matrix display backplane and method
CN101288348A (zh) * 2005-10-13 2008-10-15 Nxp股份有限公司 电子器件或电路及其制造方法
US20090101903A1 (en) * 2007-10-22 2009-04-23 Au Optronics Corporation Thin film transistor and method for manufaturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517821A (zh) * 2013-09-26 2015-04-15 北大方正集团有限公司 薄场铝栅的铝刻蚀工艺及其应用

Also Published As

Publication number Publication date
EP2436029A2 (en) 2012-04-04
WO2010138811A3 (en) 2011-03-03
TW201117262A (en) 2011-05-16
EP2436029A4 (en) 2013-04-10
KR20120047872A (ko) 2012-05-14
US8999778B2 (en) 2015-04-07
JP2012528489A (ja) 2012-11-12
KR101362025B1 (ko) 2014-02-13
JP5521034B2 (ja) 2014-06-11
US20120061672A1 (en) 2012-03-15
SG176601A1 (en) 2012-01-30
WO2010138811A2 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
CN102460646A (zh) 在高温提供柔性半导体器件的方法及其柔性半导体器件
US9721825B2 (en) Method of providing a flexible semiconductor device and flexible semiconductor device thereof
CN103548146A (zh) 用于半导体器件的双有源层及其制造方法
US20140008651A1 (en) Dual active layers for semiconductor devices and methods of manufacturing the same
US9076822B2 (en) Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
JP5924344B2 (ja) 積層体、積層体の製造方法、および、電子デバイス用部材付きガラス基板の製造方法
JP5716678B2 (ja) 積層体の製造方法および積層体
CN101009332B (zh) 薄膜电路装置、电子设备和制造方法
US8383520B2 (en) Method of etching organosiloxane dielectric material and semiconductor device thereof
US9601530B2 (en) Dual active layer semiconductor device and method of manufacturing the same
CN102231359A (zh) 制造软性元件的方法
CN103042803A (zh) 电子装置的制造方法
US20180286912A1 (en) Dual active layer semiconductor device and method of manufacturing the same
US20110227203A1 (en) Method of Providing a Semiconductor Device With a Dielectric Layer and Semiconductor Device Thereof
WO2015057719A1 (en) Method of providing a flexible semiconductor device and flexible semiconductor device thereof
JP7070425B2 (ja) 積層基板および電子デバイスの製造方法
US7928013B1 (en) Display panel and rework method of gate insulating layer of thin film transistor
WO2015016113A1 (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120516