JP5521034B2 - フレキシブル半導体デバイスを高温で提供する方法およびそのフレキシブル半導体デバイス - Google Patents

Description

本発明は、一般に、フレキシブル基板上で半導体を加工処理する方法に関し、より詳しくは、フレキシブル基板上で半導体を高温で加工処理する方法、および、その方法により形成された半導体デバイスに関する。

関連出願に対するクロスリファレンス
本願は、２００９年５月２９日に出願された米国仮出願番号６１／１８２，４６４、および、２００９年７月３０日に出願された米国仮出願番号６１／２３０，０５１に基づく利益を主張する。本願は、２００８年１２月２日に出願された米国仮出願番号６１／１１９，３０３に基づく優先権を主張して２００９年１１月３０日に出願されたＰＣＴ出願番号ＰＣＴ／ＵＳ０９／６６１１４の一部係属出願である。さらに本願は、２００８年１２月２日に出願された米国仮出願番号６１／１１９，２４８に基づく優先権を主張して２００９年１１月３０日に出願されたＰＣＴ出願番号ＰＣＴ／ＵＳ０９／６６１１１の一部係属出願である。さらに本願は、２００８年１２月２日に出願された米国仮出願番号６１／１１９，２１７に基づく優先権を主張して２００９年１２月１日に出願されたＰＣＴ出願番号ＰＣＴ／ＵＳ０９／６６２５９の一部係属出願である。
米国仮出願番号６１／１８２，４６４、米国仮出願番号６１／２３０，０５１、ＰＣＴ出願番号ＰＣＴ／ＵＳ０９／６６１１４、米国仮出願番号６１／１１９，３０３、ＰＣＴ出願番号ＰＣＴ／ＵＳ０９／６６１１１、米国仮出願番号６１／１１９，２４８、ＰＣＴ出願番号ＰＣＴ／ＵＳ０９／６６２５９、および米国仮出願番号６１／１１９，２１７は、リファレンスとしてここに組み込まれる。

連邦政府が後援する研究または開発に関するステートメント
合衆国政府は、本発明について無償実施権（ｐａｉｄ−ｕｐ ｌｉｃｅｎｓｅ）を有すると共に、陸軍研究所（Ａｒｍｙ Ｒｅｓｅａｒｃｈ Ｌａｂ）による許可／契約番号Ｗ９１１ＮＦ−０４−２−０００５の条件によって提供されるような合理的な条件に基づいて他人に実施権を設定することを、限られた状況下で特許権者に要求する権利を有する。

電子産業において、フレキシブル基板は、電子回路用ベースとして急速に普及しつつある。フレキシブル基板には、多様な材料（例えば、無数にあるプラスチックのいずれか）が含まれる。ひとたび所望の電子コンポーネントまたは回路がフレキシブル基板の表面上に形成されると、そのフレキシブル基板は、最終製品に装着されるか、あるいは、さらなる構造内に組み込まれる。このような製品または構造の代表的な例としては、フラットパネル・ディスプレイ、小売店において様々な商品に付されるＲＦＩＤ（無線周波数識別）タグ、様々なセンサ等がある。

したがって、当技術分野において必要とされることは、例えば、電気的特性の改善（例えば、パラメータ特性および／またはライフタイムの改善）、ならびに、反り、曲がり、および／または歪みの減少等を考慮に入れて、フレキシブル基板上に半導体デバイスを作成するためのプロセスを開発することである。

実施例に関する記述をより解り易くするために、以下の図面が提供される。
第１の実施例に従って、半導体デバイスを提供する方法の一例を示す。 第１の実施例に従って、フレキシブル基板を提供する手順の一例を示す。 第１の実施例に従って、フレキシブル基板を準備する工程の一例を示す。 第１の実施例に従って、フレキシブル基板の一例の平面図を示す。 第１の実施例に従って、図４のフレキシブル基板を保護テンプレートに取り付けた後のフレキシブル基板アセンブリの一例の部分断面図を示す。 第１の実施例に従って、キャリア基板をフレキシブル基板アセンブリに結合した後の図５のフレキシブル基板アセンブリの一例の部分断面図を示す。 第１の実施例に従って、図５のフレキシブル基板アセンブリを加工処理する工程の一例を示す。 第１の実施例に従って、フレキシブル基板アセンブリをカットした後の図５のフレキシブル基板アセンブリの一例の断面図を示す。 第１の実施例に従って、アラインメント・タブを除去した後の図５のフレキシブル基板アセンブリの一例の断面図を示す。 第１の実施例に従って、フレキシブル基板アセンブリから保護材料を除去した後の図５のフレキシブル基板アセンブリの一例の断面図を示す。 第１の実施例に従って、半導体要素を提供する手順の一例を示す。 第１の実施例に従って、１またはそれ以上の第１半導体要素を提供する工程の一例を示す。 第１の実施例に従って、ゲート金属層を提供した後の半導体デバイスのデバイス形成領域の一例の断面図を示す。 第１の実施例に従って、ゲート金属層を提供した後の半導体デバイスのゲート接触形成領域の一例の断面図を示す。 第１の実施例に従って、アクティブ・スタックを提供した後の図１３の半導体デバイスのデバイス形成領域の一例の断面図を示す。 第１の実施例に従って、アクティブ・スタックを提供した後の図１４の半導体デバイスのゲート接触形成領域の一例の断面図を示す。 第１の実施例に従って、メサ・パッシベーション層を提供した後の図１３の半導体デバイスのデバイス形成領域の一例の断面図を示す。 第１の実施例に従って、メサ・パッシベーション層を提供した後の図１４の半導体デバイスのゲート接触形成領域の一例の断面図を示す。 第１の実施例に従って、１またはそれ以上のポスト・メサ・パッシベーション層のエッチングを行なった後の図１３の半導体デバイスのデバイス形成領域の一例の断面図を示す。 第１の実施例に従って、１またはそれ以上のポスト・メサ・パッシベーション層のエッチングを行なった後の図１４の半導体デバイスのゲート接触形成領域の一例の断面図を示す。 第１の実施例に従って、１またはそれ以上の接触要素を提供した後の図１３の半導体デバイスのデバイス形成領域の一例の断面図を示す。 第１の実施例に従って、１またはそれ以上の接触要素を提供した後の図１４の半導体デバイスのゲート接触形成領域の一例の断面図を示す。 第１の実施例に従って、第１誘電材料を提供する工程の一例を示す。 第１の実施例に従って、ベース誘電材料、第１誘電材料、および第２誘電材料をエッチングした後の図１３の半導体デバイスのデバイス形成領域の一例の断面図を示す。 第１の実施例に従って、第２金属層およびＩＴＯ層を提供した後の図１３の半導体デバイスのデバイス形成領域の一例の断面図を示す。 第１の実施例に従って、窒化ケイ素層を提供した後の図１３の半導体デバイスのデバイス形成領域の一例の断面図を示す。 第２の実施例に従って、フレキシブル基板を平坦化する方法の一例を示す。 第２の実施例に従って、図２７の方法による半導体デバイスの一例の断面図を示す。 第１の実施例に従って、半導体デバイスの一部の平面図を示す。 基板の誘電材料の厚さ対スピン速度のグラフを示す。

実施例を単純かつ明瞭にするために、図面は一般的な構築方法を示し、また、周知の特徴および技術に関する記述および詳細は、本発明を必要以上に不明瞭にしないために省略される場合がある。さらに、図面中の要素は、必ずしも同一寸法で描かれていない。例えば、本発明の実施例をよりよく理解できるように、図中のいくつかの要素の寸法は、他の要素に比べて誇張される場合がある。異なる図中の同一の参照番号は、同一の要素を示す。

明細書および請求項において、用語「第１」、「第２」、「第３」、「第４」および同種の用語が、類似する要素を識別するために使用される場合があるが、これらは、必ずしも特定の連続する順序または時系列を示すものではない。当該用語は、適切な状況下で置換可能であり、したがって、ここに記述された実施例は、例えば、ここに図示され、または記述された以外の順序で動作可能であると解される。さらに、用語「含む」、「有する」およびそれらのあらゆるバリエーションは、排他的ではない包含を含むと解され、したがって、列挙されたエレメントを構成する工程、方法、システム、物品、装置、または機器は、必ずしもそれらの要素に制限されないが、このような工程、方法、システム、物品、装置、または機器について明白には列挙されず、あるいは固有でない他の要素が含まれる場合がある。

明細書および請求項において、用語「左」、「右」、「前」、「後」、「上」、「底」、「上方」、「下方」および同種の用語が、永久的な相対的地位について記述するためではなく、記述的な目的のために使用される場合がある。このように使用される用語は、適切な状況下で置換可能であり、したがって、ここに記述された本発明の実施例は、例えば、これらの図示または記述された方向以外の方向でも動作可能であると理解される。

用語「結合」、「結合された」、「結合する」、「結合している」および同種の用語は広く解釈されるべきであり、２またはそれ以上の要素または信号が、電気的、機械的、および／または他の方法によって接続することを意味する。すわなち、２またはそれ以上の電気要素が、共に電気的に結合されるが機械的または他の方法によって結合されない場合、２またはそれ以上の機械要素が、共に機械的に結合されるが電気的または他の方法によって結合されない場合、２またはそれ以上の電気要素が、共に機械的に結合されるが電気的または他の方法によって結合されない場合がある。結合（単に機械的であるか、単に電気的であるか等を問わず）している時間は、例えば永久的または瞬間的のような、あらゆる時間の長さを含む。

電気的な「結合」および同種の用語は広く解釈されるべきであり、その電気的信号が、パワー信号、データ信号、および／または他のタイプの電気的信号、あるいはそれらの組合せであるかどうかを問わず、あらゆる電気的信号に関する結合を含む。機械的な「結合」および同種の用語も広く解釈されるべきであり、あらゆるタイプの機械的結合を含む。用語「結合された」および同種の用語の近くに、用語「取外し可能に」およびの同種の用語が無い場合であっても、当該結合等が、取外し可能であること、あるいは、取外し不可能であることを意味するものではない。

いくつかの実施例は、半導体デバイスを提供する方法を含む。本方法は、（ａ）フレキシブル基板を提供する段階、（ｂ）フレキシブル基板上に少なくとも１つの材料層を堆積させる段階（当該フレキシブル基板上への少なくとも１つの材料層の堆積は、少なくとも摂氏１８０度（１８０℃）の温度で生じる）、および（ｃ）金属層とアモルファス・シリコン層との間に拡散バリアを提供する段階を含む。

他の実施例では、半導体デバイスを提供する方法は、（ａ）キャリア基板を提供する段階、（ｂ）平坦化されたフレキシブル基板を提供する段階、（ｃ）フレキシブル基板にキャリア基板を結合する段階、（ｄ）フレキシブル基板上にゲート金属層を堆積させる段階、（ｅ）ゲート金属層上に１またはそれ以上のシリコン含有層を堆積させる段階（当該堆積温度は少なくとも１８０℃に達する）、（ｆ）１またはそれ以上のシリコン含有層上に、１またはそれ以上の接触要素を堆積させる段階（当該１またはそれ以上の接触要素は拡散バリアを有する）、（ｇ）１またはそれ以上の接触要素上に第１誘電材料を堆積させる段階（当該第１誘電材料は有機シロキサンをベースとした誘電材料を含む）、（ｈ）第１誘電材料上に第２誘電材料を堆積させる段階（当該第２誘電材料は窒化ケイ素を含む）、および（ｉ）第１誘電材料、第２誘電材料、フレキシブル基板、キャリア基板、ゲート金属層、１またはそれ以上のシリコン含有層、および１またはそれ以上の接触要素をベーキングする段階（当該ベーキング温度は少なくとも２００℃に達する）を含む。

他の実施例は、半導体デバイスを含む。半導体デバイスは、（ａ）フレキシブル基板、（ｂ）フレキシブル基板上の金属ゲート層、（ｃ）窒化ケイ素ゲート誘電体上のアモルファス・シリコン層（当該アモルファス・シリコン層は少なくとも１８０℃の温度の工程中に堆積される）、（ｄ）Ｎ^＋アモルファス・シリコン層、（ｅ）金属層、および（ｆ）拡散バリア（拡散バリアは、金属層とＮ^＋アモルファス・シリコン層との間に位置する）を含む。

ここで使用される用語「反り(bowing)」とは、基板の上面および底面に対して平行な中心面または主表面の周りの基板の湾曲を意味する。ここで使用される用語「ワーピング(warping)」とは、基板の上面および底面に対して垂直なＺ軸または主表面に関する基板表面の線形の変位を意味する。ここに使用される用語「歪み(distortion)」とは、基板の水平面（すなわち、基板の上面および底面に対して平行なｘ−ｙ面または主表面）の変位を意味する。例えば、歪みには、基板のｘ−ｙ面における収縮および／または基板のｘ−ｙ面における拡張が含まれる。

ここで使用される用語「ＣＴＥ適合材料(CTE matched material)」とは、参照材料の熱膨張率（ＣＴＥ）との相違が約２０％未満であるＣＴＥを有する材料を意味する。ＣＴＥの相違は、約１０％未満、約５％未満、約３％未満、または約１％未満であることが好ましい。ここで使用される用語「研磨する(polish)」とは、表面をラッピングおよびポリシングすること、または、表面をラッピングすることのみを意味する。

ここで図面に移り、図１は、第１の実施例に従って、半導体デバイスを提供する方法１００の一例を示す。同一または異なる実施例において、方法１００は、フレキシブル基板上に薄膜トランジスタを提供する方法であると考えることができる。方法１００は単なる典型例であり、ここに示された実施例に制限されない。方法１００は、ここには特に記載されていない、あるいは、記載されている多くの異なる実施例または実例において用いることができる。

方法１００は、フレキシブル基板を提供する手順１１０を含む。図２は第１の実施例に従って、フレキシブル基板を提供する手順１１０を示すフローチャートである。

手順１１０は、フレキシブル基板を供給する工程２１１を含む。ここで使用される用語「フレキシブル基板」とは、その形状を容易に順応させることができる可撓性材料を含む独立した基板を意味する。いくつかの実施例では、工程２１１は、低い弾性係数を有するフレキシブル基板を供給する段階を含む。例えば、低い弾性係数は、約５ギガパスカル（ＧＰａ）未満の弾性係数であると考えられる。

多くの例において、フレキシブル基板はプラスチック基板である。例えば、フレキシブル基板は、ポリエチレン・ナフタレート（ＰＥＮ）、ポリエチレン・テレフタレート（ＰＥＴ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド、ポリカーボネート、環状オレフィン・コポリマ、または液晶ポリマを含む。

多くの例において、フレキシブル基板は、フレキシブル基板の１またはそれ以上の面にコーティングを含む。コーティングは、フレキシブル基板の引掻抵抗を改善し、および／または、アウトガスまたは基板表面上のオリゴマ結晶を防止する。さらに、コーティングによって、それが施されたフレキシブル基板の面を平坦化することができる。さらに、コーティングによって、歪みが減少する。いくつかの例では、コーティングは、電気的装置が製作されるフレキシブル基板の面にのみ施される。他の例では、コーティングは、フレキシブル基板の両面に施される。様々な実施例では、フレキシブル基板は、予め平坦化されて提供される。例えば、フレキシブル基板は、日本国東京の帝人デュポンフィルム社から「ｐｌａｎａｒｉｚｅｄ Ｔｅｏｎｅｘ（登録商標）Ｑ６５」という商品名で販売されているＰＥＮ基板がある。他の実施例では、フレキシブル基板は、提供された後に平坦化される。例えば、方法２７００（図２７）は、基板を平坦化する方法を提供する。

プラスチック基板の厚さは、約２５マイクロメートル（μｍ）から約３００μｍの範囲内である。同一または異なる実施例では、フレキシブルまたはプラスチック基板の厚さは、約１００μｍから約２００μｍの範囲内である。

いくつかの例では、フレキシブル基板は、ペーパーカッタまたはセラミックはさみを使用して、プラスチック材料のロールからプラスチック基板のシートをカットすることにより提供される。様々な例では、プラスチック基板をカットした後、カットされたシートは窒素ガン(nitrogen gun)でブロー・クリーニングされる。手順１１０のいくつかの実施例では、カット工程またはブロー工程の一方または両方は、工程２１１の一部として行われる代わりに、下記の工程２１２の一部として行われる。

図２の手順１１０は、フレキシブル基板を準備する工程２１２へ続く。図３は、第１の実施例に従って、フレキシブル基板を準備する工程２１２のフローチャートを示す。

図２の工程２１２は、フレキシブル基板をベーキングする作業３３０を含む。フレキシブル基板をベーキングすることにより、方法１００（図１）において後に浸出する可能性のある、フレキシブル基板中のオリゴマおよび他の化学物質の放出を促すことができる。

いくつかの例では、フレキシブル基板は、真空ベーキング工程を用いてベーキングが行われる。例えば、フレキシブル基板が収容されたオーブン内の温度は、約２〜３時間かけて摂氏約１６０度（℃）から約２００℃に上げられる。フレキシブル基板は、約１６０℃から約２００℃の温度、および、約１ミリトル（ｍＴｏｒｒ）から約１０ｍＴｏｒｒの圧力で１時間ベーキングが行われる。その後、オーブン内の温度は、約９０℃から約１１５℃の間に下げられ、フレキシブル基板はさらに約８時間ベーキングが行われる。他のベーキング工程が使用されてもよい。ベーキング工程が完了した後、フレキシブル基板は、燃焼されたあらゆる残留物または化学物質が拭きとられクリーンにされる。

続いて、図３の工程２１２は、保護テンプレートを提供する作業３３１を含む。保護テンプレートは、フレキシブル基板を配置するためのガイドとしての役割のみならず、フレキシブル基板と、様々な加工機器のローラおよび／または操作機構との間の保護層としての役割の両方を果たす。いくつかの例では、保護テンプレートは、１枚のマイラまたは任意の安価なプラスチックである。

保護テンプレートは、５０μｍから１５ｍｍの厚さであり、約０．５ｍ（メートル）から約１．５ｍの長さにカットされる。様々な実施例では、作業３３１の一部として、保護テンプレートは半分に折り畳まれ、折り目を固定するためにローラ（例えば、ホット・ロール・ラミネータ）に通される。キャリア基板のライン・トレースも、作業３３１の一部として保護シートの裏面に形成することができる。さらに、保護テンプレートは、保護テンプレートを平坦にするために、約９０℃から約１１０℃で約５分から約１０分間ベーキングされる。

図３の工程２１２は、フレキシブル基板の第１表面の少なくとも一部分に保護材を貼付する作業３３２に続く。いくつかの実施例では、保護材は、フレキシブル基板の平坦化された表面の少なくとも一部分上に貼付される。いくつかの例では、保護材は、フレキシブル基板の一部分に貼付されない。

保護材は、スクラッチを防止すると共に、接着剤がフレキシブル基板の平坦化された表面を覆うことを防止するので、その結果、欠陥が減少する。いくつかの例では、保護材として、ブルー・ロー・タック・テープ（例えば、Ｓｅｍｉｃｏｎｄｕｎｔｏｒ Ｅｑｕｉｐｍｅｎｔ Ｃｏｒｐｏｒａｔｉｏｎ製、部品番号１８１３３−７．５０）またはマイラが使用される。保護材は、約２５μｍから約１００μｍの厚さである。例えば、保護材は、約７０μｍの厚さである。いくつかの例では、保護材は、保護材とフレキシブル基板との間の気泡を除去するために、フレキシブル基板の平坦化された表面上に保護材をローリングさせることによって貼付される。

続いて、図３の工程２１２は、フレキシブル基板および保護材をウエハの形状にカットする作業３３３を含む。ウエハの形状をフレキシブル基板（もし平坦化された面があれば、その面を上にして）および／または保護材にプレスするために、パンチ・カット・テンプレートを使用してもよい。一実施例では、パンチ・カット・テンプレートは、保護材およびフレキシブル基板に、一時的または永久的なインプレッションを同時に作成するために使用される。

もし、パンチ・カット・テンプレートのプレスによってフレキシブル基板が完全に切り離されると、プレス・カットによってフレキシブル基板上のコーティング内にクラックが生じ、それがフレキシブル基板の全体に広がるので、そのフレキシブル基板は廃棄物となってしまう。そこで、プレスを使用してフレキシブル基板および／または保護材にウエハの形状の輪郭が描かれた後、フレキシブル基板および保護材が一緒に同時にカットされる。いくつかの例では、フレキシブル基板および保護材は、パンチ・カット・テンプレートによって形成されたインプレッションから約１ミリメートル外側を、セラミックはさみを用いてカットされる。

いくつかの例では、フレキシブル基板は、フレキシブル基板および保護材内にウエハの形状から伸びるタブを含む。タブは、図２の工程２１７において、フレキシブル基板がラミネータを通って移動するときに、フレキシブル基板をキャリア基板に整合させるために使用される。図４は、第１の実施例に従って、フレキシブル基板４５０の平面図を示す。フレキシブル基板４５０は、ボディ４５２およびタブ４５１を含む。多くの例では、ボディ４５２は、円形である。図４には示されないが、保護材は、フレキシブル基板４５０の上に位置し、同様の形状をしたタブを含む。一実施例では、タブは、パンチ・カット・テンプレートの一部として存在せず、フレキシブル基板および保護材からフリーハンドまたはフリースタイルでカットされる。

図３を参照して、図３の工程２１２は、フレキシブル基板をクリーニングする作業３３４へ続く。いくつかの例では、フレキシブル基板の第２面または平坦化されていない面（すなわち保護材の無い面）は、あらゆるオリゴマ、他の化学物質、またはパーティクルを除去するためにカラ拭きされる。その後、保護材を有するフレキシブル基板の平坦化された面は、窒素ガンでブロー・クリーニングされる。他の例では、両面がカラ拭きおよび／またはブロー・クリーニングされる。

次に、図３の工程２１２は、フレキシブル基板を保護テンプレートに整合させる作業３３５を含む。いくつかの例において、タブを具備したウエハの形状を有するフレキシブル基板は、作業３３１において保護テンプレート上に描写または形成されたキャリア基板のライン・トレースに整合される。キャリア基板のライン・トレースは、一般に、フレキシブル基板のウエハの形状よりもわずかに大きい。

続いて、図３の工程２１２は、フレキシブル基板を保護テンプレートに結合する作業３３６を含む。いくつかの実施例では、フレキシブル基板は、フレキシブル基板のタブの部分を保護テンプレートに付着させることにより、保護テンプレートに付着する。例えば、１片の両面テープによって、フレキシブル基板のタブが保護テンプレートに結合される。いくつかの例では、保護材の一部が剥離されてタブから除去され、そして、両面テープが、フレキシブル基板のタブの露出した部分に結合される。いくつかの例では、保護材の一部はピンセットを使用して剥離され、さらにセラミックはさみを使用して保護テンプレートからカットされる。他の例では、図３の作業３３２において、保護材は、両面テープが接着されるタブの部分に貼付されないので、保護材の一部を剥離または除去する必要はない。

フレキシブル基板を保護テンプレートに結合した後、保護テンプレートがフレキシブル基板の上で折り畳まれる。図５は、第１の実施例に従って、フレキシブル基板４５０を保護テンプレート５５５に付着させた後のフレキシブル基板アセンブリ５４０の部分断面図を示す。この例では、テープ５５６が、フレキシブル基板４５０および保護テンプレート５５５に結合される。前述したように、保護材５５３はフレキシブル基板４５０に結合される。

いくつかの例では、フレキシブル基板の１つの面のみが保護テンプレートに付着する。他の例において、フレキシブル基板の両側が保護テンプレートに付着する。

次に、図３の工程２１２は、フレキシブル基板、保護材、および保護テンプレートをラミネートする作業３３７を含む。フレキシブル基板および保護材は、半分に折られて２枚になった保護テンプレートの間に位置する。フレキシブル基板、保護材、および保護テンプレートは、保護材と保護テンプレートとの間、および、保護材とフレキシブル基板との間の気泡を除去するために、ホット・ロール・ラミネータを使用してラミネートされる。いくつかの例では、フレキシブル基板および保護テンプレートは、ガイド・シート（例えば、Ｌｅｘａｎ（登録商標）ガイド・シート）上に載置され、ホット・ロール・ラミネータに送り込まれる。例えば、フレキシブル基板および保護材のタブが、最初にラミネータに送り込まれる。フレキシブル基板および保護テンプレートは、１２０ｋＰａ（キロパスカル）から約１６０ｋＰａの圧力、および、約９０℃から約１１０℃の温度でラミネートされる。ラミネート速度は、毎分約１メートルから約２メートルである。

フレキシブル基板および保護テンプレートをラミネートした後、工程２１２は完了する。図２を参照して、図２の手順１１０は、キャリア基板を提供する工程２１３を含む。多くの実施例では、キャリア基板は、６，８，１２，または１８インチのウエハまたはパネルである。いくつかの実施例では、キャリア基板は、３７０ｍｍ×４７０ｍｍのパネルである。

キャリア基板は、第１表面、および第１表面の反対側の第２表面を含む。いくつかの例では、第１表面および第２表面の少なくとも１つが研磨される。フレキシブル基板と連続して結合されていない表面を研磨することによって、キャリア基板をハンドリングするための真空またはエア・チャックの能力を向上させることができる。さらに、フレキシブル基板と連続して結合されている表面を研磨することによって、フレキシブル基板と結合された後にＺ軸方向内のフレキシブル基板アセンブリの荒れを引き起こすおそれがあるキャリア基板の表面の位相的特徴(topological feature)を除去する。

様々な実施例では、キャリア基板は、アルミナ（Ａｌ_２Ｏ_３）、シリコン、低ＣＴＥガラス、鋼、サファイア、バリウム硼珪酸塩、ソーダ石灰珪酸塩、アルカリ珪酸塩、または、ＣＴＥがフレキシブル基板と適合する他の材料のうちの少なくとも１つを含む。キャリア基板のＣＴＥは、フレキシブル基板のＣＴＥに適合させるべきである。ＣＴＥが適合しない場合は、キャリア基板とフレキシブル基板との間に応力が発生する。

キャリア基板は、例えば、約０．７ｍｍと約１．１ｍｍの間の厚さを有するサファイアを含む。また、キャリア基板は、約０．７ｍｍと約１．１ｍｍの間の厚さを有する９６％アルミナを含む。異なる実施例では、９６％アルミナの厚さは、約２．０ｍｍである。他の例では、キャリア基板は、約０．６５ｍｍの厚さを有する単結晶シリコン・ウエハである。さらに、他の実施例では、キャリア基板は、約０．５ｍｍの厚さを有するステンレス鋼を含む。いくつかの例において、キャリア基板はフレキシブル基板よりもわずかに大きい。

次に、図２の手順１１０は、架橋型接着剤を提供する工程２１４を含む。いくつかの例において、架橋型接着剤は、毎秒約２×１０^−４トルリットル未満の速度でアウトガスを行なう。いくつかの例では、架橋型接着剤は、熱硬化性および／またはＵＶ（紫外線）硬化性を有する。

様々な実施例では、架橋型接着剤は、架橋型アクリル系接着剤である。同一または異なる実施例では、架橋型接着剤は、架橋型アクリル系感圧接着剤または架橋型粘弾性ポリマである。いくつかの例では、接着剤のＣＴＥは、フレキシブル基板およびキャリア基板のＣＴＥと比較して非常に大きい。しかしながら、接着剤の層は、フレキシブル基板およびキャリア基板の厚さと比較して非常に薄いので、接着剤はフレキシブル基板とキャリア基板との間に応力（すなわち粘弾性）を生成せず、したがって、接着剤のＣＴＥは重要ではない。

続いて、図２の手順１１０は、キャリア基板の第１表面上に架橋型接着剤を堆積させる工程２１５を含む。多くの実施例では、キャリア基板の第１表面上への架橋型接着剤の堆積は、スピン・コーティング、スプレー・コーティング、押出しコーティング、プレフォーム・ラミネーション、スロット・ダイ・コーティング、スクリーン・ラミネーション、またはスクリーン印刷のうちの少なくとも１つの方法を用いて行なわれる。

例えば、キャリア基板は、架橋型接着剤でコーティングされる。キャリア基板および架橋型接着剤は、キャリア基板の第１表面上に架橋型接着剤を塗布するためにスピンされる。いくつかの実施例では、架橋型接着剤は、約９００ｒｐｍ（回転／分）から１１００ｒｐｍで約２０秒から約３０秒間架橋型接着剤を有するキャリア基板をスピンし、次に、約３４００ｒｐｍから約３６００ｒｐｍで約１０秒から３０秒間架橋型接着剤を有するキャリア基板をスピンすることにより、キャリア基板上にスピン・コーティングされる。異なる実施例では、架橋型接着剤を有するキャリア基板は、キャリア基板の表面をコーティングするために約６００ｒｐｍから約７００ｒｐｍでスピンされ、次に、架橋型接着剤の厚さをコントロールするために約３４００ｒｐｍから約３６００ｒｐｍでスピンされる。

架橋型接着剤は、スピン・コーティングに先立って、キャリア基板の幾何学的中心上に施与される。異なる実施例では、架橋型接着剤は、キャリア基板がスピンしている間に、キャリア基板上に塗布される。

堆積する手順後のキャリア基板上の架橋型接着剤の厚さは、約３μｍと約１５μｍとの間である。同一または異なる実施例では、堆積する手順後のキャリア基板上の架橋型接着剤の厚さは、約１０μｍと約１２μｍとの間である。

図２の手順１１０は、架橋型接着剤をベーキングする工程２１６に続く。いくつかの実施例では、架橋型接着剤は、溶剤を除去するためにベーキングされる。例えば、架橋型接着剤は、８０℃で３０分間ベーキングされ、次に、１３０℃で１５分間ベーキングされる。

他の例では、架橋型接着剤はベーキングされない。例えば、架橋型接着剤が溶剤を含まない場合、ベーキングは不要である。さらに、架橋型接着剤の粘性が非常に高い場合は、粘性を減少させるために、工程２１５において接着剤が堆積される前に、溶剤が架橋型接着剤に添加される。

その後、キャリア基板が保護テンプレート上に載置される。図６に示されるように、フレキシブル基板は保護テンプレートの一部分（または半分）に既に結合されており、架橋型接着剤を有するキャリア基板は、保護テンプレートの他の部分（または半分）に載置される。いくつかの例において、架橋型接着剤は、この時点ではまだ液体である。したがって、架橋型接着剤でコーティングされたキャリア基板は、フレキシブル基板に結合される前に約８から約１２時間水平状態で保管される。

次に、図２の手順１１０は、フレキシブル基板およびキャリア基板が、半分に折られた保護テンプレート間に位置する間に、架橋型接着剤を使用して両者を結合する工程２１７を含む。フレキシブル基板の第２表面は、フレキシブル基板の第２表面とキャリア基板の第１表面との間に位置する接着剤を用いてキャリア基板の第１表面上に載置される。

いくつかの例において、キャリア基板は、キャリア基板とフレキシブル基板との間の気泡を除去するために、半分に折られた保護テンプレートの間にフレキシブル基板アセンブリをラミネートすることにより、架橋型接着剤を使用してフレキシブル基板に結合される。フレキシブル基板をラミネートする工程には、最初にキャリア基板をフレキシブル基板に整合させる工程が含まれるので、ラミネートされたときに、キャリア基板とフレキシブル基板が整合する。その後、整合された構造は、ホット・ロール・ラミネータ（図３の作業３３７と同じラミネータである）を通って送られる。フレキシブル基板アセンブリは、毎分約０．４〜０．６メートルの速度でラミネートされる。

さらに、様々な実施例では、ラミネートされたとき、保護材が保護テンプレートに付着する場合がある。この問題を回避するために、作業３３７および／または作業３３２においてラミネートする前に、シールド材が、保護テンプレートと保護材との間に載置される。シールド材は、例えば蝋紙である。一実施例では、シールド材は、製造者から入手したときに、最初から保護材に結合されている。

同一または異なる実施例では、特に、キャリア基板およびその上に重なる架橋型接着剤の層がフレキシブル基板よりもわずかに大きい場合は、ラミネートおよび接着中に、架橋型接着剤のいくらかがキャリア基板とフレキシブル基板の間からはみ出し、フレキシブル基板の第１面または上面に付着することがある。しかしながら、保護材が存在することによって、このような問題の発生が防止される。保護材は最終的には除去され廃棄されるので、架橋型接着剤がはみ出して（フレキシブル基板の代わりに）保護材の上面に付着したとしても問題はない。

図６は、第１の実施例に従って、フレキシブル基板アセンブリ５４０にキャリア基板６５１を結合した後のフレキシブル基板アセンブリ５４０の部分断面図を示す。本実施例において、架橋型接着剤６５２は、キャリア基板６５１の表面６６１をフレキシブル基板４５０の表面６６２に結合する。保護材５５３は、フレキシブル基板４５０の表面６５６上に位置する。シールド材６５４は、保護材５５３と保護テンプレート５５５との間に位置する。保護テンプレート５５５は折り曲げられ、その結果、保護テンプレート５５５は、キャリア基板６５１の表面６６３の下にも位置する。テープ５５６は、保護テンプレート５５５をフレキシブル基板４５０のタブ４５１に結合する。

再び図２を参照して、手順１１０は、フレキシブル基板アセンブリを加工処理する工程２１８によって継続される。図７は、第１の実施例に従って、フレキシブル基板アセンブリを加工処理するための工程２１８を示すフローチャートである。

図７の工程２１８は、フレキシブル基板アセンブリをカッティングする作業７３０を含む。いくつかの例では、セラミックは、はさみを使用して、保護テンプレート、および、保護テンプレート間に位置するフレキシブル基板のアライメント・タブを横切ってカットされるが、アライメント・タブは完全には除去されない。フレキシブル基板アセンブリをカットした後、保護テンプレートは、シールド材およびキャリア基板から手で剥離されるか、あるいは除去される。図８は、第１の実施例に従って、フレキシブル基板アセンブリをカットし、かつ、保護テンプレートを除去した後のフレキシブル基板アセンブリ５４０の断面図を示す。より明確に述べれば、図８では、保護テンプレート５５５（図５および図６）、およびフレキシブル基板４５０のテープ５５６（図５および図６）はすでに除去されている。

再び図７を参照して、工程２１８の次の作業は、手作業でシールド材を除去する作業７３１である。いくつかの例では、フレキシブル基板アセンブリは、シールド材がテーブルに面するようにテーブルの一方端に載置される。フレキシブル基板アセンブリがゆっくりと移動してテーブルから遠ざかる間に、シールド層がフレキシブル基板アセンブリから除去（例えば、剥離）される。すなわち、フレキシブル基板アセンブリがテーブルを水平移動する間に、シールド材をテーブルの一方端から遠ざけるように下方へ引っ張ることにより、シールド層が除去される。いくつかの例において、シールド層を除去した後に、フレキシブル基板がキャリア基板の中央に正確に位置していないか、あるいは、キャリア基板と整合していない場合、プラスチック基板をキャリア基板と整合するようにスライドさせることができる。

続いて、図７の工程２１８は、フレキシブル基板アセンブリからアライメント・タブを除去する作業７３２を含む。いくつかの例において、アライメント・タブは、セラミックはさみを使用して、フレキシブル基板からカットされる。フレキシブル基板が（キャリア基板に対して）Ｚ方向内で移動すると、フレキシブル基板のキャリア基板のデラミネーションが生じるおそれがあるので、ゆっくりとカットされるべきである。デラミネーションが生じた場合は、フレキシブル基板アセンブリは再度ラミネートされる。図９は、第１の実施例に従って、アライメント・タブを除去した後のフレキシブル基板アセンブリ５４０の断面図を示す。

次に、図７の工程２１８は、フレキシブル基板アセンブリをクリーニングする作業７３３を含む。いくつかの例において、フレキシブル基板アセンブリは、ヘキサンを用いてクリーニングされる。ヘキサンは、フレキシブル基板アセンブリをスピンしつつ、保護材上にスプレーされる。保護材がクリーニングされた後、キャリア基板の露出した表面および端部がヘキサンでワイプ・クリーンされる。

図７の工程２１８は、架橋型接着剤を硬化(curing)させる作業７３４に続く。同一または異なる実施例では、架橋型接着剤は紫外線により硬化される。例えば、フレキシブル基板アセンブリは、架橋型接着剤を硬化させるために、約１５〜２５秒間室温で紫外線に露出される。いくつかの実施例では、架橋型接着剤は、約３２０ｎｍ（ナノメートル）から約３９０ｎｍの紫外線範囲、かつ、約７５ｍＷ／ｃｍ^２（ミリワット／平方センチメートル）の強度で、紫外線により硬化される。架橋型接着剤を硬化させるために、コネチカット州トリントンのＤｙｍａｘ Ｃｏｒｐｏｒａｔｉｏｎにより製造されたＤｙｍａｘ２０００−ＥＣ ＵＶ Ｃｕｒｉｎｇ Ｆｌｏｏｄ Ｌａｍｐを使用してもよい。

様々な例では、架橋型接着剤は、作業７３６のベーキング中に熱によって硬化される。いくつかの例では、架橋型接着剤の端部が紫外線硬化され、架橋型接着剤の残余部分は、作業７３６のベーキング中に熱により硬化される。

続いて、図７の工程２１８は、フレキシブル基板アセンブリから保護材を除去する作業７３５を含む。いくつかの例では、保護材はピンセットを使用してゆっくり除去される。除去工程中に、キャリア基板からフレキシブル基板がデラミネートすることを防止するために、保護材はできる限り水平に保たれる。他の例では、保護材は、紫外線によって剥離することができる。これらの例では、保護材は、紫外線露光中にその粘着性を失う。図１０は、第１の実施例に従って、フレキシブル基板アセンブリから保護材を除去した後のフレキシブル基板アセンブリ５４０の断面図を示す。

次に、図７の工程２１８は、フレキシブル基板アセンブリをベーキングする作業７３６を含む。フレキシブル基板アセンブリをベーキングすることによって、フレキシブル基板の歪み、反り、ワーピングを減少させることができる。いくつかの実施例では、ベーキングによって、接着剤をさらに硬化させる。

いくつかの例では、フレキシブル基板アセンブリは、真空ベーキング工程を用いてベーキングされる。例えば、フレキシブル基板アセンブリを収容するオーブン内の温度は、２〜３時間かけて約１６０℃から約１９０℃まで上げられる。フレキシブル基板アセンブリは、約５０分から７０分間、１８０℃の温度、および、約１ｍＴｏｒｒから約１０ｍＴｏｒｒの圧力でベーキングされる。その後、オーブン内の温度は、約９０℃から１１５℃の間まで下げられ、さらに、フレキシブル基板アセンブリは、約７時間から約９時間ベーキングされる。他のベーキング工程も使用することができる。ベーキング工程が完了した後、フレキシブル基板アセンブリはクリーニングされ、約９０℃から１１０℃のオーブン内に最低約２時間載置される。

フレキシブル基板アセンブリをベーキングした後、工程２１８は完了し、したがって、手順１１０も完了する。ここに記述されたような手順１１０および同様の手順によって、フレキシブル基板上に１またはそれ以上の電気コンポーネントを製作する際に生じる歪みを、ゼロまたは少なくとも最小（例えば、マサチューセッツ州ウィルミントンのＡｚｏｒｅｓ Ｃｏｒｐｏｒａｔｉｏｎによって製造されたＡｚｏｒｅｓ５２００の感度限界よりも小さいか、ほぼ同じ）にすることができる。先行技術によるフレキシブル基板上に電気コンポーネントを製作する方法は、ハンドリング・エラー、フォトリゾグラフィ・アライメント・エラー、およびライン／層の欠陥に結びつくような著しい歪みに関する問題を有する。

図１に戻り、方法１００は、半導体要素を提供する手順１２０を含む。図１１は、第１の実施例に従って、半導体要素を提供する手順１２０のフローチャートを示す。

図１１の手順１２０は、１またはそれ以上の第１半導体要素を提供する工程１１１２を含む。図１２は、第１の実施例に従って、１またはそれ以上の第１半導体要素を提供する工程１１１２を示すフローチャートである。

図１２の工程１１１２は、ゲート金属層を提供する作業１２１１を含む。図１３は、第１の実施例に従って、ゲート金属層を提供した後の半導体デバイス１３５０の一例におけるデバイス形成領域の断面図を示す。図２９から解るように、デバイス形成領域の断面図は、「ａ」線で切断した半導体デバイス１３５０の部分断面図である。デバイス構造の断面図は、ａ−Ｓｉ接触領域２９８０およびビア領域２９８２の断面図を含む。さらに、図１４は、第１の実施例に従って、ゲート金属層を提供した後の半導体デバイス１３５０の一例におけるゲート接触形成領域の断面図を示す。図２９から解るように、ゲート接触形成領域の断面図は、「ｂ」線で切断した半導体デバイス１３５０の部分断面図である。ゲート接触構造の断面図は、ゲート接触領域２９８１の断面図を含む。図２９は単に典型例であり、ここに示された実施例に制限されない。

図１３および図１４を参照して、例えば、約０．３０μｍの厚さの窒化ケイ素パッシベーション層１３５２が、フレキシブル基板アセンブリ５４０上に提供される。窒化ケイ素パッシベーション層１３５２は、フレキシブル基板アセンブリ５４０のフレキシブル基板４５０（図１０）上に提供される。いくつかの実施例では、フレキシブル基板４５０は、窒化ケイ素パッシベーション層１３５２の堆積に先立ってベーキングされる。

さらに、パターン化された金属ゲート１３５３が、窒化ケイ素パッシベーション層１３５２上に提供される。パターン化された金属ゲート１３５３は、モリブデンを含む。いくつかの例では、約０．１５μｍのモリブデンの層が窒化ケイ素パッシベーション層１３５２上に堆積され、その後パターン・エッチングされて、パターン化された金属ゲート１３５３を形成する。例えば、モリブデンは、スパッタリングによって窒化ケイ素パッシベーション層１３５２上に堆積される。いくつかの例において、モリブデンは、ニュージャージー州ロックレーのＫＤＦ Ｅｌｅｃｔｒｏｎｉｃ， Ｉｎｃ．によって製造されたＫＤＦ７４４を使用して堆積される。同一または異なる例において、パターン化された金属ゲート１３５３は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌ， Ｉｎｃ．によって製造されたＡＭＡＴ８３３０を使用してエッチングされる。

続いて、図１２の工程１１１２は、アクティブ・スタックを提供する作業１２１２を含む。図１５および図１６は、第１の実施例に従って、アクティブ・スタックを提供した後の半導体デバイス１３５０の一例を示す。

図１５および図１６を参照して、例えば、窒化ケイ素ゲート誘電体１５５４が、パターン化された金属ゲート層１３５３および窒化ケイ素パッシベーション層１３５２上に形成される。図１５を参照して、例えば、半導体デバイス１３５０のデバイス形成領域において、アモルファス・シリコン（ａ−Ｓｉ）層１５５５が窒化ケイ素ゲート誘電体１５５４上に提供され、さらに、パターン化された窒化ケイ素金属間誘電体（ＩＭＤ：ｉｎｔｅｒｍｅｔａｌ ｄｉｅｌｅｃｔｒｉｃ）層１５５６がａ−Ｓｉ層１５５５上に提供される。

いくつかの例では、図１５および図１６に示されるように、窒化ケイ素ゲート誘電体１５５４は、プラズマ化学気相成長（ＰＥＣＶＤ：ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によって、金属ゲート層１３５３および窒化ケイ素パッシベーション層１３５２の上に重なるように半導体デバイス１３５０上に堆積される。同一または異なる例において、窒化ケイ素ゲート誘電体１５５４は、約０．３０μｍの厚さである。

図１５に関し、一例として、ａ−Ｓｉ層１５５５は、ＰＥＣＶＤ法によって窒化ケイ素ゲート誘電体１５５４上に堆積される。同一または異なる例において、ａ−Ｓｉ層１５５５は、約０．０８μｍの厚さである。

さらに、一例として、窒化ケイ素ＩＭＤ層１５５６は、ＰＥＣＶＤ法によってａ−Ｓｉ層１５５５上に堆積される。同一または異なる例において、窒化ケイ素ＩＭＤ層１５５６は、約０．１０μｍの厚さである。

いくつかの例において、窒化ケイ素ゲート誘電体１５５４、ａ−Ｓｉ層１５５５、および窒化ケイ素ＩＭＤ層１５５６は、全て、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．によって製造されたＡＭＡＴ Ｐ５０００を使用して、ＰＥＣＶＤ法によって堆積される。同一または異なる例において、窒化ケイ素ゲート誘電体１５５４、ａ−Ｓｉ層１５５５、および窒化ケイ素ＩＭＤ層１５５６が半導体デバイス１３５０上に堆積される温度は、約１８０℃より大きい。例えば、窒化ケイ素ゲート誘電体１５５４、ａ−Ｓｉ層１５５５、および窒化ケイ素ＩＭＤ層１５５６が半導体デバイス１３５０上に堆積される温度は、約１８０℃から約２５０℃である。一例では、窒化ケイ素ゲート誘電体１５５４、ａ−Ｓｉ層１５５５、および窒化ケイ素ＩＭＤ層１５５６が半導体デバイス１３５０上に堆積される温度は、約１８８℃から１９３℃である。さらに、窒化ケイ素ゲート誘電体１５５４、ａ−Ｓｉ層１５５５、および窒化ケイ素ＩＭＤ１５５６の半導体デバイス１３５０上への堆積は、ほぼ真空で行なわれる。

窒化ケイ素ゲート誘電体１５５４、ａ−Ｓｉ層１５５５、および窒化ケイ素ＩＭＤ層１５５６が半導体デバイス１３５０上に堆積された後、その結果生じた層がエッチングされる。例えば、窒化ケイ素は、１０：１の緩衝酸化物エッチング溶液（ＢＯＥ：ｂｕｆｆｅｒｅｄ ｏｘｉｄｅ ｅｔｃｈ）を用いてエッチングされる。さらに、ａ−Ｓｉ層１５５５は、ＡＭＡＴ８３３０を用いてエッチングされる。いくつかの例では、窒化ケイ素ＩＭＤ層１５５６およびａ−Ｓｉ層１５５５は、ａ−Ｓｉ層１５５５が露出するようにエッチングされる。すなわち、ａ−Ｓｉ層１５５５は、窒化ケイ素ＩＭＤ層１５５６によって完全には被覆されない。

次に、図１２の工程１１１２は、メサ・パッシベーション層を提供する作業１２１３を含む。図１７および図１８は、第１の実施例に従って、メサ・パッシベーション層を提供した後の半導体デバイス１３５０の一例を示す。

図１７に関し、一例として、半導体デバイス１３５０のデバイス形成領域において、メサ・パッシベーション層１７５７が、窒化ケイ素ゲート誘電体１５５４、ａ−Ｓｉ層１５５５、および窒化ケイ素ＩＭＤ層１５５６の上に重なるように半導体デバイス１３５０上に堆積される。メサ・パッシベーション層１７５７は、窒化ケイ素を含む。メサ・パッシベーション層１７５７は、ａ−Ｓｉ層１５５５の表面を保護および／または封止するためにａ−Ｓｉ層１５５５上に堆積され、それによって、ａ−Ｓｉ層１５５５の表面の汚染を防止するとともに、ａ−Ｓｉ層１５５５の表面に沿った漏れ電流を減少させる。図１８に関し、一例として、半導体デバイス１３５０のゲート接触形成領域において、メサ・パッシベーション層１７５７は、窒化ケイ素ゲート誘電体１５５４上に堆積される。

メサ・パッシベーション層１７５７は、ＰＥＣＶＤ法によって半導体デバイス１３５０上に堆積される。例えば、メサ・パッシベーション層１７５７は、約０．１０μｍの厚さである。同一または異なる例において、メサ・パッシベーション層１７５７は、ＡＭＡＴ Ｐ５０００を用いて、ＰＥＣＶＤ法によって堆積される。

続いて、図１２の工程１１１２は、１またはそれ以上のポスト・メサ・パッシベーション層のエッチングを行なう作業１２１４を含む。図１９および図２０は、１またはそれ以上のポスト・メサ・パッシベーション層のエッチングが行なわれた後の半導体デバイス１３５０の断面図を示す。例えば、図２０は、接触ゲートのエッチングが、半導体デバイス１３５０のゲート接触形成領域内で行なわれた後の半導体デバイス１３５０を示す。同一または異なる例において、図１９は、接触ａ−Ｓｉのエッチングが、半導体デバイス１３５０のデバイス形成領域内で行なわれた後の半導体デバイス１３５０を示す。

半導体デバイス１３５０のゲート接触形成領域における接触ゲートのエッチングによって、窒化ケイ素がエッチングされる。例えば、接触ゲートのエッチングによって、メサ・パッシベーション層１７５７および窒化ケイ素ゲート誘電体１５５４がエッチングされる。多くの例において、窒化ケイ素ゲート誘電体１５５４の直下の金属ゲート層１３５３は、エッチング工程におけるエッチング・ストップとして機能する。接触ゲート形成領域における接触ゲートのエッチングは、カリフォルニア州ペタルーマのＴｅｇａｌ Ｃｏｒｐｏｒａｔｉｏｎによって製造されたＴｅｇａｌ９０３内で実行される。接触ゲートのエッチングの後、ゲート接触２０９１が半導体デバイス１３５０上に形成される。ゲート接触２０９１は、図２９のゲート接触領域２９８１と関連する。

半導体デバイス１３５０のデバイス形成領域における接触ａ−Ｓｉのエッチングによって、窒化ケイ素がエッチング除去される。例えば、接触ａ−Ｓｉのエッチングによって、メサ・パッシベーション層１７５７および窒化ケイ素ＩＭＤ層１５５６がエッチング除去される。窒化ケイ素層は、１０：１のＢＯＥを用いてエッチングすることができる。窒化ケイ素ＩＭＤ層１５５６の下のａ−Ｓｉ層１５５５は、エッチング工程におけるエッチング・ストップとしての役割を果たす。接触ａ−Ｓｉのエッチングの後、ａ−Ｓｉ接触１９９０が半導体デバイス１３５０上に形成される。ａ−Ｓｉ接触１９９０は、図２９のａ−Ｓｉ接触領域２９８０に関連する。この実施例では、接触ａ−Ｓｉのエッチングおよび接触ゲートのエッチングは、個別のエッチング・マスクを使用した個別のエッチングである。

作業１２１４の後、図１２の工程１１１２は完了する。図１１に関し、手順１２０は、１またはそれ以上の接触要素を提供する工程１１１３へと続く。図２１は、工程１１１３が完了した後の半導体デバイス１３５０の一例におけるデバイス形成領域の断面図を示す。さらに、図２２は、工程１１１３が完了した後の半導体デバイス１３５０の一例におけるゲート接触形成領域の断面図を示す。

図２１に示された例において、Ｎ^＋ａ−Ｓｉ層２１５９が、メサ・パッシベーション層１７５７、ａ−Ｓｉ層１５５５、および窒化ケイ素ＩＭＤ層１５５６の一部上に提供される。図２１に示されるように、拡散バリア２１５８がＮ^＋ａ−Ｓｉ層２１５９上に提供され、さらに、金属層２１６０が拡散バリア２１５８上に提供される。同様に、図２２の例では、Ｎ^＋ａ−Ｓｉ層２１５９が、メサ・パッシベーション層１７５７、窒化ケイ素ゲート誘電体１５５４、およびゲート金属層１３５３の一部上に提供される。図２２に示されるように、拡散バリア２１５８がＮ^＋ａ−Ｓｉ層２１５９上に提供され、さらに、金属層２１６０が拡散バリア２１５８上に提供される。

Ｎ^＋ａ−Ｓｉ層２１５９はＰＥＣＶＤ法によって提供することができる。例えば、Ｎ^＋ａ−Ｓｉ層２１５９は、約０．０５μｍの厚さである。同一または異なる例において、Ｎ^＋ａ−Ｓｉ層２１５９は、ＡＭＡＴ Ｐ５０００を用いて、ＰＥＣＶＤ法によって堆積される。

一例では、拡散バリア２１５８はタンタル（Ｔａ）を含む。同一または異なる例では、金属層２１６０はアルミニウム（Ａｌ）を含む。拡散バリア２１５８は、金属層２１６０からの原子（例えばＡｌ原子）の移動が、Ｎ^＋ａ−Ｓｉ層２１５９内へ、続いてａ−Ｓｉ層１５５５内へ拡散することを防止する。拡散バリア２１５８および金属層２１６０は、スパッタリングによってＮ^＋ａ−Ｓｉ層２１５９上に堆積される。いくつかの例において、拡散バリア２１５８および金属層２１６０は、ＫＤＦ７４４を使用して堆積される。

Ｎ^＋ａ−Ｓｉ層２１５９、拡散バリア２１５８、および金属層２１６０が半導体デバイス１３５０上に堆積された後、これらの３層がエッチングされる。例えば、３層は、ＡＭＡＴ８３３０を使用してエッチングされる。いくつかの例では、Ｎ^＋ａ−Ｓｉ層２１５９、拡散バリア２１５８、および金属層２１６０は、３層の全てについて単一のレシピを用いてエッチングされる。一例として、Ｎ^＋ａ−Ｓｉ層２１５９、拡散バリア２１５８、および金属層２１６０は、約１４０ｓｃｃｍ（standard cubic centimeters per minute: standard cm³/min）の流量のホウ素三塩化物（ＢＣｌ_３）、および約１０ｓｃｃｍの流量の塩素ガス（Ｃｌ_２）を使用して、１分４５秒の間、約２０ｍＴｏｒｒの圧力下でエッチングされる。次に、Ｃｌ_２の流量が３０ｓｃｃｍに上げられ、一方で圧力が１５分間１０ｍＴｏｒｒに下げられる。次に、ＢＣｌ_３の流量が３０ｓｃｃｍに下げられ、一方で圧力が１５ｍＴｏｒｒに上げられる。最後に、ＢＣｌ_３およびＣｌ_２の流量が０にされ、酸素（Ｏ_２）が６０分間５０ｍＴｏｒｒの圧力下において５０ｓｃｃｍで導入される。

様々な実施例において、手順１２０は、ベース誘電材料を提供する工程１１９８を含む（図１１）。ベース誘電材料は、スピン・オン誘電材料（例えば誘電層２４６１（図２４））に一様な表面（例えば湿った層）を提供する。いくつかの例では、ベース誘電材料は、シリコン酸化物または窒化ケイ素（例えばベース誘電材料２４９９）を含む。多くの例では、ベース誘電材料は、以下で述べるような、第２誘電材料を提供するために用いられる工程（すなわち工程１１１７）と同一または類似の工程を用いて提供される。他の実施例では、手順１２０は、工程１１９８またはベース誘電材料の提供を含まない。

続いて、手順１２０は、第１誘電材料を提供する工程１１１４を含む。第１誘電材料は、工程１１１３の１またはそれ以上の接触要素上に提供される。いくつかの例では、第１誘電材料は、有機シロキサンをベースとした誘電材料、オルガノシロキサン誘電材料、および／またはシロキサンをベースとした誘電材料である。様々な実施例では、第１誘電材料は有機的である。有機シロキサンをベースとした誘電材料を使用することによって、無機シロキサンをベースとした誘電材料を使用するよりも厚い膜および柔軟な膜にすることができる。いくつかの例では、第１誘電材料は、層間誘電体として使用される。他の例では、第１誘電材料は、層内誘電体として使用される。

表１は、実施例に従って、工程１１１４において第１誘電材料として使用することができる誘電材料の一例の特性を示す。

表１で使用する場合、膜厚とは、表の他の特性を示すような誘電材料の望ましい厚さを意味する。透過率とは、誘電材料を透過する光の割合を意味する。平坦度とは、誘電材料の平坦化の程度（ＤＯＰ：ｄｅｇｒｅｅ ｏｆ ｐｌａｎａｒｉｚａｔｉｏｎ）を意味する。プラズマ誘発性損傷に対する耐性の欄には、膜に損傷を与えないであろうプラズマが示される。アドヒージョンとは、誘電材料が、少なくともこれらの他の材料に結合することを意味する。アウトガスとは、誘電材料のガス放出圧力または誘電材料がガスを放出する速度を示す。吸湿性とは、湿気が誘電材料に吸収される速度を意味する。ディスペンス・ツールとは、誘電材料を塗布するために使用される機器を意味する。

表２は、実施例に従って、工程１１１４において第１誘電材料として使用することができる誘電材料の他の例の特性を示す。

表２で使用する場合、エッチング化学（ｅｔｃｈ ｃｈｅｍｉｓｔｒｙ）とは、誘電材料をエッチングするために使用することができるエッチング化学を意味する。エッチング速度とは、エッチング化学を用いた場合の誘電材料の最低エッチング速度である。加工寸法（ｆｅａｔｕｒｅ ｓｉｚｅ）とは、誘電材料で形成された要素またはフィーチャの最小サイズを意味する。降服電圧とは、誘電材料が導体としての作用を開始するときの、長さ当りの電圧である。耐熱性とは、材料が不安定になる前に耐えられる最低温度である。

図２３は、第１誘電材料を提供する工程１１１４の一例を示す。様々な実施例では、第１誘電材料は、スピン・オン誘電体である。従って、これらの例では、誘電体は、第１金属層および様々な窒化ケイ素層上に第１誘電材料をスピン・コーティングすることにより、半導体デバイスに塗布される。様々な実施例では、第１誘電材料の塗布は、オハイオ州ウェストチェスターのＲｉｔｅ Ｔｒａｃｋ， Ｉｎｃ．から入手可能なＲｉｔｅ Ｔｒａｃｋ８６００で実行することができる。

図２３を参照して、工程１１１４は、第１の予定速度で半導体デバイスを回転させる作業２３３０を含む。いくつかの例では、第１の予定回転速度は、約５００ｒｐｍと約２０００ｒｐｍとの間である。同一または異なる実施例では、第１の予定速度は約１０００ｒｐｍである。

続いて、工程１１１４は、第１誘電材料を分配（ｄｉｓｐｅｎｓｅ）する作業２３３１を含む。いくつかの例では、基板が第１の予定速度で回転している間に第１誘電材料が基板上に分配される。いくつかの例では、第１誘電材料は、注射器を使用して分配される。例えば、基板が６インチの直径のウエハである場合、約４ｍＬ（ミリリットル）が半導体デバイス上に分配される。いくつかの例では、分配中の注射器の先端の圧力は、約１５ｋＰａである。同一または異なる実施例では、注射器が第１誘電材料を分配した後、その注射器は約１ｋＰａの吸戻し圧力を有する。注射器の吸戻し圧力は、分配工程の完了後に、注射器から余分な量の第１誘電材料が滴下することを防止する。６インチのウエハでは、分配工程に約３秒を要する。作業２３３１が完了するまで、半導体デバイスは第１の予定速度で回転する。

様々な実施例では、動的分配工程が用いられる。すなわち、基板が回転している間に第１誘電材料が分配される。いくつかの例では、第１誘電材料は基板の中心に分配される。他の例では、注射器は、分配工程の開始時には基板の中心上に位置し、基板が回転している間に、秒速約３０から約６０ミリメートルの一定速度で基板の中心から基板の端部まで移動する。他の実施例では、静的分配工程が用いられる。すなわち、分配工程の間、基板は回転しない。

次に、工程１１１４は、半導体デバイスの速度を、第１の予定速度から第２の予定速度に上げる作業２３３２を含む。いくつかの例において、第２の予定回転速度は、約２０００ｒｐｍと約４０００ｒｐｍとの間である。同一または異なる実施例では、第２の予定速度は、約２６００ｒｐｍである。半導体デバイスを約２６００ｒｐｍの第２の予定速度で３０秒間回転させることによって、半導体デバイスの表面上に約２μｍの厚さの第１誘電材料が分散される。第１誘電材料の厚さの相違は、異なる第２の予定速度を用いることにより達成することができる。

図３０は、第１誘電材料の厚さに対する半導体材料の回転率（すなわち速度）を示す。

工程１１１４は、エッジ・ビード除去を行なう作業２３３３をさらに含む。いくつかの例では、第１誘電材料が、作業２３３１および作業２３３２中に基板の端部に向かう遠心力によって外方向へ流れ、半導体デバイスの上面端部上に隆起（すなわちエッジ・ビード）を形成する。エッジ・ビードは、乾燥時に剥げ落ちることによって、半導体デバイスの欠陥を増加させ、かつ／または、製造された機器を破損するおそれがある。従って、エッジ・ビードは、作業２３３３中に除去される。いくつかの例では、作業２３３１および作業２３３２で使用される機器に、エッジ・ビード除去装置が含まれる。いくつかの例では、基板の端部周囲の第１誘電材料を除去するために、溶剤がエッジ・ビード上にスプレーされる。いくつかの例では、半導体デバイスが第３の予定速度で回転する間に、溶剤が、例えば、基板の端部の内側の約５〜約６ミリメートルにわたってスプレーされる。さらに、いくつかの例では、基板の端部から第１誘電材料を除去することによって、第２誘電材料が第１誘電材料上に提供されるときに（図１１の工程１１１７）、第２誘電材料によって第１誘電材料の端部を確実に覆うことができる。

いくつかの例では、シクロヘキサノン、プロピレン・グリコール・モノメチル・エーテル・アセテート（ＰＧＭＥＡ）、または他のエッジ・ビード除去溶剤を使用する。いくつかの例では、半導体デバイスは、エッジ・ビード除去工程の間に、約１０００ｒｐｍの第３の予定速度で回転する。いくつかの例では、半導体デバイスは、約３０秒間第３の予定速度で回転し、その間に溶剤がビード・エッジ上にスプレーされる。

さらに、工程１１１４は、半導体デバイスの回転を停止させる作業２３３４へと続く。半導体デバイスの回転を停止させた後、工程１１１４は完了する。

図１１を参照して、手順１２０は、半導体デバイスをベーキングする工程１１１５を含む。いくつかの例では、半導体デバイスのベーキングは、工程１１１４の第１誘電材料、工程１１９８のベース誘電材料、工程１１１３の１またはそれ以上の接触要素、工程１１１２の１またはそれ以上の第１半導体要素、および手順１１０の基板のベーキングを含む。ベーキングの目的の１つは、エッジ・ビード工程で用いた溶剤を蒸発させることである。さらに、半導体デバイスのベーキングによって、平坦化が促進し、膜の欠陥が減少し、第１誘電材料が架橋結合する。

様々な実施例では、半導体デバイスのベーキングは、２つのベーキング・シーケンスを用いて行なわれる。ベーキング工程は、ホットプレートを使用して大気圧で行なわれる。工程１１１５は、例えば、Ｒｉｔｅ Ｔｒａｃｋ ８８００内で行なわれる。

第１ベーキングは、約１６０℃で約６０秒間ベーキングされる。他の例では、第１ベーキングは、約１５０℃で約６０秒間ベーキングされる。第１ベーキングが完了した後、いくつかの例では、半導体デバイスは、第２ベーキングの前に、約３０秒間冷却される。半導体デバイスは、室温で（チル・プレートを使用せずに）冷却される。半導体デバイスが冷却される理由は、例えば、ハンドリング・システムが、半導体デバイスをハンドルするために、ポリテトラフルオロエチレン（例えば、デラウェア州ウィルミントンのＥ．Ｉ．ｄｕ Ｐｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ ａｎｄ ＣｏｍｐａｎｙのＴｅｆｌｏｎ（登録商標）材料）が被覆されたチャックを使用するからである。ポリテトラフルオロエチレンが被覆されたチャック上に熱い半導体デバイスを置くと、チャックに損傷を与える。他の機器が使用される場合は、冷却工程をスキップすることも可能である。

半導体デバイスを冷却した後、半導体デバイスに対して、ホットプレート上で２回目のベーキングが行なわれる。いくつかの実施例では、第２ベーキングは、約１６０℃より高い温度で約６０秒間行なわれるが、これはＰＧＭＥＡの沸点が１６０℃であるからである。例えば、第１ベーキングが１６０℃であった場合は、第２ベーキングは約１７０℃で約６０秒間である。また、第１ベーキングが１５０℃であった場合は、第２ベーキングは約２００℃で約６０秒間である。第２ベーキングが完了した後、半導体デバイスは、再び３０秒間冷却される。他の実施例において、ベーキングの他のシーケンスを実行することも可能である。

ベーキングが完了した後、手順１２０における次の工程は、第１誘電材料を硬化(curing)させる工程１１１６である。第１誘電材料を硬化することによって、第１誘電材料の架橋結合が強化される。いくつかの例では、硬化は、大気圧（すなわち約１気圧）で、窒素雰囲気のコンベクション・オーブン内で行なわれる。

様々な例では、半導体デバイスはオーブン内に入れられる。その後、オーブン内の温度は約２００℃まで上げられ、半導体デバイスは約２００℃で約１時間ベーキングされる。温度は、工程１１１４の第１誘電材料のアウトガスを最小限にするために、毎分約１〜２℃の速度で上げられる。ベーキングが完了した後、温度は室温までゆっくりと下げられる（例えば毎分１〜２℃）。

他の実施例では、５回の個別のベーキングによるベーキング工程が用いられる。最初のベーキングは、約６０℃で１０分間のベーキングである。室温から約６０℃への上昇時間は、約１０分である。約６０℃でベーキングした後、温度は、約３２分かけて約１６０℃まで上げられる。半導体デバイスは、約１６０℃で約３５分間ベーキングされる。

１６０℃でベーキングされた後、コンベクション・オーブンの温度は、さらに、約１０分かけて約１８０℃まで上げられる。半導体デバイスは、約１８０℃で約２０分間ベーキングされる。

１８０℃でベーキングされた後、温度は、約５０分かけて約２００℃まで上げられる。半導体デバイスは、約２００℃で約６０分間ベーキングされる。このベーキング手順では、最後に、オーブン内の温度が約７０分かけて約６０℃まで下げられる。半導体デバイスは、約６０℃で約１０分間ベーキングされる。ベーキングが完了した後、半導体デバイスは、図１１の手順１２０へ進む前に、ほぼ室温まで冷却される。半導体デバイスのベーキングによって、１またはそれ以上の接触要素のアニールが促進される。

続いて、手順１２０は、第２誘電材料を提供する工程１１１７を含む。いくつかの例では、第２誘電材料の提供は、オルガノシロキサンの誘電層（すなわち工程１１１４の第１誘電材料）上に第２誘電材料を堆積させることを含む。いくつかの例では、第２誘電材料は、窒化ケイ素を含む。同一または異なる例では、第２誘電材料は、シリコンオキシニトライド（ＳｉＯ_ｘＮ_ｙ）、シリコン酸化物、および／または二酸化けい素（ＳｉＯ_２）を含む。いくつかの例では、低温ＰＥＣＶＤ処理が、第２誘電材料を堆積させるために用いられる。いくつかの例では、第２誘電材料を提供する工程の一部として、第１誘電材料が第２誘電材料によって被覆される。いくつかの例では、第１誘電材料の端部が第２誘電材料で被覆されるので、第１誘電材料は、その後の酸素（Ｏ_２）プラズマ・アッシングにおいて露出することがない。酸素プラズマ・アッシングは、いくつかの例では、第１誘電材料のグレードを下げるおそれがある。

第２誘電材料は、約０．１μｍから約０．２μｍの厚さで堆積される。第２誘電材料は、その後のエッチングから第１誘電材料を保護するために堆積される。

手順１２０の次の工程は、第２誘電材料上にマスクを提供する工程１１１８である。工程１１１８で用いられるマスクは、図１１の工程１１１９のエッチング作業のためのエッチング・マスクのようなものである。

いくつかの例では、工程１１１８は、シロキサンをベースとした誘電層（すなわち、工程１１１４の第１誘電材料）上にパターン化されたフォトレジストを塗布すること、または、有機シロキサンをベースとした誘電体（すなわち工程１１１４の第１誘電材料）上でマスクをパターン化することを含む。同様に、工程１１１８は、オルガノシロキサンの誘電層（すなわち工程１１１４の第１誘電材料）上にパターン化されたマスクを提供することを含む。

いくつかの例では、マスクは、第１誘電材料および第２誘電材料のエッチングされない１またはそれ以上の部分をカバーする。マスクは、図１１の工程１１１９のエッチング工程中にマスクがエッチングされないような厚さで提供される。いくつかの例では、マスクは、約３．５μｍの厚さ、または、約２．５μｍから約５．０μｍの厚さを有する。

いくつかの例では、マスクはフォトレジストを含む。いくつかの例では、フォトレジストは、ルクセンブルクのＡＺ Ｍａｔｅｒｉａｌ ｏｆ Ｌｕｘｅｍｂｏｕｒｇによって製造されたＡＺ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＭｉＲ ９００フォトレジストである。いくつかの例では、フォトレジストは、Ｒｉｔｅ Ｔｒａｃｋ ８８００を使用して、第２誘電材料上に塗布される。例えば、半導体デバイスは、マスク（例えばフォトレジスト）と共にベーパー・プライムおよびスピン・コーティングされる。半導体デバイスをコーティングした後、半導体デバイスは、１０５℃で約６０秒間ベーキングされる。

次に、半導体デバイスは、テンプレートを用いて正確な位置に整合され、ＵＶ光（紫外線）に暴露されて、マスク・イメージがテンプレートからマスクへ転写される。マスクを暴露した後、半導体デバイスは約１１０℃で約９０秒間ベーキングされる。その後、マスクは、標準的な現像液を用いて約９０秒間パドル現像され、ＵＶ光に暴露されなかったフォトレジストの部分が除去される。

現像が完了した後、第２誘電材料上にマスクを提供する最後の部分である、マスク上でのフォトレジスト・リフロー工程が行なわれる。フォトレジスト・リフローは、フォトレジストが現像された後にマスクを加熱し、フォトレジストを少なくとも半液体状にしてフローする工程である。

いくつかの例では、半導体デバイスは、約１４０℃で約６０秒間ベーキングされる。このフォトレジスト・リフロー工程によって、マスク端部の鋭さが減少するので、図１１の工程１１１９でエッチングされたとき、第１誘電体および第２誘電体内のビアは、傾斜した側面を有するであろう。いくつかの例では、傾斜した側面は、水平から約３０程度の角度である。

次に、手順１２０は、ベース誘電材料、第１誘電材料、および第２誘電材料をエッチングする工程１１１９を含む。ベース誘電材料、第１誘電材料、および第２誘電材料は、ベース誘電材料、第１誘電材料、および第２誘電材料内にビアを形成するためにエッチングされる。

いくつかの例では、ベース誘電材料、第１誘電材料、および第２誘電材料は、同一のエッチング・マスクを使用して、同一工程でエッチングされる。他の例では、第１誘電材料は第１工程でエッチングされ、第２誘電材料は第２工程でエッチングされ、ベース誘電体は第３工程でエッチングされる。

これらの他の例では、マスクがベース誘電材料に施され、ベース誘電材料がエッチングされ、そして、第１誘電材料が図１１の工程１１１４で提供される前に、マスクが除去される。続いて、マスクが第１誘電材料に施され、第１誘電材料がエッチングされ、そして、第２誘電材料が図１１の工程１１１８で提供される前に、マスクが除去される。その後、マスクが第２誘電材料に施され、第２誘電材料がエッチングされる。他の例では、第２誘電材料は、工程１１１８のマスクを使用してエッチングされ、マスクが除去され、そして、パターン化された第２誘電材料が、第１誘電材料をパターン化するためのマスクとして使用される。

多くの実施例では、ベース誘電材料、第１誘電材料、および第２誘電材料は、プラズマ・エッチングされる。同一または異なる実施例では、ベース誘電材料、第１誘電材料、および第２誘電材料は、反応性イオン・エッチング（ＲＩＥ）される。いくつかの例では、ベース誘電材料、第１誘電材料、および第２誘電材料は、フッ素をベースとしたエッチング液でエッチングされる。いくつかの例では、エッチング剤は、トリフルオロメタン（ＣＨＦ_３）、六フッ化硫黄（ＳＦ_６）または他のフッ素をベースとしたエッチング剤である。

ベース誘電材料が無い（ずなわち、工程１１９８がスキップされる）いくつかの例では、第１材料は、上述したようなオルガノシロキサン誘電材料であり、また、第２材料は窒化ケイ素である。これらの例では、第１誘電材料および第２誘電材料は、六フッ化硫黄（ＳＦ_６）を用いて約４分間、ＲＩＥエッチングされる。六フッ化硫黄がエッチング剤として使用される場合、エッチングは、六フッ化硫黄と酸素（Ｏ_２）が１：２の比率であるプラズマ・チャンバ内で行なわれる。

第１誘電材料および第２誘電材料に対する六フッ化硫黄のエッチング速度は、ほぼ同一（すなわち、毎分約０．５μｍ）である。しかしながら、第２誘電材料のエッチング速度は、第１誘電材料よりもわずかに速い。ある例では、エッチング中のプラズマ・チャンバ内の圧力は、約５０ｍＴｏｒｒから約４００ｍＴｏｒｒである。ＲＩＥエッチングは、カリフォルニア州ペタルーマのＴｅｇａｌ Ｃｏｒｐｏｒａｔｉｏｎにより製造されたＴｅｇａｌ９０１内で行なわれる。

第２誘電材料は、第１誘電材料の前にエッチングされ、第１誘電材料は、ベース誘電材料の前にエッチングされる。多くの例では、ベース誘電材料の直下の金属層は、エッチング工程におけるエッチング・ストップとして機能する。六フッ化硫黄がエッチング剤として使用される場合、金属層はアルミニウムであるべきである。この実施例では、六フッ化硫黄によってこれらの２つの金属がエッチングされるので、金属層は、モリブデンまたはタンタルであってはならない。異なる実施例において、上に重なる第２誘電体層のエッチングがタイム・エッチングである場合には、金属層は、モリブデンおよび／またはタンタルを含んでもよい。

いくつかの例において、ＢＯＥおよび塩素をベースとしたエッチング剤は使用することができない。なぜなら、それらは、第１誘電材料がオルガノシロキサン誘電材料であるときに、第１誘電材料をエッチングしないからである。図２４は、エッチング・ベース誘電材料２４９９、第１誘電材料２４６１、および第２誘電材料２４６２をエッチングした後の半導体デバイス１３５０の一例におけるデバイス形成領域の断面図を示す。図１１の工程１１１９の後、図２４に示されるように、半導体デバイス１３５０はビア２４６３を含む。ビア２４６３は、図２９のビア領域２９８２に関連する。第２誘電体層２４６２上のマスクは、図２４に示されていない。

再び図１１を参照して、手順１２０の次の工程は、マスクを除去する工程１１２０である。いくつかの例では、マスクは、１１０℃より低い温度でマスク（例えばフォトレジスト）をアッシングすることにより除去される。マスクが１１０℃より高い温度でアッシングされた場合は、第１誘電材料に亀裂が生じるおそれがある。従って、いくつかの例では、マスクのアッシングは、約７０℃から約９０℃の範囲の温度で行なわれる。同一または異なる例において、マスクのアッシングは、約７７℃から約８４℃の範囲の温度で行なわれる。

アッシングは、約３００ｍＴｏｒｒを超えない圧力で行なわれる。酸素（Ｏ_２）は、約５０ｓｃｃｍの速度で、アッシング工程中チャンバ内を流通する。様々な例では、アッシング手順は、Ｔｅｇａｌ９０１内で行なわれる。マスクをアッシングした後、半導体デバイスは、脱イオン水で洗浄され、スピン乾燥される。いくつかの例では、洗浄は、クイック・ダンプ・リンサ内で行なわれ、また、乾燥は、スピン・リンス・ドライヤ内で行なわれる。

他の例では、フォトレジストを除去するために、ウエット・ストリップが使用される。いくつかの実施例では、Ｎ−メチルピロリドン（ＮＭＰ：Ｎ−ｍｅｔｈｙｌ ｐｙｒｏｌｉｄｉｎｏｎｅ）をベースとしたストリッパが使用される。

図２１の手順１２０の次の工程は、１またはそれ以上の第２半導体要素を提供する工程１１２１である。１またはそれ以上の第２半導体要素の例としては、第２金属層、インジウム酸化スズ（ＩＴＯ：ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）層、および窒化ケイ素層が含まれる。

一例として、図２５は、第２金属層２５６４およびＩＴＯ層２５６５を提供した後の半導体デバイス１３５０の一例におけるデバイス形成領域の断面図を示す。第２金属層２５６４は、第２誘電材料２４６２上、および、少なくとも部分的にビア２４６３（図２４）内に堆積される。第２金属層２５６４はモリブデンを含み、約０．１５μｍの厚さである。いくつかの例では、第２金属層２５６４は、ＫＤＦ７４４を使用したスパッタリングによって堆積される。

ＩＴＯ層２５６５は、第２金属層２５６４上に堆積される。ＩＴＯ層２５６５は、インジウム酸化スズを含み、約０．０５μｍの厚さである。いくつかの例では、ＩＴＯ層は、ＫＤＦ７４４を使用したスパッタリングによって堆積される。

いくつかの例では、第２金属層２５６４は、パターン・エッチングされる。
その後、ＩＴＯ層２５６５が、第２金属層２５６４上に堆積され、さらに、パターン・エッチングされる。一例として、第２金属層２５６４およびＩＴＯ層２５６５は、ＡＭＡＴ８３３０を使用してエッチングされる。

図２６は、窒化ケイ素層２６６６を提供した後の半導体デバイス１３５０の一例におけるデバイス形成領域の断面図を示す。窒化ケイ素層２６６６は、ＩＴＯ層２５６５上に堆積され、約０．１０μｍの厚さである。いくつかの例では、窒化ケイ素層２６６６は、ＡＭＡＴ Ｐ５０００を使用してＰＥＣＶＤ法によって堆積される。同一または他の例では、窒化ケイ素層２６６６は、ストップ層であるＩＴＯ層２５６５と共に、Ｔｅｇａｌ９０１を使用してエッチングされる。

工程１１２１の後、手順１２０は完了する。図１を参照して、方法１００の次の手順は、キャリア基板から、フレキシブル基板に結合された半導体要素を含むフレキシブル基板を取り外す手順１３０である。いくつかの例では、フレキシブル基板は、手でキャリア基板からフレキシブル基板を剥がすことにより、キャリア基板から取り外される。

他の実施例に変わり、図２７は、フレキシブル基板を平坦化する方法２７００の一例を示す。同一または異なる実施例では、方法２７００は、オルガノシロキサン誘電材料をエッチングする方法であると考えられる。方法２７００はまた、有機シロキサンをベースとした誘電体をエッチングする方法、あるいは、シロキサンをベースとした誘電材料をエッチングする方法であると考えられる。方法２７００は単に典型例であり、ここに示された実施例に制限されない。方法２７００は、ここで特に図示または記述されない様々な実施例に用いることができる。

図２７を参照して、方法２７００は、基板を提供する手順２７１１を含む。
手順２７１１は、図２の工程２１１と同一または類似である。基板は、図４の基板４５０と同一または類似である。さらに、他の実施例では、手順２７１１は、図１の方法１１０と同一または類似であり、また、基板は、基板４５０と同一または類似であり、フレキシブル基板アセンブリ５４０の一部である。

方法２７００は、第１誘電材料を提供する手順２７１２へと続く。いくつかの例では、第１誘電材料は、図２４の第２誘電材料２４６２、および図１１の工程１１１７と同一または類似である。例えば、第２誘電材料２４６２は、約０．１μｍから約０．２μｍの厚さを有する窒化ケイ素層を含む。

方法２７００の次の手順は、第２誘電材料を提供する手順２７１３である。
第２誘電材料は、図２４の第１誘電材料２４６１と同一または類似である。手順２７１３は、図１の工程１１１４と同一または類似である。

方法２７００は、第２誘電材料をベーキングする手順２７１４へ続く。いくつかの例では、手順２７１４は、図１１の工程１１１５と同一または類似である。

続いて、方法２７００は、第２誘電材料を硬化する手順２７１５を含む。いくつかの例では、手順２７１５は、図１１の工程１１１６と同一または類似である。

他の例では、コンベクション・オーブン内での５回の個別のベーキングを行うという異なるベーキング手順が用いられる。最初のベーキングは、約４０℃で約１０分間のベーキングである。室温から４０℃までの上昇時間は、約２分である。４０℃でベーキングした後、温度は、３２分かけて約１６０℃まで上げられる。その後、フレキシブル基板は、約１６０℃で約３５分間ベーキングされる。

約１６０℃でベーキングした後、コンベクション・オーブンの温度は、約１０分間かけて約１８０℃まで上げられる。フレキシブル基板は、約１８０℃で約２０分間ベーキングされる。

約１８０℃でベーキングした後、温度は、約５０分かけて約２３０℃まで上げられる。あるいは、温度は、毎分約２℃ずつ約２３０℃まで上げられる。フレキシブル基板は、約２３０℃で約１５時間ベーキングされる。

このベーキング手順において、最後に、オーブン内の温度は、約８５分かけて約６０℃まで下げられる。フレキシブル基板は、約６０℃で約１０分間ベーキングされる。ベーキングが完了した後、フレキシブル基板は、図２７の方法２７００に進む前に、ほぼ室温まで冷却される。

方法２７００は、第３誘電材料を提供する手順２７１６へ続く。いくつかの例では、第３誘電材料は、約０．２μｍから約０．４μｍの厚さで堆積される。いくつかの例では、第３誘電材料は、窒化ケイ素の約０．３μｍの厚さの層である。第３誘電材料を堆積した後、フレキシブル基板は、約１８０℃で約５分間、インシチュ（ｉｎ−ｓｉｔｕ）ベーキングされる。いくつかの例では、第３誘電材料は、図１３の窒化物パッシベーション層１３５２と同一または類似である。

図２８は、第２実施例に従って、第３誘電材料を提供した後の半導体デバイス２８５０の一例を示す。この例では、第１誘電材料２８７１は、フレキシブル基板アセンブリ５４０上に提供される。第２誘電材料２８７２は、第１誘電材料２８７１上に提供され、さらに、第３誘電材料２８７３は、第２誘電材料２８７２上に提供される。

第３誘電層を提供した後、方法２７００は完了する。結果として生じた半導体デバイス（図２８の２８５０）は、方法１００の手順１１０において提供されたフレキシブル基板として使用される。

本発明は特定の実施例に関して記述されたが、当業者であれば、本発明の精神または範囲から逸脱することなく様々な変更が可能であることが解るであろう。例えば、方法１００に追加のベーキングおよび／またはクリーニング手順を加えてもよいことは、直ちに明白になるであろう。さらに、ここに記述された手作業による手順は、機械により自動的に行なうこともできる。このような変更に関する追加の例についても、上記において与えられている。従って、開示された実施例は、本発明の範囲の例示であると解すべきであり、制限するものであると解すべきではない。本発明の範囲は、添付の請求項によって要求される範囲のみによって制限されると解すべきである。ここで論じられたフレキシブル基板アセンブリおよび方法は、様々な実施例において実行することが可能であること、さらに、これらの実施例に関する以上の記述は、必ずしもあらゆる実施例について完全に記述したものでないことは、通常の当業者であれば直ちに明白となろう。図面に関する詳細な記述および図面自体は、少なくとも１つの好適な実施例を示すが、代替の実施例が示されてもよい。

任意の特定の請求項で請求されるすべてのエレメント（構成要件）は、その特定の請求項で請求される本発明にとって必須のものである。したがって、１またはそれ以上の特許請求される構成要件を置き換えることは再構成となり、訂正ではない。さらに、特有の諸実施形態に関して、利益、他の利点、および問題に対する解決策が述べられてきた。しかし、その利益、利点、問題に対する解決策、およびそのいずれかの利益、利点、または解決策を生じさせる、あるいはより明確にすることのできる任意の１またはそれ以上の構成要件を、請求項のいずれかまたはすべてのものに関して、重要で、必要な、または必須の特徴もしくは構成要件であると解釈すべきではない。

さらに、本明細書で開示される実施形態および限定は、その実施形態および／または限定が、（１）請求項中で明示的に請求されていない場合、また（２）均等論の下で、請求項における明示的な構成要件および／または限定の均等物であり、あるいは潜在的な均等物である場合、公有の原則（ｄｏｃｔｒｉｎｅ ｏｆ ｄｅｄｉｃａｔｉｏｎ）の下で公共用として提供されることはない。

Claims (19)

1. 半導体デバイスを提供する方法において、前記方法は、
   フレキシブル基板を提供する段階と、
   前記フレキシブル基板上に少なくとも１つの材料層を堆積させる段階であって、前記少なくとも１つの材料層の堆積は、少なくとも１８０℃の温度で生じる、段階と、
   金属層と前記金属層の下のＮ^＋アモルファス・シリコン層との間に拡散バリアを前記フレキシブル基板上に提供する段階と、
   第１誘電材料を前記金属層の上に提供する段階であって、前記第１誘電材料は、有機シロキサンをベースとした誘電材料からなる、段階と、
   から構成されることを特徴とする方法。
2. 前記フレキシブル基板上に少なくとも１つの材料層を堆積させる段階は、
   アモルファス・シリコン層を堆積させる段階、
   窒化ケイ素ゲート誘電体を堆積させる段階、および、
   窒化ケイ素金属間誘電層を堆積させる段階、
   のうちの少なくとも１つを含むことを特徴とする請求項１記載の方法。
3. 前記フレキシブル基板上に少なくとも１つの材料層を堆積させる段階は、少なくとも１８８℃の温度で生じること、および、
   前記フレキシブル基板上に少なくとも１つの材料層を堆積させる段階は、ほぼ真空圧力で生じること、
   のうちの少なくとも１つを含むことを特徴とする請求項１または２記載の方法。
4. 前記拡散バリアは、タンタルを含むこと、および、
   前記フレキシブル基板は、ポリエチレン・ナフタレートを含むこと、
   のうちの少なくとも１つを含むことを特徴とする請求項１−３のいずれかに記載の方法。
5. 前記フレキシブル基板は、平坦化されたフレキシブル基板を含むことを特徴とする請求項１−４のいずれかに記載の方法。
6. キャリア基板を提供する段階と、
   前記キャリア基板を前記フレキシブル基板に結合する段階と、
   をさらに含むことを特徴とする請求項１−５のいずれかに記載の方法。
7. 第２誘電材料を提供する段階であって、前記第２誘電材料は窒化ケイ素を含み、かつ前記第１誘電材料上に堆積される、段階と、
   前記第１誘電材料、前記第２誘電材料、前記フレキシブル基板、および前記少なくとも１つの材料層をベーキングする段階であって、前記ベーキングの温度は、少なくとも２００℃に達する、段階と、
   をさらに含むことを特徴とする請求項１記載の方法。
8. 前記第１誘電材料を提供する前にベース誘電材料を提供する段階であって、前記ベース誘電材料は、シリコン酸化物を含むことを特徴とする請求項１または８記載の方法。
9. 半導体デバイスを提供する方法において、前記方法は、
   キャリア基板を提供する段階と、
   フレキシブル基板を提供する段階であって、前記フレキシブル基板は平坦化されている、段階と、
   前記キャリア基板を前記フレキシブル基板に接着性をもって結合させると、前記フレキシブル基板を前記キャリア基板から手で剥離させることにより、前記フレキシブル基板を前記キャリア基板から分離することができるように、前記キャリア基板を前記フレキシブル基板に接着材で結合する段階と、
   前記フレキシブル基板上にゲート金属層を堆積させる段階と、
   前記ゲート金属層上に１またはそれ以上のシリコン含有層を堆積させる段階であって、前記１またはそれ以上のシリコン含有層を堆積させる温度は、少なくとも１８０℃に達する、段階と、
   前記１またはそれ以上のシリコン含有層上に、１またはそれ以上の接触要素を堆積させる段階であって、前記１またはそれ以上の接触要素は拡散バリアを含む、段階と、
   前記１またはそれ以上の接触要素上に第１誘電材料を堆積させる段階であって、前記第１誘電材料は有機シロキサンをベースとした誘電材料を含む、段階と、
   前記第１誘電材料上に第２誘電材料を堆積させる段階であって、前記第２誘電材料は窒化ケイ素を含む、段階と、
   前記第１誘電材料、前記第２誘電材料、前記フレキシブル基板、前記キャリア基板、前記ゲート金属層、前記１またはそれ以上のシリコン含有層、および前記１またはそれ以上の接触要素をベーキングする段階であって、前記ベーキングの温度は、少なくとも２００℃に達する、段階と、
   前記ベーキングの後に、前記フレキシブル基板を前記キャリア基板から手で剥離させることにより、前記フレキシブル基板を前記キャリア基板から分離させる段階と、
   から構成されることを特徴とする方法。
10. 前記１またはそれ以上のシリコン含有層は、アモルファス・シリコン層を含むことを特徴とする請求項９記載の方法。
11. 前記１またはそれ以上のシリコン含有層は、窒化ケイ素ゲート誘電層および窒化ケイ素金属間誘電層をさらにを含むことを特徴とする請求項１０記載の方法。
12. 前記窒化ケイ素金属間誘電層、前記アモルファス・シリコン層、および前記窒化ケイ素ゲート誘電層をエッチングする段階であって、その結果、前記アモルファス・シリコン層の一部が暴露する、段階と、
    前記窒化ケイ素金属間誘電層、前記アモルファス・シリコン層、および前記窒化ケイ素ゲート誘電層上にメサ・パッシベーション層を堆積させる段階であって、その結果、前記メサ・パッシベーション層が前記アモルファス・シリコン層の暴露部分をカバーする、段階と、
    をさらに含むことを特徴とする請求項１１記載の方法。
13. 前記拡散バリアはタンタルを含み、
    前記１またはそれ以上の接触要素は、金属層およびＮ^＋アモルファス・シリコン層をさらに含む、
    ことを特徴とする請求項９−１２のいずれかに記載の方法。
14. 前記１またはそれ以上の接触要素を堆積させる段階は、前記金属層と前記Ｎ^＋アモルファス・シリコン層との間に前記拡散バリアを堆積させる段階を含むことを特徴とする請求項１３記載の方法。
15. 前記１またはそれ以上の接触要素をエッチングする段階であって、前記１またはそれ以上の接触要素が単一の工程でエッチングされることを特徴とする請求項１４記載の方法。
16. 前記１またはそれ以上のシリコンを堆積させる段階は、プラズマ化学気相成長法を使用する段階を含むことを特徴とする請求項９−１５のいずれかに記載の方法。
17. キャリア基板と、
    フレキシブル基板と、
    キャリア基板をフレキシブル基板に結合する接着層であって、前記接着層は、前記キャリア基板を前記フレキシブル基板に接着性をもって結合すると、前記フレキシブル基板を前記キャリア基板から手で剥離させることにより、前記フレキシブル基板を前記キャリア基板から分離することができるように形成する、接着層と、
    前記フレキシブル基板上の金属ゲート層と、
    前記金属ゲート層上のアモルファス・シリコン層であって、前記アモルファス・シリコン層は、少なくとも１８０℃の温度の工程中に堆積される、アモルファス・シリコン層と、
    前記アモルファス・シリコン層上のＮ^＋アモルファス・シリコン層と、
    拡散バリアと、
    金属層と、
    から構成される半導体デバイスであって、
    前記拡散バリアは、前記金属層と前記Ｎ^＋アモルファス・シリコン層との間に位置することを特徴とする半導体デバイス。
18. 前記フレキシブル基板は、ポリエチレン・ナフタレートを含むこと、
    前記拡散バリアは、タンタルを含むこと、および、
    前記金属層は、アルミニウムを含むこと、
    のうちの少なくとも１つを特徴とする請求項１７記載の半導体デバイス。
19. 前記アモルファス・シリコン層と前記Ｎ^＋アモルファス・シリコン層との間にメサ・パッシベーション層をさらに含むことを特徴とする請求項１７または１８記載の半導体デバイス。

Images