JP2003309121A

JP2003309121A - 多層微細配線構造およびその作製方法

Info

Publication number: JP2003309121A
Application number: JP2002112890A
Authority: JP
Inventors: Masahiro Aoyanagi; 昌宏青柳; Hiroshi Nakagawa; 博仲川; Kazuhiko Tokoro; 和彦所; Katsuya Kikuchi; 克弥菊地; Hiroshi Itaya; 博板谷; Shigemasa Segawa; 繁昌瀬川
Original assignee: PI R&D Co Ltd; National Institute of Advanced Industrial Science and Technology AIST
Current assignee: PI R&D Co Ltd; National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2002-04-16
Filing date: 2002-04-16
Publication date: 2003-10-31
Anticipated expiration: 2022-04-16
Also published as: JP4197403B2

Abstract

(57)【要約】【課題】高速情報処理用デジタル集積回路チップ内お
よびそのチップを搭載するためのパッケージ、モジュー
ル、ボードなどの実装系内における多層配線の作製方法
に関する新しい多層微細配線構造およびその作製方法を
提案する。【解決手段】高解像感光性ポリイミドを絶縁層とし
て、銅、銀、金、アルミニウム、パラジウム、ニオブな
どの金属を配線層として用いて、ストリップライン、マ
イクロストリップライン、同軸ラインなどの伝送線路構
造を有する多層微細配線構造を実現するため、広い周波
数帯域について、インピーダンスが一定に制御され、デ
ジタル高速信号伝送に適する線路を実現することができ
る。高解像特性を有する感光性ポリイミドを絶縁層とし
て用いることにより、絶縁層へのビア穴加工がリソグラ
フィ工程のみで達成され、また、金属配線層をリフトオ
フ法によりパターン形成することにより、従来の多層配
線技術に比べて、高密度の配線構造が実現でき、大幅に
工程が簡略化される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高速情報処理用デ
ジタル集積回路チップ内およびそのチップを搭載するた
めのパッケージ，モジュール，ボードなどの実装系内に
おける多層配線の作製方法に関し、特に感光性有機膜を
絶縁層として、金属を配線層として用いたことを特徴と
する多層微細配線構造およびその作製方法に関する。

【０００２】

【従来の技術】従来、集積回路チップ内およびチップを
搭載するためのパッケージ，モジュール，ボードなどの
実装系内における多層配線は、チップ内では、酸化シリ
コン膜，窒化シリコン膜を絶縁層として、銅，アルミニ
ウム，金などを金属配線層としたものが用いられてお
り、また、実装系内では、エポキシ，ポリイミド，液晶
ポリマー，テフロン（登録商標）などの有機膜を絶縁層
として、銅，銀，金などを金属配線層としたものが一般
に用いられている。これらの多層配線における信号線路
のインピーダンスは、チップ内では、伝送線路として設
計されないため、特に一定値に制御されてはおらず、ま
た、実装系内では、50 ohm，28 ohm，14 ohmなど一定値
に設計されるのが通常であった。なお、電気的には線路
のインピーダンスを低くするほど、クロストークなどの
線路間の相互作用が少なくなることが知られている。

【０００３】しかし、そのような多層配線に対する高密
度化の要求は、とどまるところがなく、配線の微細化に
ついては、チップ内で、0.1ミクロンのレベル、実装系
内で、50ミクロンのレベルに達しつつあり、今後も微細
化の進展が強く望まれている。信号線路としての配線
は、高速信号伝送の能力を十分に発揮するために特性イ
ンピーダンスについて、均一性と再現性の良い状態で実
現する必要がある。もちろん、チップ内においても同様
である。

【０００４】インピーダンスを均一に制御して実現する
ための多層配線構造としては、ストリップライン、マイ
クロストリップライン、同軸ラインなどの伝送線路構造
が考えられる。このような配線構造は、マイクロ波集積
回路では、広く一般に用いられているが、デジタル集積
回路では、超伝導集積回路など一部の例を除き、ほとん
ど用いられていなかった。

【０００５】このような伝送線路構造においてインピー
ダンス値を一定に保つには、信号線の幅を一定に制御
し、信号線とグランド層との間隔、つまり、絶縁層の厚
さを一定に制御することで達成される。また、高密度化
のため、インピーダンス値を変えずに、信号線の幅を小
さくするには、絶縁層の厚さを薄くしたり、比誘電率の
値を小さくしたりすることで実現できる。

【０００６】マイクロ波集積回路の例は、集積度が低い
ため、多層配線および微細配線を用いる必要がない。超
伝導集積回路の例は、絶縁層、配線層ともに真空プロセ
スであるスパッタリング法により作成されるため、多大
なコストがかかり、多層化の実現には、不向きであっ
た。

【０００７】しかしながら、従来の多層配線技術（デジ
タル集積回路用，マイクロ集積回路用およびチップ実装
系用）では、本発明が目指すインピーダンス制御された
高密度微細多層配線構造を実現できなかった。特許第２
９８１８５５号公報に開示されている超伝導集積回路の
例は、工程数が多く、複雑な作成プロセスとなることが
問題であった。

【０００８】

【課題を解決するための手段】上記の問題点を解決する
ために、本発明では、ミクロンからサブミクロンの高解
像度を有する感光性ポリイミドを絶縁層として、銅，
銀，金，アルミニウム，パラジウム，ニオブなどの金属
を配線層として用いて、ストリップライン，マイクロス
トリップライン，同軸ラインなどの伝送線路構造を有す
る多層微細配線構造を実現するものである。ここで、ポ
リイミドとは、イミド結合を有する有機高分子を指して
いる。

【０００９】本発明の多層微細配線構造は、ストリップ
ライン，マイクロストリップライン，同軸ラインなどの
伝送線路構造を有するため、広い周波数帯域について、
インピーダンスが一定に制御され、デジタル高速信号伝
送に適する線路を実現することができる。

【００１０】本発明の多層微細配線構造は、ミクロンか
らサブミクロンレベルの高解像特性を有する感光性有機
膜を絶縁層として用いることにより、絶縁層へのビアホ
ール加工がリソグラフィ工程のみで達成され、スピン塗
布により高解像度感光性有機材料を前工程において作製
された電極，配線層により凹凸のある表面の上に塗布す
ることにより高解像度感光性有機絶縁膜の表面が平坦化
されて形成され、又、金属配線層をリフトオフ法により
パターン形成することにより、従来の多層配線技術に比
べて、高密度の配線構造が実現でき、大幅に工程が簡略
化される。

【００１１】

【発明の実施の形態】本発明を図１〜図９の実施形態を
参照して説明する。図１および図2は、本発明の多層微
細配線構造を構成する基本配線層例を概念的に説明する
図である。図1は、基本配線層を切り取った斜視図を示
し、図２は、図１の断面AＡおよび断面BＢにおける積層
断面構造を示している。図1，図2では、２本の線路が交
差する際に線路が直交するように配置されるデュアルス
トリップ線路の微細配線例である。

【００１２】図中、３，３Ａはグランド層、４，４Ａ，
４Ｂ，４Ｃは高解像度感光性絶縁材料、例えば感光性ポ
リイミドの絶縁層、６，６Ａはビア、３'，３Ａ'は電
極、７，７Ａは微細信号線を表す。微細構造の信号線７
と信号線７Ａとは直交している。図１，図２の基本配線
層の配線数以上の微細配線が必要な場合、高解像度感光
性絶縁層を介して積層し、電極３'，３Ａに接続するビ
アを介して電極が引き出す構成にすることにより、多層
微細配線構造が実現できる。

【００１３】信号線７，７Ａはグランド層３，３Ａ間に
配置されるので、信号線のインピーダンスダンスが設定
しやすい。デュアルストリップ線路は、交差部のインピ
ーダンスが線路のインピーダンスより低くなる問題点が
あるが、線路の殆どは、一定のインピーダンスになり、
配線の引き回しの自由度が高いことから、シングルスト
リップ線路に比べて、非常に優れている。図３は、デュ
アルストリップ線路（同図（ａ））、シングルストリッ
プ線路（（ｂ））及び同軸線路（（ｃ））の断面構造の
比較を示している。なお、本明細書及び図面で同じ参照
符号を付したものは同じものなので、説明はしない。

【００１４】図４ないし図７の作製工程は、本発明の多
層微細配線構造の作製方法における、図１の基本配線層
と電極引き出しを作製する工程を示す。本発明の作製方
法をこれらの作製工程のフロー図により説明する。

【００１５】（Ｓ１）では、シリコン，石英，サファイ
ア，ガリウムヒ素などのウエハ形状の平滑基板１を用意
する。（Ｓ２）では、信号線，グランド層などの電極か
ら引き出し電極を形成するためのレジストパターン２を
リソグラフィ技術により形成し、スパッタリング法によ
り、銅，銀，金，アルミニウム，パラジウム，ニオブな
どの電極材料を平滑レジストパターン２に堆積して、グ
ランド層３，電極３'を形成する。次に、リフトオフ法
によりレジストパターン２を除去する。

【００１６】（Ｓ３）では、例えばProceedings of SPI
E Vol. 4345 (2001), pp.1073-1078に記載されているよ
うなブロック共重合法により合成される、イミド結合を
有する有機高分子（ポリイミド）を基本材料として、さ
らにジアゾナフトキノン系感光剤を添加して、調製され
る高解像度ポジ型感光性ポリイミドを用いて、スピン塗
布により感光性ポリイミド膜４を形成する。この際、粘
度を変えて、２，３回に分けて塗布することにより、上
記（Ｓ２）で形成したレジストパターン２の除去による
溝構造は埋められ、しかも感光性ポリイミド膜４の表面
は平坦化することができる。次に、露光，現像ＥＤによ
り、電極３'から電極を引き出すためのビア（Via）を形
成するビアホール５をポリイミド絶縁層４に形成する。

【００１７】（Ｓ４）では、メッキ法によりビアホール
５内に銅，銀，金，パラジウムなどの電極材料を充填し
て、ビア６を形成する。

【００１８】（Ｓ５）では、リソグラフィ技術により第
１配線７を形成するためのレジストパターン２Ａを形成
し、スパッタリング法によりレジストパターン２Ａ上に
銅、銀，金，アルミニウム，パラジウム，ニオブなどの
電極材料を堆積（層７，７‘）し、レジストパターン２
Ａの溝内に配線層７を形成する。次に、リフトオフ法に
よりレジストパターン２Ａを除去する。

【００１９】（Ｓ６）では、高解像度感光性ポリイミド
を用いて、スピン塗布により感光性ポリイミド膜４Ａを
形成する。このとき、粘度を変えて、２，３回に分けて
塗布することにより、上記（Ｓ５）で形成された配線構
造（配線層７）表面から所定厚さの感光性ポリイミド膜
４Ａを形成し、しかも感光性ポリイミド膜４Ａの表面は
平坦化された表面とすることができる。次に、露光・現
像ＥＤにより、ポリイミド絶縁層４Ａにビアホール５Ａ
を形成する。

【００２０】（Ｓ７）では、メッキ法によりビアホール
５Ａ内に銅，銀，金、パラジウムなどの電極材料を充填
し、ビア６Ａを形成する。

【００２１】（Ｓ８）では、リソグラフィ技術により、
第２配線７Ａを形成するためのレジストパターン２Ｂを
形成し、スパッタリング法により銅，銀，金，アルミニ
ウム，パラジウム，ニオブなどの電極材料をレジストパ
ターン２Ｂ上に堆積し、溝内に配線層７Ａを形成する。
次に、リフトオフ法によりレジストパターン２Ｂを除去
する。

【００２２】（Ｓ９）では、高解像度感光性ポリイミド
を用いて、スピン塗布により高解像度感光性ポリイミド
膜４Ｂを形成する。この際、塗布に際しては、粘度を変
えて、２，３回に分けて塗布することにより、上記（Ｓ
８）で形成された配線構造を含む高解像度感光性ポリイ
ミド膜４Ｂは平坦化される。次に、露光・現像ＥＤによ
り、高解像度感光性ポリイミド絶縁層４Ｂにビアホール
５Ｂを形成する。

【００２３】（Ｓ１０）では、メッキ法によりビアホー
ル５Ｂ内に銅，銀，金，パラジウムなどの電極材料を充
填し、ビア６Ｂを形成する。

【００２４】（Ｓ１１）では、リソグラフィ技術によ
り、ビア６Ｂから引き出し電極を形成するためのレジス
トパターン２Ｃを高解像度感光性ポリイミド層４Ｂ上に
形成し、スパッタリング法により銅，銀，金，アルミニ
ウム，パラジウム，ニオブなどを堆積し、グランド層３
Ａ，電極３Ａ'を形成する。次に、リフトオフ法により
レジストパターン２Ｃ及びレジストパターン２Ｃを除去
する。

【００２５】（Ｓ１２）では、高解像度感光性ポリイミ
ドを用いて、スピン塗布により高解像度感光性ポリイミ
ド膜４Ｃを形成する。この際、粘度を変えて、２，３回
に分けて塗布することにより、上記（Ｓ１１）で形成し
た溝構造を埋めて、しかも感光性ポリイミド膜４Ｃの表
面は平坦化されたものとなる。次に、露光・現像ＥＤに
より、電極３Ａ'に連通するバンプホール８を感光性ポ
リイミド層４Ｃに形成する。

【００２６】（Ｓ１３）では、メッキ法によりバンプホ
ール内に銅、銀、金、パラジウムなどを充填し、バンプ
（Bump）９を形成する。続いて、基板１を研削により薄
くし、ドライエッチングにより上記（Ｓ２）で作製した
グランド層３を露出させる。

【００２７】（Ｓ１４）では、高解像度感光性ポリイミ
ドを用いて、グランド層上にスピン塗布により感光性ポ
リイミド膜４Ｄを形成する。このとき、粘度を変えて、
２，３回に分けて塗布することにより、上記（Ｓ２）で
形成した溝構造を埋めて、感光性ポリイミド層４Ｄの表
面は平坦化されたものとなる。次に、露光・現像ＥＤに
より、ポリイミド絶縁層４Ｄにバンプホール８Ａを形成
する。

【００２８】（Ｓ１５）では、メッキ法によりバンプホ
ール８Ａ内に銅，銀，金，パラジウムなどの電極材料を
充填して、電極３'に接続されるバンプ９Ａを作製す
る。

【００２９】図８（ａ）は、ストリップ線路（図３
（ｂ））を使用した他の基本配線層例の断面図を示す。
この断面図は、基板の端における層構造を示しており、
下のグランド層３から上のグランド層３Ａまでビア６，
６Ａ，６Ｂを順次接続して、更にこのような構造を横方
向に広げて多数設けることで、シールド効果を持たせる
ようにしたものである。図８（ｂ）は、（ａ）の基板端
のビアパターンを溝パターン１０にして、シールド壁を
形成した例である。

【００３０】図４ないし図７の作製工程は、図１の基本
配線層を作製するものであるが、微細配線構造が多数必
要なときは、図４〜図７の工程を繰り返して、基本配線
層を積層する多層構造にすればよい。積層する場合は、
（Ｓ１２）まで終了した時点で、（Ｓ４）にもどって再
度（Ｓ１２）まで工程の手順を順次繰り返すことで、所
定の積層数を有する多層微細配線構造を作製することが
できる。

【００３１】なお、（Ｓ４），（Ｓ７），（Ｓ１０），
（Ｓ１３），（Ｓ１５）で実施するメッキ法としては、
必要に応じてPd, Ti, TiN, Nb, NbNなどのシード層をス
パッタリング法あるいは真空蒸着法により堆積した後、
無電解メッキ法と電解メッキ法を組み合わせて行う。

【００３２】例えば、配線幅を２ミクロン、配線層の厚
さを0.5ミクロン、感光性ポリイミド絶縁層の厚さを1ミ
クロン、感光性ポリイミド絶縁層の比誘電率を2.5と設
計した場合において、線路のインピーダンスは、４８oh
m程度と予測される。

【００３３】図９は、本発明の方法により作製した多層
配線構造例を示す。図中、１１はＬＳＩチップ、１２は
高密度インターポーザ１２を表す。複数のＬＳＩチップ
１１は高密度に集積して実装され、高密度インターポー
ザ１２はＬＳＩチップ間を短い距離で多数チャンネルの
電気的に接続した様子を示す（図９（ｂ）は，（ａ）の
ＣＣ断面を表す。）。この高密度インターポーザ１２内
の配線構造に、本発明の基本配線層１３（図１）を積層
した多層微細配線構造１４が用いられる。

【００３４】

【発明の効果】本発明によれば、ミクロンからサブミク
ロンの高解像度感光性有機材料、特に感光性ポリイミド
を絶縁層として、銀，金，アルミニウム，パラジウム，
ニオブなどの電極材料を配線路として用いて、ストリッ
プライン，マイクロストリップライン，同軸ラインなど
の伝送線路構造を有する多層微細配線構造を実現するた
め、広い周波数帯域について、インピーダンスが一定に
制御され、デジタル高速信号伝送に適する線路を実現す
ることができる。信号線を中間に、グランド層を上側及
び下側に配置した微細配線構造を基本構造とすることに
より、伝送線路のインピーダンスが設定しやすくなる。

【００３５】また、高解像度感光性有機材料を絶縁層と
して用いることにより、絶縁層へのビアホール加工がリ
ソグラフィ工程のみで達成され、スピン塗布により高解
像度感光性有機材料を前工程において作製された電極，
配線層により凹凸のある表面の上に塗布することにより
高解像度感光性有機絶縁膜の表面が平坦化されて形成さ
れ、また、金属配線層をリフトオフ法によりパターン形
成することにより、従来の多層配線技術に比べて、大幅
に工程が簡略化される。

【図面の簡単な説明】

【図１】本発明の多層微細配線構造例の基本層の斜視図
を示す。

【図２】図１の基本層の断面AＡ,BＢにおける積層断面
図を示す。

【図３】本発明の実施形態として、デュアルストリップ
線路、ストリップ線路、同軸線路を形成している場合の
多層微細配線構造の基本層断面図を示す。

【図４】本発明の実施形態として、多層微細配線構造の
作製工程の最初の工程を示す工程フロー図を示す。

【図５】本発明の実施形態として、図４の作製工程に続
く工程フロー図を示す。

【図６】本発明の実施形態として、図５の作製工程に続
く工程フロー図を示す。

【図７】本発明の実施形態として、図６の作製工程に続
く工程フロー図を示す。

【図８】本発明の多層微細配線構造における他の構造例
の基本層を示す図である。

【図９】本発明の実施形態として、複数のLＳＩチップ
を集積して実装するための高密度インターポーザを示す
図である。

【符号の説明】

１基板２〜２Ｃレジストパターン３，３Ａグランド層４〜４Ｄ感光性有機材料層５〜５Ｂビアホール６〜６Ｂビア７，７Ａ信号線８，７Ａバンプホール９，９Ａバンプ１０シールド壁

フロントページの続き (72)発明者所和彦茨城県つくば市東１−１−１独立行政法人産業技術総合研究所つくばセンター内 (72)発明者菊地克弥茨城県つくば市東１−１−１独立行政法人産業技術総合研究所つくばセンター内 (72)発明者板谷博神奈川県横浜市金沢区並木３丁目９番６号 (72)発明者瀬川繁昌千葉県市川市相之川２丁目６番28号Ｆターム(参考） 5F033 GG02 GG04 HH07 HH08 HH11 HH13 HH14 JJ07 JJ08 JJ11 JJ13 JJ14 KK07 KK08 KK11 KK13 KK14 PP14 PP15 PP27 PP28 QQ09 QQ37 QQ44 RR22 RR27 SS21 VV00 VV05 VV07

Claims

【特許請求の範囲】

【請求項１】高速情報処理用デジタル集積回路チップ
内およびそのチップを搭載するためのパッケージ，モジ
ュール，ボードなどの実装系内における多層配線構造で
あって、絶縁層に高解像度感光性有機材料を使用し、配
線層及びグランド層に銅，銀，金，アルミニウム，パラ
ジウム，ニオブなどの電極材料を使用して、作製された
ストリップライン，マイクロストリップライン，同軸ラ
インなどの信号線及びグランド層からなる伝送線路構造
を含むことを特徴とする多層微細配線構造。
【請求項２】信号線を中間に、グランド層を上側及び
下側に配置した微細配線構造を積層して構成したことを
特徴とする請求項１記載の多層微細配線構造。
【請求項３】請求項１若しくは請求項２いずれか記載
の高解像度感光性有機材料にポリイミドを使用すること
を特徴とする多層微細配線構造。
【請求項４】ウエハ形状の平滑基板上に、引き出し電
極を形成するためのレジストパターンをリソグラフィ技
術で形成し、スパッタリング法により配線用金属を堆積
してグランド層を形成し、リフトオフ法によりレジスト
パターンを除去する第１ステップと、高解像度感光性有機材料のスピン塗布により感光性有機
膜を形成し、露光、現像により該有機膜絶縁層にビアホ
ールを形成し、メッキ法によりビアホール内に電極用金
属を充填する第２のステップと、第１配線を形成するためのレジストパターンをリソグラ
フィ技術により形成し、スパッタリング法により電極用
金属を堆積し、リフトオフ法によりレジストパターン膜
を除去して第１配線を形成する第３のステップと、高解像度感光性有機材料のスピン塗布により感光性有機
膜を第１配線を包含する厚さで形成し、露光、現像によ
り、有機膜絶縁層にビアホールを形成し、メッキ法によ
りビアホール内に電極用材料を充填して、ビアを形成す
る第４のステップと、第２配線を形成するためのレジストパターンをリソグラ
フィ技術により形成し、電極用材料を堆積し、リフトオ
フ法によりレジストパターンを除去して第２配線を形成
する第５のステップと、高解像度感光性有機材料のスピン塗布により感光性有機
膜を第２配線を包含する厚さで形成し、感光性有機膜の
露光、現像により、感光性有機膜絶縁層にビアホールを
形成し、メッキ法によりビアホール内に電極用材料を充
填してビアを形成する第６のステップと、引き出し電極を形成するためのレジストパターンをリソ
グラフィ技術により形成し、スパッタリング法により電
極用材料を堆積してグランド層を形成し、リフトオフ法
によりレジストパターンを除去する第７のステップと、高解像度感光性有機材料のスピン塗布により感光性有機
絶縁膜を第１配線を包含する厚さで形成し、露光、現像
により、感光性有機膜絶縁層にバンプホールを形成し、
メッキ法によりバンプホール内に電極用材料を充填して
バンプを形成する第８のステップと、基板を研削により薄くし、ドライエッチングにより先に
作製したグランド層を露出させる第９のステップと、高解像度感光性有機材料のスピン塗布により感光性有機
膜を形成し、露光、現像により、感光性有機膜絶縁層に
バンプホールを形成し、メッキ法によりバンプホール内
に電極用材料を充填してバンプを形成する第１０のステ
ップ、の作製工程を含むことを特徴とする多層微細配線
構造の作製方法。
【請求項５】請求項４記載の多層微細配線構造の作製
方法において、高解像度感光性有機材料として、ポリイ
ミドを用いたことを特徴とする多層微細配線構造の作製
方法。