JP4197403B2 - 多層配線構造の作製方法 - Google Patents
多層配線構造の作製方法 Download PDFInfo
- Publication number
- JP4197403B2 JP4197403B2 JP2002112890A JP2002112890A JP4197403B2 JP 4197403 B2 JP4197403 B2 JP 4197403B2 JP 2002112890 A JP2002112890 A JP 2002112890A JP 2002112890 A JP2002112890 A JP 2002112890A JP 4197403 B2 JP4197403 B2 JP 4197403B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- resist pattern
- electrode
- electrode material
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、情報処理用デジタル集積回路チップ内およびそのチップを搭載するためのパッケージ,モジュール,ボードな どの実装系内における多層配線の作製方法に関し、特に感光性有機膜を絶縁層として、金属を配線層として用いたことを特徴とする多層配線構造の作製方法に関する。
【0002】
【従来の技術】
従来、集積回路チップ内およびチップを搭載するためのパッケージ,モジュール,ボードなどの実装系内における多層配線は、チップ内では、酸化シリコン膜,窒化シリコン膜を絶縁層として、銅,アルミニウム,金などを金属配線層としたものが用いられており、また、実装系内では、エポキシ,ポリイミド,液晶ポリマー,テフロン(登録商標)などの有機膜を絶縁層として、銅,銀,金などを金属配線層としたものが一般に用いられている。これらの多層配線における信号線路のインピーダンスは、チップ内では、伝送線路として設計されないため、特に一定値に制御されてはおらず、また、実装系内では、50 ohm,28 ohm,14 ohmなど一定値に設計されるのが通常であった。なお、電気的には線路のインピーダンスを低くするほど、クロストークなどの線路間の相互作用が少なくなることが知られている。
【0003】
しかし、そのような多層配線に対する高密度化の要求は、とどまるところがなく、配線の微細化については、チップ内で、0.1ミクロンのレベル、実装系内で、50ミクロンのレベルに達しつつあり、今後も微細化の進展が強く望まれている。信号線路としての配線は、高速信号伝送の能力を十分に発揮するために特性インピーダンスについて、均一性と再現性の良い状態で実現する必要がある。もちろん、チップ内においても同様である。
【0004】
インピーダンスを均一に制御して実現するための多層配線構造としては、ストリップライン、マイクロストリップライン、同軸ラインなどの伝送線路構造が考えられる。このような配線構造は、マイクロ波集積回路では、広く一般に用いられているが、デジタル集積回路では、超伝導集積回路など一部の例を除き、ほとんど用いられていなかった。
【0005】
このような伝送線路構造においてインピーダンス値を一定に保つには、信号線の幅を一定に制御し、信号線とグランド層との間隔、つまり、絶縁層の厚さを一定に制御することで達成される。
また、高密度化のため、インピーダンス値を変えずに、信号線の幅を小さくするには、絶縁層の厚さを薄くしたり、比誘電率の値を小さくしたりすることで実現できる。
【0006】
マイクロ波集積回路の例は、集積度が低いため、多層配線および微細配線を用いる必要がない。超伝導集積回路の例は、絶縁層、配線層ともに真空プロセスであるスパッタリング法により作成されるため、多大なコストがかかり、多層化の実現には、不向きであった。
【0007】
しかしながら、従来の多層配線技術(デジタル集積回路用,マイクロ集積回路用およびチップ実装系用)では、本発明が目指すインピーダンス制御された高密度微細多層配線構造を実現できなかった。
特許第2981855号公報に開示されている超伝導集積回路の例は、工程数が多く、複雑な作成プロセスとなることが問題であった。
【0008】
【課題を解決するための手段】
上記の問題点を解決するために、本発明では、ミクロンからサブミクロンの高解像度を有する感光性ポリイミドを絶縁層として、銅,銀,金,アルミニウム,パラジウム,ニオブなどの金属を配線層として用いて、ストリップライン,マイクロストリップライン,同軸ラインなどの伝送線路構造を有する多層配線構造を実現するものである。ここで、ポリイミドとは、イミド結合を有する有機高分子を指している。
【0009】
本発明の多層配線構造は、ストリップライン,マイクロストリップライン,同軸ラインなどの伝送線路構造を有するため、広い周波数帯域について、インピーダンスが一定に制御され、デジタル高速信号伝送に適する線路を実現することができる。
【0010】
本発明の多層配線構造は、ミクロンからサブミクロンレベルの高解像特性を有する感光性有機膜を絶縁層として用いることにより、絶縁層へのビアホール加工がリソグラフィ工程のみで達成され、スピン塗布により高解像度感光性有機材料を前工程において作製された電極,配線層により凹凸のある表面の上に塗布することにより高解像度感光性有機絶縁膜の表面が平坦化されて形成され、又、金属配線層をリフトオフ法によりパターン形成することにより、従来の多層配線技術に比べて、高密度の配線構造が実現でき、大幅に工程が簡略化される。
【0011】
【発明の実施の形態】
本発明を図1〜図9の実施形態を参照して説明する。図1および図2は、本発明の多層微細配線構造を構成する基本配線層例を概念的に説明する図である。図1は、基本配線層を切り取った斜視図を示し、図2は、図1の断面AAおよび断面BBにおける積層断面構造を示している。図1,図2では、2本の線路が交差する際に線路が直交するように配置されるデュアルストリップ線路の微細配線例である。
【0012】
図中、3,3Aはグランド層、4,4A,4B,4Cは高解像度感光性絶縁材料、例えば感光性ポリイミドの絶縁層、6,6Aはビア、3',3A'は電極、7,7Aは微細信号線を表す。微細構造の信号線7と信号線7Aとは直交している。図1,図2の基本配線層の配線数以上の微細配線が必要な場合、高解像度感光性絶縁層を介して積層し、電極3',3Aに接続するビアを介して電極が引き出す構成にすることにより、多層微細配線構造が実現できる。
【0013】
信号線7,7Aはグランド層3,3A間に配置されるので、信号線のインピーダンスダンスが設定しやすい。デュアルストリップ線路は、交差部のインピーダンスが線路のインピーダンスより低くなる問題点があるが、線路の殆どは、一定のインピーダンスになり、配線の引き回しの自由度が高いことから、シングルストリップ線路に比べて、非常に優れている。図3は、デュアルストリップ線路(同図(a))、シングルストリップ線路((b))及び同軸線路((c))の断面構造の比較を示している。なお、本明細書及び図面で同じ参照符号を付したものは同じものなので、説明はしない。
【0014】
図4ないし図7の作製工程は、本発明の多層微細配線構造の作製方法における、図1の基本配線層と電極引き出しを作製する工程を示す。本発明の作製方法をこれらの作製工程のフロー図により説明する。
【0015】
(S1)では、シリコン,石英,サファイア,ガリウムヒ素などのウエハ形状の平滑基板1を用意する。
(S2)では、信号線,グランド層などの電極から引き出し電極を形成するためのレジストパターン2をリソグラフィ技術により形成し、スパッタリング法により、銅,銀,金,アルミニウム,パラジウム,ニオブなどの電極材料を平滑レジストパターン2に堆積して、グランド層3,電極3'を形成する。次に、リフトオフ法によりレジストパターン2を除去する。
【0016】
(S3)では、例えばProceedings of SPIE Vol. 4345 (2001), pp.1073-1078に記載されているようなブロック共重合法により合成される、イミド結合を有する有機高分子(ポリイミド)を基本材料として、さらにジアゾナフトキノン系感光剤を添加して、調製される高解像度ポジ型感光性ポリイミドを用いて、スピン塗布により感光性ポリイミド膜4を形成する。この際、粘度を変えて、2,3回に分けて塗布することにより、上記(S2)で形成したレジストパターン2の除去による溝構造は埋められ、しかも感光性ポリイミド膜4の表面は平坦化することができる。次に、露光,現像EDにより、電極3'から電極を引き出すためのビア(Via)を形成するビアホール5をポリイミド絶縁層4に形成する。
【0017】
(S4)では、メッキ法によりビアホール5内に銅,銀,金,パラジウムなどの電極材料を充填して、ビア6を形成する。
【0018】
(S5)では、リソグラフィ技術により第1配線7を形成するためのレジストパターン2Aを形成し、スパッタリング法によりレジストパターン2A上に銅、銀,金,アルミニウム,パラジウム,ニオブなどの電極材料を堆積(層7,7‘)し、レジストパターン2Aの溝内に配線層7を形成する。次に、リフトオフ法によりレジストパターン2Aを除去する。
【0019】
(S6)では、高解像度感光性ポリイミドを用いて、スピン塗布により感光性ポリイミド膜4Aを形成する。このとき、粘度を変えて、2,3回に分けて塗布することにより、上記(S5)で形成された配線構造(配線層7)表面から所定厚さの感光性ポリイミド膜4Aを形成し、しかも感光性ポリイミド膜4Aの表面は平坦化された表面とすることができる。次に、露光・現像EDにより、ポリイミド絶縁層4Aにビアホール5Aを形成する。
【0020】
(S7)では、メッキ法によりビアホール5A内に銅,銀,金、パラジウムなどの電極材料を充填し、ビア6Aを形成する。
【0021】
(S8)では、リソグラフィ技術により、第2配線7Aを形成するためのレジストパターン2Bを形成し、スパッタリング法により銅,銀,金,アルミニウム,パラジウム,ニオブなどの電極材料をレジストパターン2B上に堆積し、溝内に配線層7Aを形成する。次に、リフトオフ法によりレジストパターン2Bを除去する。
【0022】
(S9)では、高解像度感光性ポリイミドを用いて、スピン塗布により高解像度感光性ポリイミド膜4Bを形成する。この際、塗布に際しては、粘度を変えて、2,3回に分けて塗布することにより、上記(S8)で形成された配線構造を含む高解像度感光性ポリイミド膜4Bは平坦化される。次に、露光・現像EDにより、高解像度感光性ポリイミド絶縁層4Bにビアホール5Bを形成する。
【0023】
(S10)では、メッキ法によりビアホール5B内に銅,銀,金,パラジウムなどの電極材料を充填し、ビア6Bを形成する。
【0024】
(S11)では、リソグラフィ技術により、ビア6Bから引き出し電極を形成するためのレジストパターン2Cを高解像度感光性ポリイミド層4B上に形成し、スパッタリング法により銅,銀,金,アルミニウム,パラジウム,ニオブなどを堆積し、グランド層3A,電極3A'を形成する。次に、リフトオフ法によりレジストパターン2C及びレジストパターン2Cを除去する。
【0025】
(S12)では、高解像度感光性ポリイミドを用いて、スピン塗布により高解像度感光性ポリイミド膜4Cを形成する。この際、粘度を変えて、2,3回に分けて塗布することにより、上記(S11)で形成した溝構造を埋めて、しかも感光性ポリイミド膜4Cの表面は平坦化されたものとなる。次に、露光・現像EDにより、電極3A'に連通するバンプホール8を感光性ポリイミド層4Cに形成する。
【0026】
(S13)では、メッキ法によりバンプホール内に銅、銀、金、パラジウムなどを充填し、バンプ(Bump)9を形成する。続いて、基板1を研削により薄くし、ドライエッチングにより上記(S2)で作製したグランド層3を露出させる。
【0027】
(S14)では、高解像度感光性ポリイミドを用いて、グランド層上にスピン塗布により感光性ポリイミド膜4Dを形成する。このとき、粘度を変えて、2,3回に分けて塗布することにより、上記(S2)で形成した溝構造を埋めて、感光性ポリイミド層4Dの表面は平坦化されたものとなる。次に、露光・現像EDにより、ポリイミド絶縁層4Dにバンプホール8Aを形成する。
【0028】
(S15)では、メッキ法によりバンプホール8A内に銅,銀,金,パラジウムなどの電極材料を充填して、電極3'に接続されるバンプ9Aを作製する。
【0029】
図8(a)は、ストリップ線路(図3(b))を使用した他の基本配線層例の断面図を示す。この断面図は、基板の端における層構造を示しており、下のグランド層3から上のグランド層3Aまでビア6,6A,6Bを順次接続して、更にこのような構造を横方向に広げて多数設けることで、シールド効果を持たせるようにしたものである。図8(b)は、(a)の基板端のビアパターンを溝パターン10にして、シールド壁を形成した例である。
【0030】
図4ないし図7の作製工程は、図1の基本配線層を作製するものであるが、微細配線構造が多数必要なときは、図4〜図7の工程を繰り返して、基本配線層を積層する多層構造にすればよい。積層する場合は、(S12)まで終了した時点で、(S4)にもどって再度(S12)まで工程の手順を順次繰り返すことで、所定の積層数を有する多層微細配線構造を作製することができる。
【0031】
なお、(S4),(S7),(S10),(S13),(S15)で実施するメッキ法としては、必要に応じてPd, Ti, TiN, Nb, NbNなどのシード層をスパッタリング法あるいは真空蒸着法により堆積した後、無電解メッキ法と電解メッキ法を組み合わせて行う。
【0032】
例えば、配線幅を2ミクロン、配線層の厚さを0.5ミクロン、感光性ポリイミド絶縁層の厚さを1ミクロン、感光性ポリイミド絶縁層の比誘電率を2.5と設計した場合において、線路のインピーダンスは、48ohm程度と予測される。
【0033】
図9は、本発明の方法により作製した多層配線構造例を示す。図中、11はLSIチップ、12は高密度インターポーザ12を表す。複数のLSIチップ11は高密度に集積して実装され、高密度インターポーザ12はLSIチップ間を短い距離で多数チャンネルの電気的に接続した様子を示す(図9(b)は,(a)のCC断面を表す。)。この高密度インターポーザ12内の配線構造に、本発明の基本配線層13(図1)を積層した多層微細配線構造14が用いられる。
【0034】
【発明の効果】
本発明によれば、ミクロンからサブミクロンの高解像度感光性有機材料、特に感光性ポリイミドを絶縁層として、銀,金,アルミニウム,パラジウム,ニオブなどの電極材料を配線路として用いて、ストリップライン,マイクロストリップライン,同軸ラインなどの伝送線路構造を有する多層配線構造を実現するため、広い周波数帯域について、インピーダンスが一定に制御され、デジタル高速信号伝送に適する線路を実現することができる。信号線を中間に、グランド層を上側及び下側に配置した配線構造を基本構造とすることにより、伝送線路のインピーダンスが設定しやすくなる。
【0035】
また、高解像度感光性有機材料を絶縁層として用いることにより、絶縁層へのビアホール加工がリソグラフィ工程のみで達成され、スピン塗布により高解像度感光性有機材料を前工程において作製された電極,配線層により凹凸のある表面の上に塗布することにより高解像度感光性有機絶縁膜の表面が平坦化されて形成され、また、金属配線層をリフトオフ法によりパターン形成することにより、従来の多層配線技術に比べて、大幅に工程が簡略化される。
【図面の簡単な説明】
【図1】本発明の多層微細配線構造例の基本層の斜視図を示す。
【図2】図1の基本層の断面AA,BBにおける積層断面図を示す。
【図3】本発明の実施形態として、デュアルストリップ線路、ストリップ線路、同軸線路を形成している場合の多層微細配線構造の基本層断面図を示す。
【図4】本発明の実施形態として、多層微細配線構造の作製工程の最初の工程を示す工程フロー図を示す。
【図5】本発明の実施形態として、図4の作製工程に続く工程フロー図を示す。
【図6】本発明の実施形態として、図5の作製工程に続く工程フロー図を示す。
【図7】本発明の実施形態として、図6の作製工程に続く工程フロー図を示す。
【図8】本発明の多層微細配線構造における他の構造例の基本層を示す図である。
【図9】本発明の実施形態として、複数のLSIチップを集積して実装するための高密度インターポーザを示す図である。
【符号の説明】
1 基板
2〜2C レジストパターン
3,3A グランド層
4〜4D 感光性有機材料層
5〜5B ビアホール
6〜6B ビア
7,7A 信号線
8,7A バンプホール
9,9A バンプ
10 シールド壁
Claims (1)
- ウエハ形状の平滑基板上にレジストパターンを形成し、レジストパターン上に電極材料を堆積し、更にリフトオフ法によりレジストパターンを除去することによって、グランド層と電極を形成する第1ステップと、
前記第1ステップで形成されたグランド層と電極上に、ブロック共重合法により合成される、イミド結合を有する有機高分子を基本材料として、さらにジアゾナフトキノン系感光剤を添加して、調製されたポジ型感光性ポリイミドを、スピン塗布して感光性有機膜を形成し、露光、現像にすることにより感光性有機膜を絶縁層となすと共に、前記第1ステップで形成された電極上の絶縁層にビアホールを形成し、メッキ法によりビアホール内に電極材料を充填する第2のステップと、
第2のステップで形成された絶縁層上にレジストパターンを形成し、更に前記レジストパターン上に電極材料を堆積し、リフトオフ法によりレジストパターンを除去することにより、前記第2ステップで形成されたビアホール内の電極材料を介して前記第1ステップで形成された電極と接続される第1の信号線を形成する第3のステップと、
前記第3のステップで形成された第1の信号線を包含する厚さで、前記ポジ型感光性ポリイミドをスピン塗布して感光性有機膜を形成し、露光、現像にすることにより感光性有機膜を絶縁層となすと共に前記第1の信号線上の絶縁層にビアホールを形成し、メッキ法によりビアホール内に電極材料を充填する第4のステップと、
前記第4のステップで形成された絶縁層上にレジストパターンを形成し、更に前記レジストパターン上に電極材料を堆積し、リフトオフ法によりレジストパターンを除去することにより、前記第3のステップで形成されたビアホール内の電極材料を介して第1の信号線と接続される第2の信号線を形成する第5のステップと、
前記第5のステップで形成された第2の信号線を包含する厚さで、前記ポジ型感光性ポリイミドをスピン塗布して感光性有機膜を形成し、露光、現像にすることにより感光性有機膜を絶縁層となすと共に前記第2の信号線上の絶縁層にビアホールを形成し、メッキ法によりビアホール内に電極材料を充填する第6のステップと、
前記第6のステップで形成された絶縁層上にレジストパターンを形成し、レジストパターン上に電極材料を堆積し、更にリフトオフ法によりレジストパターンを除去することによって、グランド層と、前記第6のステップで形成されたビアホールの電極材料を介して第2の信号線に接続される電極を形成する第7ステップと、
前記第7のステップで形成されたグランド層と電極を包含する厚さで、前記ポジ型感光性ポリイミドをスピン塗布して感光性有機膜を形成し、露光、現像にすることにより感光性有機膜を絶縁層となすと共に、前記第7のステップで形成された電極上の絶縁層に前記電極に連通するバンプホールを形成し、メッキ法によりバンプホール内に電極材料を充填してバンプを形成する第8のステップと、
第8のステップの後、前記ウエハ形状の平滑基板を研削により薄くし、ドライエッチングにより前記基板を削除し、前記第1のステップで形成したグランド層及び電極を露出させる第9のステップと、
前記第1のステップで形成されたグランド層及び電極上にポジ型感光性ポリイミドを、スピン塗布して感光性有機膜を形成し、露光、現像にすることにより感光性有機膜を絶縁層となすと共に、前記第1のステップで形成された電極上の絶縁層にバンプホールを形成し、メッキ法によりバンプホール内に電極材料を充填してバンプを形成する第10のステップとの、
作製工程を含むことを特徴とする多層配線構造の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002112890A JP4197403B2 (ja) | 2002-04-16 | 2002-04-16 | 多層配線構造の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002112890A JP4197403B2 (ja) | 2002-04-16 | 2002-04-16 | 多層配線構造の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008213697A Division JP5252491B2 (ja) | 2008-08-22 | 2008-08-22 | 多層微細配線構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003309121A JP2003309121A (ja) | 2003-10-31 |
JP4197403B2 true JP4197403B2 (ja) | 2008-12-17 |
Family
ID=29395227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002112890A Expired - Lifetime JP4197403B2 (ja) | 2002-04-16 | 2002-04-16 | 多層配線構造の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4197403B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4106438B2 (ja) | 2003-06-20 | 2008-06-25 | 独立行政法人産業技術総合研究所 | 多層微細配線インターポーザおよびその製造方法 |
JP2007109825A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法 |
JP6149503B2 (ja) * | 2013-05-17 | 2017-06-21 | 住友電気工業株式会社 | 半導体装置 |
CN111696952A (zh) | 2019-03-13 | 2020-09-22 | 住友电工光电子器件创新株式会社 | 微波集成电路 |
-
2002
- 2002-04-16 JP JP2002112890A patent/JP4197403B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003309121A (ja) | 2003-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8492870B2 (en) | Semiconductor package with interconnect layers | |
US7339277B2 (en) | Semiconductor device having passive component and support substrate with electrodes and through electrodes passing through support substrate | |
US7833835B2 (en) | Multi-layer fin wiring interposer fabrication process | |
US7678685B2 (en) | Interposer and method for producing the same and electronic device | |
US7964508B2 (en) | Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques | |
US7592703B2 (en) | RF and MMIC stackable micro-modules | |
US20020070443A1 (en) | Microelectronic package having an integrated heat sink and build-up layers | |
KR20040048816A (ko) | 전자 부품 실장 구조 및 그 제조 방법 | |
US20110265324A1 (en) | Interposer and method for manufacturing interposer | |
US8940631B1 (en) | Methods of forming coaxial feedthroughs for 3D integrated circuits | |
JP2002299496A (ja) | 半導体装置及びその製造方法 | |
JP4197403B2 (ja) | 多層配線構造の作製方法 | |
JP2897095B2 (ja) | キャパシタの製造方法 | |
JP5252491B2 (ja) | 多層微細配線構造 | |
JP4154478B2 (ja) | 感光性ポリイミドを用いた貫通電極形成方法 | |
JP3272945B2 (ja) | 配線基板の製造方法 | |
JP6716967B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JPH0832244A (ja) | 多層配線基板 | |
JP4228270B2 (ja) | 導電体パターンの形成方法及び実装回路基板 | |
WO2022021018A1 (zh) | 芯片精细线路扇出封装结构及其制作方法 | |
CN111128949B (zh) | 一种埋入式转接板及其封装结构的制造方法 | |
JP3776786B2 (ja) | 多層配線形成方法 | |
JPH0569308B2 (ja) | ||
Beyne | Interconnect and packaging technologies for realizing miniaturized smart devices | |
JPH07307406A (ja) | マルチチップモジュール基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080922 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4197403 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141010 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141010 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |