KR970003889B1 - 웨이퍼 처리공정을 위한 균일폭 트렌치 및 이의 제조방법 - Google Patents

웨이퍼 처리공정을 위한 균일폭 트렌치 및 이의 제조방법 Download PDF

Info

Publication number
KR970003889B1
KR970003889B1 KR1019880015729A KR880015729A KR970003889B1 KR 970003889 B1 KR970003889 B1 KR 970003889B1 KR 1019880015729 A KR1019880015729 A KR 1019880015729A KR 880015729 A KR880015729 A KR 880015729A KR 970003889 B1 KR970003889 B1 KR 970003889B1
Authority
KR
South Korea
Prior art keywords
trench
intersection
forming
wall
trenches
Prior art date
Application number
KR1019880015729A
Other languages
English (en)
Other versions
KR900008640A (ko
Inventor
에프·팡 해리
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
엔 · 라이스 머래트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드, 엔 · 라이스 머래트 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR900008640A publication Critical patent/KR900008640A/ko
Application granted granted Critical
Publication of KR970003889B1 publication Critical patent/KR970003889B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

요약없음

Description

웨이퍼 처리공정을 위한 균일폭 트렌치 및 이의 제조방법
제 1 도는 종래기술의 교차형 트렌치 구조를 도시한 사시단면도.
제 2 도는 본 발명에 따른 트렌치 레이아웃을 도시한 사시단면도.
제 3 도는 본 발명에 따른 트렌치 레이아웃을 도시한 평면도.
제 4 도는 본 발명에 따른 선택적인 트렌치 레이아웃의 도면.
제 5 도는 개량된 교차형 트렌치 인터섹션을 도시한 사시단면도.
*도면의 주요부분에 대한 부호의 설명*
10, 12, 14, 16, 56, 58 : 반도체 회로영역
18, 34, 66 : 트렌치 인터섹션
20, 22, 30, 32, 68, 70 : 트렌치
24 : 트렌치의 폭26 : 대각선으로 배치된 모서리
28 : 공극36, 38, 62, 64 : 내측 모서리
39 : 산화 실리콘층40 : 첨단부
41 : 도우프되지 않은 폴리실리콘42, 44, 46 : 수직 트렌치
48, 50, 52 : 트렌치 세그먼트54 : T형 인터섹션
72, 74, 76, 78 : 실리콘 회로영역80 : 소형 영역
82 : 필라
본 발명은 반도체 웨이퍼의 처리공정에 관한 것으로, 특히 트렌치 분리 및 이러한 트렌치들의 질을 개량시키기 위한 레이아웃(layout)기술에 관한 것이다.
반도체 기판 내에 다수의 회로들을 제조할 때에는 종종 이러한 회로들 사이의 전기적 분리를 필요로 한다. 반도체 기판 내의 회로들을 분리시키기 위한 종래의 기술은 전기적 분리를 달성하기 위하여 회로들 사이에 역-바이어스 된 PN접합을 사용했다. 회로들을 분리시키기 위해 사용한 다른 방법은 회로들 사이에 두꺼운 필드 산화물을 형성하는 것을 포함한다. 상술한 두가지 분리기술은 다른 회로로부터 한 회로의 전기적 동작을 분리하는데 효과적이거나, 이들 두가지 기술은 상당한 측방향 웨이퍼 영역을 필요로 한다.
반도체 웨이퍼 처리과정 및 회로설계의 현재 추세는 회로 밀도를 증가시킴으로써 단일 웨이퍼 또는 칩상에 보다 많은 회로들을 제공하는 것이다. 그 결과, 인접 회로들을 분리시킴과 동시에 분리시키는데 필요한 웨이퍼 영역을 감소시키기 위한 트렌치 분리기술이 개발되었다. 현재에는, 폭이 약 2미크론(micron) 정도인 분리 트렌치가 인접 회로들 사이에 형성될 수 있으므로, 측방향 웨이퍼 영역이 부수적인 회로용으로 양호하게 사용될 수 있게 한다. 분리시키기 위해 트렌치를 사용하는 것은 시노자끼(Shinozaki)의 미합중국 특허 제4,507,849호, 고또(Goto)등의 미합중국 특허 제4,509,249호, 베이어(Beyer)등의 미합중국 특허 제4,528,047호 및 헌터(Hunter)등의 미합중국 특허 제4,631,803호 내에 기술된 바와 같이 널리 공지되어 있다.
트렌치 분리기술을 사용할 때, 분리될 회로들은 일반적으로 유전체나 그외의 다른 절연물질로 채원진 트렌치로 둘러싸여져 있게 된다. 다수의 인접회로들이 트렌치 분리될 때, 외접한 트렌치들은 다른 분리 트렌치에 공통인 4개의 트렌치 측벽과 모서리의 인터섹션을 각각 갖고 있는 매트릭스로서 웨이퍼의 표면상에 나타날 수 있다. 이러한 트렌치의 매트릭스에 의하면, 예를 들어 언도우프(undoped) 절연물질로 트렌치가 채워질때 문제가 야기된다. 이러한 물질의 정형피착으로 인해, 트렌치의 측벽들은 트렌치가 채워질 때까지 함께 밀접하게 된다. 각각의 트렌치의 폭이 균일한 경우에, 모든 트렌치들은 피착 처리 공정시에 거의 동시에 함께 폐쇄된다. 한편, 트렌치 측벽들 사이의 대각선 공간이 인터섹션(intersection)에서 더 크기 때문에, 이러한 지역들은 절연물질로 완전하게 채워지지 않는다. 그러므로 공극(Void)들이 형성된다.
다수의 트렌치 매트릭스 모서리에서 나타나는 공극이 오염물들을 수집하거나 포획할 수 있으므로 처리공정 문제나 신뢰성 문제를 나타내게 된다. 부수적으로, 이러한 공극 지역위에 피착되는 금속 상호 접속부가 고유 박막 영역으로 형성될 수 있으므로, 도체의 전류이송 능력을 감소시키게 된다. 트렌치 모서리 지역에서 공극을 제거시키는 한 방법은 공극이 남아 있지 못하도록 하기 위해 정형 트렌치 분리층을 위해 피착하는 것이다. 그러나, 이 방법은 웨이퍼의 표면으로 부터 과잉물질을 제거하기 위해 트렌치 분리물질의 표면 안정화 중에 확장된 에칭스텝을 필요로 한다.
상술한 설명으로 부터, 트렌치 분리물질의 과잉피착을 필요로 하지 않고서 공극을 제거하기 위해 반도체 웨이퍼내에 트렌치를 제조하는 방법이 필요하다는 것을 알 수 있다. 이에 관련해서, 부수적이거나 새로운 처리과정 스텝을 요구하지 않는 무공극(voidless) 트렌치 구조를 제공하는 것도 필요하다.
본 발명에 따르면, 종래의 트렌치 기술에 관련된 단점 및 결점을 감소시키거나 상당히 제거시키는, 분리 트렌치를 형성하기 위한 개량된 기술이 제공된다. 본 발명에 따르면, 웨이퍼상의 트렌치의 레이아웃은 교차를 형성하는 인터섹션에서 4개의 인접 트렌치들의 모서리가 만나지 않고, 2개의 인접 트렌치의 모서리가 제3트렌치의 모서리들 사이에서 접합하여 트렌치들이 "T"인터섹션에서의 공극이 최소화되거나 완전하게 제거된다는 것이다. 본 발명의 다른 형태에 따르면, "T"인터섹션은 "T"인터섹션의 2개의 직각을 둥글게 하고 인터섹션 지역에서의 트렌치 양단의 크기 차이를 더욱 감소시키기 위해 "T"인터섹션의 상부교차부의 중간부를 톱니모양으로 돌출하게 하는 적당한 패터닝에 의해 형성된다.
이하 본 발명의 양호한 실시예를 도시한 첨부 도면을 참조하여 본 발명의 특징 및 장점에 대하여 상세히 설명하겠다. 도면에서 동일 부분 또는 영역에는 동일함 참조번호를 붙였다.
제 1 도는 트렌치 분리 네트웍(network)을 갖고 있는 웨이퍼의 일부분을 도시한 것이다. 특히, 정방형 또는 장방형의 트렌치들이 참조번호(10-16)으로 표시한 바와 같은 반도체 회로영역을 분리시키기 위해 전형적으로 사용된다. 정방형 또는 장방형 트렌치에는 십자형 구조를 형성하는 인터섹션(18)이 도시되어 있다. 이 인터섹션은 다른 트렌치(22)와 한 측방향 트렌치(20)의 접합부에서 생긴다. 트렌치(20 및 22)는 반도체 회로영역(10-16)내에 제조된 회로를 전기적으로 분리시키기에 충분한 거리만큼 기판내로 연장된다.
고 선명도 마스크 및 패터닝 기술에 의해, 트렌치(20 및 22)에는 약 2미크론의 폭(24)가 형성될 수 있다. 2미크론의 폭을 갖고 있는 트렌치는, 웨이퍼의 표면 위로 약 1미크론의 깊이로 언도우프된 폴리실리콘과 같은 정형 절연물질을 내부에 피착함으로써 형성될 수 있다. 그러므로, 정형 피착이 측벽들로부터 중심부쪽으로 트렌치를 채울때, 1미크론 두께의 층이 트렌치의 중심부에서 만나게 되므로, 트렌치를 완전히 채우게 된다. 그러나, 참조번호(26)으로 표시한 대각선으로 배치된 모서리의 인터섹션 모서리들 사이의 크기는 약 2.8미크론이므로, 1미크론 절연물질층은 트렌치 인터섹션(18)을 완전하게 채우기에 불충분하게 된다. 결과적으로, 공극(28)이 형성되어 하향으로 연장되고 트렌치의 저부에 접근하게 된다. 상술한 바와 같이, 이 공극(28)은 세척(cleaning) 스텝 동안 오염물을 축적할 수 있으므로, 가능한 신뢰성 문제들을 나타내게 된다. 부수적으로, 이러한 공극(28)을 갖고 있는 반도체 칩 또는 웨이퍼는 소정의 판매인 및 구매자의 사양(specification)에 적합하게 될 수 없다.
본 발명의 양호한 실시예에 따르면, 제 2 도에 도시한 트렌치 구조가 창출된다. 양호한 형태에서, 트렌치 매트릭스는 서로의 인터섹션의 교차부를 형성하는 한 쌍의 트렌치로 구성되지 않고, 웨이퍼내로 연장되고 인터섹션(34)가 "T"형을 형성하도록 제2트렌치(32)와 접촉하는 제1트렌치(30)을 갖고 있는 구조를 정한다. 이 방법으로, 인터섹션(34)에서의 다수의 트렌치 크기는 트렌치들의 기다란 부분은 폭보다 상당히 적게 빗나가므로, 인터섹션 공극들의 형성을 최소화시키거나 제거시킨다.
본 발명에 따르면, 트렌치의 내측 모서리(36 및 38)은 각이 지게 만곡된다. 종래의 감광성 내식막의 고유 흐름(flowing)은 둥근 모서리를 형성하는데 도움을 준다. 컴퓨터로 발생된 트렌치 마스크의 경우에는, 상당히 둥근 모서리를 형성하기 위해 다수의 작은 각들이 사용될 수 있다. 이와 유사한 방법으로, "T"트렌치 구조의 측방향 부분은 내측 모서리(36 및 38)에 따라 각이 지거나 만곡된 오목부 또는 첨단부(40)을 포함한다. 이러한 구조에 의해, 인터섹션(34)에서의 트렌치의 측벽-대-측벽 크기는 트렌치폭에 더욱 밀접하게 대응하므로, 인터섹션 공극들을 더욱 최소화시키거나 제거시킨다. 실제로, 웨이퍼상의 거의 모든 트렌치들이 T-인터섹션들을 사용하여 구성될 수 있으므로, 인터섹션 공극들의 수를 감소시키게 된다.
제 2 도의 트렌치 구조는 종래의 기술로 구성될 수 있다. 예를 들어, 감광성 내식막은 웨이퍼의 표면 위로 스푼(spun)되어, 둥근 모서리(36 및 38) 및 첨단부(40)을 가진 T-형을 형성하도록 정해진 패턴 내에 노출될 수 있다. 노출될 때, 감광성 내식막은 모두 "T"형 인터섹션을 기다란 트렌치 개구를 정하는 영역을 제거시키기 위하여 용액으로 세척된다. 그 다으마, 웨이퍼는 마스크 개구내의 실리콘 웨이퍼 물질을 제거시키기 위해 이등방성 반응 이온 에칭과 같은 건식 에칭을 사용하여 에칭될 수 있다. 현재에는, 본 발명의 균일폭 트렌치 인터섹션을 형성하는데 마스킹 및 패터닝 기술이 양호하다. 이때, 트렌치는 산화 실리콘층(39)을 형성하기 위해 산화된다. 그 후에 트렌치는 언도우프된 폴리실리콘(41)의 정형 코팅(coating)으로 채워질 수 있다. 종래의 표면 안정화 스텝은 웨이퍼의 회로영역을 덮은 표면산화물 및 폴리실리콘을 제거시키도록 실행될 수 있다.
제 3 도는 T-형 인터섹션을 사용하는 분리 트렌치 매트릭스를 도시한 것이다. 알 수 있는 바와 같이, 다수의 수직 트렌치(42, 44 및 46)은 웨이퍼를 횡단하는 한 방향으로 연장된다. 트렌치(42-46)은 다수의 T-형 인터섹션(54)을 형성하기 위해 엇갈리게 배열된 다른 트렌치 세그먼트(48-52)와 접속된다. 주지한 바와 같이, 분리된 반도체 회로영역(56 및 58)도 역시 교차형 인터섹션의 필요성을 제거시키기 위하여 엇갈리게 배열된다. 물론, 트렌치 및 반도체 회로영역은 제 3 도에 도시된 것과 상이하게 형성될 수 있는데, 이것도 본 발명의 원리 및 개념에 포함될 수 있다.
제 4 도는 본 발명의 다른 실시예를 도시한 것이다. 이 실시예에서, 트렌치의 측벽들은 모두 선형으로 형성되고, 내측 모서리(62 및 64)는 정방형으로 된다. 분리 트렌치 인터섹션이 이 "T"형으로 형성되면, 마스킹 및 패터닝이 간단하게 되고, 인터섹션 공극의 최소화는 지금까지 사용한 교차형 트렌치 인터섹션의 것보다 개량된다.
본 발명의 또 다른 실시예에 따라, 제 5 도는 교차형 트렌치 인터섹션을 사용할 때 공극을 최소화시키거나 제거시키기 위한 기술을 도시한 것이다. 제 5 도에는 제2트렌치(70)과 직교방식으로 교차하는 제1트렌치(68)에 의해 형성된 종래의 트렌치 인터섹션(66)이 도시되어 있다. 감광성 내식막 또는 그외의 다른 마스킹 물질의 패터닝시에는, 실리콘 회로영역(72, 74, 76 및 78) 뿐만 아니라, 통상적으로 공극에 의해 점유된 것과 동일한 크기와 위치를 갖고 있는 소형 영역(80)이 마스크된다. 웨이퍼가 에칭될 때, 트렌치(68 및 70)이 형성되고, 마스크된 영역(80)은 웨이퍼의 표면으로 부터 트렌치 인터섹션(66)의 저부까지 연장되는 반도체 물질의 필라(pillar, 82)를 정한다. 그러므로, 트렌치 분리물질이 정형방법으로 웨이퍼의 표면위에 피착될 때, 인터섹션이 필라(82) 주위에 채워지므로 공극이 제거된다.
상술한 설명으로 부터, 인터섹션은 공극을 최소화시키거나 제거시키는 개량된 트렌치 레이아웃이 제공된다는 것을 알 수 있다. 본 발명의 원리 및 개념에 따르면, 웨이퍼 내에 사용된 트렌치 매트릭스는 거의 모든 교차형 인터섹션을 제거시키고 그 대신에 T-형 인터섹션을 사용한다. 더욱 중요하게도, T-형 인터섹션은 벽-대-벽 공간이 매트릭스를 통하여 필수적으로 균일하게 유지되도록 형성된다. 이 방법으로, 분리물질로 트렌치를 정형적으로 채우는 것은 트렌치 뿐만아니라 인터섹션 전체에 걸쳐 균일하게 되므로, 인터섹션 공극을 제거시키게 된다.
다른 실시예에 따르면, 트렌치에는 이러한 트렌치를 정형적으로 채우는 것이 인터섹션 공극을 형성하지 않고서 달성되도록 통상적으로 공극에 의해 점유된 한 지역에 물질의 필라가 형성된다. 이 나중 기술의 기술적인 장점은 기존의 교차형 트렌치 마스크가 공극이 없는 트렌치를 제조하도록 용이하게 변형될 수 있다는 것이다.
그러므로, 지금까지 여러가지 특정구조를 참조하여 본 발명이 양호한 실시예 및 그외의 다른 실시예에 대해 설명하였으나, 본 발명은 첨부된 특허청구범위에 위해 정이된 본 발명의 원리 및 범위를 벗어나지 않고서 엔지니어링 선택에 의해 다양하게 변화될 수 있다는 것을 알아야 한다.

Claims (13)

  1. 반도체 물질내에서 분리 트렌치 구조를 형성하는 방법에 있어서, 제2트렌치와 교차하는 제1트렌치를 형성하는 단계 및 인터섹션에서의 벽-대-벽 공간이 균일하게 되고, 정형 절연물질로 채울때, 상기 인터섹션에서의 공극이 최소화되도록 상기 트렌치의 인터섹션을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 인터섹션을 T-형 트렌치 구조로서 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 둥글게 된 내측 모서리로 상기 인터섹션을 형성하는 단계 및 상기 인터섹션의 상기 벽-대-벽 공간이 균일하게 되도록 둥글게 된 뾰족한 트렌치 측벽으로 상기 T-형 트렌치 구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 반도체 웨이퍼내에 트렌치 매트릭스를 형성하는 단계 및 다수의 균일한 벽-대-벽 인터섹션들로 상기 트렌치 매트릭스를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 트렌치 인터섹션내의 중앙에 물질 필라를 형성하여 균일한 벽-대-벽 공간을 얻는 단계를 더 포함하는 것을 특징으로 하는 방법.
  6. 제 1 항의 방법에 따라 형성된 것을 특징으로 하는 분리 트렌치.
  7. 다수의 반도체 회로영역들을 분리하는 방법에 있어서, 반도체 물질내에 다수의 트렌치들을 형성하는 단계. 상기 다수의 반도체 회로영역들을 둘러싸기 위해 매트릭스내에 상기 트렌치들을 형성하는 단계. 다른 트렌치들로 상기 인터섹션을 형성하는 단계 및 상기 인터섹션에서의 벽-대-벽 공간이 균일하게 되어 상기 트렌치가 정형 물질로 채워질 때 상기 인터섹션 공극을 최소화시키도록 상기 인터섹션을 T-형 구조로서 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서, 정형 절연물질로 상기 트렌치를 채우는 단계를 더 포함하는 것을 특징으로 하는 방법.
  9. 제 7 항에 있어서, 둥글게 된 내측 모서리 및 이에 대응하게 된 첨단부로 상기 T형 인터섹션 구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제 7 항에 있어서, 각각의 상기 반도체 영역내에 회로를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제 7 항의 방법에 따라 형성된 것을 특징으로 하는 트렌치 매트릭스.
  12. 웨이퍼의 반도체 회로영역을 분리시키기 위한 트렌치 구조에 있어서, 상기 웨이퍼내에 형성된 제1트렌치, T-형 구조를 정하기 위하여 상기 제1트렌치와 교차하는 제2트렌치, 상기 제1 및 제2트렌치들의 측벽상에 형성된 측벽 산화물 및 상기 산화물로 코팅된 트렌치를 채우는 절연물질을 포함하는 것을 특징으로 하는 트렌치 구조.
  13. 제12항에 있어서, 상기 트렌치 인터섹션이 만곡된 내측 모서리를 포함하고 상기 인터섹션의 상기 트렌치 측벽이 상기 인터섹션에 균일한 벽-대-벽 공간을 만들기 위하여 상기 만곡된 모서리에 관련하여 배치된 첨단부를 포함하는 것을 특징으로 하는 트렌치 구조.
KR1019880015729A 1987-11-23 1988-11-29 웨이퍼 처리공정을 위한 균일폭 트렌치 및 이의 제조방법 KR970003889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12375787A 1987-11-23 1987-11-23
US123,757 1987-11-30

Publications (2)

Publication Number Publication Date
KR900008640A KR900008640A (ko) 1990-06-03
KR970003889B1 true KR970003889B1 (ko) 1997-03-22

Family

ID=22410701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015729A KR970003889B1 (ko) 1987-11-23 1988-11-29 웨이퍼 처리공정을 위한 균일폭 트렌치 및 이의 제조방법

Country Status (3)

Country Link
EP (1) EP0317786A3 (ko)
JP (1) JPH01187944A (ko)
KR (1) KR970003889B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2681420B2 (ja) * 1991-05-02 1997-11-26 株式会社日立製作所 誘電体基板の製造方法
EP0704913B1 (en) 1994-09-28 1999-09-01 Nippon Telegraph And Telephone Corporation Optical semiconductor device and method of fabricating the same
JP5431638B2 (ja) * 2006-10-27 2014-03-05 ローム株式会社 半導体集積回路
DE102008029235B3 (de) * 2008-06-19 2009-10-08 X-Fab Semiconductor Foundries Ag Kreuzungen von Isolationsgräben der SOI-Technologie

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207652A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置の製造方法
JPS6098642A (ja) * 1983-11-02 1985-06-01 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JPS60136328A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPH01187944A (ja) 1989-07-27
EP0317786A3 (en) 1991-01-16
JPH0581180B2 (ko) 1993-11-11
KR900008640A (ko) 1990-06-03
EP0317786A2 (en) 1989-05-31

Similar Documents

Publication Publication Date Title
US5094973A (en) Trench pillar for wafer processing
US4536951A (en) Method of producing a layered structure
US4617193A (en) Planar interconnect for integrated circuits
EP0523856A2 (en) Method of via formation for multilevel interconnect integrated circuits
US4541893A (en) Process for fabricating pedestal interconnections between conductive layers in an integrated circuit
US5025303A (en) Product of pillar alignment and formation process
CA1234226A (en) Integrated circuit chip processing techniques and integrated circuit chip produced thereby
JPH05206258A (ja) 半導体構造及びその製造方法
US5924006A (en) Trench surrounded metal pattern
KR970003889B1 (ko) 웨이퍼 처리공정을 위한 균일폭 트렌치 및 이의 제조방법
US4174562A (en) Process for forming metallic ground grid for integrated circuits
US4286374A (en) Large scale integrated circuit production
CA1230430A (en) Semiconductor device contacts to narrow and closely spaced electrodes
US4970177A (en) Multi-level semiconductor structure and process of fabricating thereof
US3974517A (en) Metallic ground grid for integrated circuits
US4842991A (en) Self-aligned nonnested sloped via
US5962908A (en) Contact regions for narrow trenches in semiconductor devices and method
US4931144A (en) Self-aligned nonnested sloped via
KR950009889B1 (ko) 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법
US5397743A (en) Method of making a semiconductor device
JPS58222553A (ja) 半導体装置の製造方法
KR0121106B1 (ko) 반도체 소자의 금속배선 형성방법
EP0928024A2 (en) Improvements in or relating to interconnect conducting paths
KR0165453B1 (ko) Y자형 트랜치를 이용한 반도체 소자의 분리 방법
US4261096A (en) Process for forming metallic ground grid for integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090716

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee