JPH11186270A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH11186270A
JPH11186270A JP35538597A JP35538597A JPH11186270A JP H11186270 A JPH11186270 A JP H11186270A JP 35538597 A JP35538597 A JP 35538597A JP 35538597 A JP35538597 A JP 35538597A JP H11186270 A JPH11186270 A JP H11186270A
Authority
JP
Japan
Prior art keywords
insulating mask
plating
forming
wiring
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP35538597A
Other languages
English (en)
Inventor
Kazuhiko Adachi
一彦 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP35538597A priority Critical patent/JPH11186270A/ja
Publication of JPH11186270A publication Critical patent/JPH11186270A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】 低抵抗な金属配線を形成でき、工程の複雑さ
を解消でき、危険なシアン系化合物を使用する工程を回
避して安全性を向上でき、更に高価なイオンミリング装
置を使用する工程を回避して低コスト化を図ることがで
きるプロセスを実現すること。 【解決手段】 誘電体基板11上に、開口したパターン
を有する第1の絶縁性マスク17を形成する工程と、第
1の絶縁性マスク17の全面にメッキ用電極13を成膜
する工程と、第1の絶縁性マスク17より大きく開口し
た第2の絶縁性マスク18を形成する工程と、金属電極
から電流を供給して金を電界メッキする工程と、第1の
絶縁性マスク17および第2の絶縁性マスク18を除去
する工程とを有する論理構成とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線形成技術に関
し、特に、マイクロ波集積回路やミリ波用高周波集積回
路の配線形成技術に関する。
【0002】
【従来の技術】近年、半導体デバイスの高周波化が進
み、GHz帯で動作可能なデバイスが開発される様にな
っている。さらに、このようなデバイスを応用して、ミ
リ波帯での高精細なカラー原稿や動画の伝送を可能にす
る無線伝送システムの提案がなされる様になっている。
【0003】このようなミリ波対応の無線システムを実
用化するためには、システムの低価格化および小型化が
必要不可欠であると考えられる。このようなシステムの
低価格化および小型化を実現するために、無線システム
のマイクロ波集積回路(Monolithic Mic
rowave Integrated Circui
t:MMIC)化が期待されている。
【0004】このようなMMICは、HBT,MESF
ETおよびHEMTなどのアクティブ・デバイスや、デ
バイス間の配線となる伝送線路としてのマイクロストリ
ップ線路またはコプレナ線路を用いたパッシブな平面回
路で構成されている。
【0005】従来のMMICでは、マイクロストリップ
線路が採用されることが多かったが、最近は、アクティ
ブ・デバイスの接地が容易なコプレナ線路の採用も増え
ている。
【0006】特に、ミリ波用MMICでは、高品位な信
号伝送特性を確保するため、微弱信号を低損失で処理す
る必要があるため、MMICは出来るだけ低損失である
ことが望まれる。そのためにはアクティブ・デバイスの
低損失化はもちろんのこと、MMICの大部分を占める
伝送線路における低損失化が課題になっている。
【0007】伝送線路の低損失化を考えた場合、線路を
厚膜化することが効果的であるため、低抵抗で膜厚の厚
い伝送線路を形成するためには、従来技術において金
(元素記号:Au)を原料とする電界メッキが使用され
ている。
【0008】このような従来の伝送路形成技術において
は、膜厚の厚い金配線を形成するには1回の形成工程で
金のメッキ厚を厚く形成するのは難しい。そこで、配線
を一度薄く形成してから、さらにその上にメッキ法で金
属を厚く形成する方法が行われていた。
【0009】図4(a)〜(d)は、第1従来技術の配
線形成方法を説明するためのプロセス図である。まず、
誘電体基板1上に第1の薄い金属配線2を形成する。第
1の金属配線2は島状分離しているため、メッキを行う
ためにはすべての第1の配線(第1の薄い金属配線)2
を電気的に接続する必要がある。そのため誘電体基板1
全面にメッキ用電極3を薄く堆積させている。一般に、
このメッキ用電極3には金メッキ膜との密着性が良好で
低抵抗な金の薄膜が使用される。
【0010】次に、第1の金属配線2上に選択的に第2
の金属配線5を金メッキで形成するために、ホトレジス
トでメッキしない部分をマスクしたホトレジストパター
ン4を形成する(図4(a)参照)。通常、ホトレジス
トには、後工程でのホトレジストパターン4の除去が容
易なポジ型ホトレジストが使用される。
【0011】次に、メッキ液に誘電体基板1を漬けて、
一定のメッキ条件下で電界メッキを行い、所定のメッキ
厚の金メッキ膜5を析出させる(図4(b)参照)。
【0012】メッキ終了後、ホトマスクとして使用した
レジストをアセトンやレジスト剥離液を用いて除去する
(図4(c)参照)。
【0013】最後に、誘電体基板1の全面に堆積した余
分なメッキ用電極3を除去する必要があるが、メッキ用
電極3として用いた金は最も除去しにくい金属であるた
め、イオンミリング法で物理的に除去する方法やシアン
系化合物を用いて化学的に除去する方法が用いられる。
【0014】しかしながら、いずれの方法においても、
メッキ用電極はもちろん配線までエッチングされてしま
い、配線材料の膜減りが生じてしまう不具合があった
(図4(d)参照)。
【0015】また、従来の配線形成方法では、イオンミ
リング法は高価な装置を必要とすること、シアン系化合
物のエッチングではシアンを含む有害物質を使用するた
めの安全対策が必要とされる問題もあった。
【0016】これらの諸問題を解決する方法として、特
開平7−273118号公報に記載の形成方法が提案さ
れている(以下の説明では、第2従来技術と呼ぶことに
する)。
【0017】図3(a)〜(e)は、第2従来技術の配
線形成方法を説明するためのプロセス図である。この配
線形成方法を簡単に説明すれば、まず、誘電体基板1上
に金メッキ膜との密着性のよい金(Au)を用いて第1
の金属配線2を形成し、全面にドライエッチングが可能
な金属、例えばタングステン(元素記号:W)を用いて
メッキ用電極3を堆積させ、ホトレジストで選択的にメ
ッキするためのパターン4を形成する(図3(a)参
照)。
【0018】次に、パターン開口部に露出したメッキ用
電極3をドライエッチングで除去し第1の金属配線2の
金を露出する(図3(b)参照)。
【0019】次に、メッキ用電極3上にメッキ電流供給
端子6を突き立て電流を供給して電気分解を実行し、電
界メッキにより金メッキ膜5を析出させる(図3
(c))。
【0020】電解メッキ終了後、ホトマスクとして使用
したレジストをアセトンやレジスト剥離液(リムーバ)
を用いて除去する(図3(d))。最後に、ドライエッ
チングで余分なメッキ用電極3を除去した配線が完成す
る(図3(e))。
【0021】この配線形成方法のプロセスは、先に説明
した第1従来技術とほぼ同じであるが、メッキ用電極3
としてドライエッチが可能なタングステンを使用するこ
とに特徴を有し、さらに、メッキする部分のタングステ
ンを選択的にドライエッチして下地である第1の金は第
1のの金属配線2を露出してメッキすることで金メッキ
膜5の密着性を確保する点にも特徴を有している。
【0022】その結果、メッキ用電極3に金と高い選択
比でドライエッチできる金属を使用することで、高価な
イオンミリングまたは危険なシアン系化合物を使用する
必要が無くなり、同時に、配線の膜減りが無い高精度な
配線を形成することが可能となることが開示されてい
る。
【0023】
【発明が解決しようとする課題】しかしながら、このよ
うな第2従来技術では、2回のドライエッチ工程が必要
であるため、成膜工程が複雑であること、プラズマ中に
基板が晒されるために化合物半導体を使用したMMIC
ではデバイスにプラズマによるダメージが残る心配があ
る。
【0024】また、第2従来技術では図3からもわかる
ように、金属の断面は凸型になってしまう。伝送線路で
は誘電体と接する金属の寸法で特性インピーダンスが決
定されるため、第1の金属配線2の配線幅は所定の特性
インピーダンスとなるような寸法が選ばれている。
【0025】その結果、断面が凸状の金属配線では、線
路幅と金属厚みとの積以上にこの金属配線の断面積をす
ることが難しく、線路の低抵抗化には限界があった。
【0026】本発明は、このような従来の問題点を解決
することを課題としており、特に、誘電体基板上に、開
口したパターンを有する第1の絶縁性マスクを形成する
工程と、第1の絶縁性マスクの全面にメッキ用電極を成
膜する工程と、第1の絶縁性マスクより大きく開口した
第2の絶縁性マスクを形成する工程と、金属電極から電
流を供給して金を電界メッキする工程と、第1の絶縁性
マスクおよび第2の絶縁性マスクを除去する工程とを有
する論理構成とすることにより、低抵抗な配線を形成で
きるプロセスを実現すると同時に、配線形成工程の複雑
さを解消でき、危険なシアン系化合物を使用する工程を
回避して安全性の向上を図ることができ、更に高価なイ
オンミリング装置を使用する工程を回避して低コスト化
を図ることができるプロセスを実現することを課題とし
ている。
【0027】
【課題を解決するための手段】上記課題を解決するため
本発明により成された請求項1に記載の発明は、誘電体
基板11上に、開口したパターンを有する第1の絶縁性
マスク17を形成する工程と、前記第1の絶縁性マスク
17の全面にメッキ用電極13を成膜する工程と、前記
第1の絶縁性マスク17より大きく開口した第2の絶縁
性マスク18を形成する工程と、前記金属電極から電流
を供給して金を電界メッキする工程と、前記第1の絶縁
性マスク17および前記第2の絶縁性マスク18を除去
する工程を有する論理構成とした配線形成方法である。
【0028】請求項1に記載の発明によれば、誘電体基
板11表面に、孤立した伝送線路パターンを金の厚い膜
で形成するために、伝送線路パターンが開口した第1の
絶縁性マスク17を形成する工程を実行し、前工程に続
いて、その全面にメッキ用電極13を薄く成膜する工程
を実行すると同時に、第1の絶縁性マスク17よりも大
きく開口した第2の絶縁性マスク18を形成する工程を
実行し、これらの工程に続いて、メッキ用電極13から
電流を供給し金をメッキする工程を実行すると同時に、
第1の絶縁性マスク17および第2の絶縁性マスク18
を除去する工程を実行する論理構成とすることにより、
絶縁性マスク17(18)を2回重ねて形成する結果、
厚い絶縁性マスク17(18)を形成できるようにな
り、一度のメッキ処理で厚い膜を形成することができる
ようになる。また、その金属配線15の断面形状を逆台
形状とすることができるようになり、従来よりも大きな
断面積を得られるようになる結果、金属配線15の低抵
抗化を図ることができるようになると同時に、配線形成
工程の複雑さを解消できるようになる。
【0029】また、従来のような高価なイオンミリング
装置を使用する工程を回避して低コスト化を図ることが
できるプロセスを実現することができるようになる。更
に加えて、危険なシアン系化合物を使用する工程を回避
して安全性の向上を図ることができる。
【0030】上記課題を解決するため本発明により成さ
れた請求項2に記載の発明は、請求項1記載の配線形成
方法において、前記メッキ用電極13は、少なくとも最
表面が金からなる多層構造を有すると共に、その層厚が
10乃至50nmでありかつそのシート抵抗が5乃至1
0Ω/□とした配線形成方法である。
【0031】請求項2に記載の発明によれば、請求項1
に記載の効果に加えて、メッキ電極13は、少なくとも
最表面層に金を用いた多層構造で、その厚みを10乃至
50nmで、シート抵抗を5Ω/□とすることで、層間
の密着性が良好でかつリフトオフ処理が容易にできるよ
うなメッキ厚において、十分なメッキ用電流が供給でき
る。
【0032】上記課題を解決するため本発明により成さ
れた請求項3に記載の発明は、請求項1記載の配線形成
方法において、前記絶縁性マスク17(18)がポジ型
レジストで構成されている配線形成方法である。
【0033】請求項3に記載の発明によれば、請求項1
に記載の効果に加えて、第1の絶縁性マスク17および
第2の絶縁性マスク18にポジ型レジストを使用するこ
とで、絶縁性マスク17(18)が不要となった際に有
機溶剤を用いて容易にかつ半導体プロセスレベルの清浄
度で完全に除去することができ、その結果、配線形成工
程の複雑さを解消できるようになる。
【0034】上記課題を解決するため本発明により成さ
れた請求項4に記載の発明は、請求項1記載の配線形成
方法において、前記第1の絶縁性マスク17のベーク温
度が前記第2の絶縁性マスク18のベーク温度よりも高
い温度に設定されている配線形成方法である。
【0035】請求項4に記載の発明によれば、請求項1
に記載の効果に加えて、第1および第2の絶縁性マスク
17,18にポジ型レジストを使用する際、2層のレジ
ストはそのベーク温度を、下のレジストよりも上のレジ
ストを低いベーク温度とすることで、表面平滑性が良好
なパターンを得ることができるようになる。
【0036】上記課題を解決するため本発明により成さ
れた請求項5に記載の発明は、請求項1記載の配線形成
方法において、前記第1の絶縁性マスク17および第2
の絶縁性マスク18を前記誘電体基板11よりも小さく
設定すると共に、前記メッキ用電極13が当該誘電体基
板11全面を覆うように成膜されている配線形成方法で
ある。
【0037】請求項5に記載の発明によれば、請求項1
に記載の効果に加えて、第1の絶縁性マスク17の領域
および第2の絶縁性マスク18の領域を誘電体基板11
よりも小さくすることにより、誘電体基板11表面にメ
ッキ電極13を露出させることができるようになり、そ
の結果、確実なメッキ用電流の供給を行うことができる
ようになる。
【0038】
【発明の実施の形態】(第1実施形態)図1(a)〜
(d)は、本発明の配線形成方法の第1実施形態を説明
するためのプロセス図である。
【0039】誘電体基板11上に、開口したパターンを
有する第1の絶縁性マスク17を形成する工程を実行す
る。具体的には、半絶縁GaAs基板13を誘電体基板
11として、配線形成領域が開口した第1の絶縁性マス
ク17をポジ型レジストで形成する(図1(a))。
【0040】ここで、メッキ用電極13は、少なくとも
最表面が金からなる多層構造を有すると共に、その層厚
が10乃至50nmでありかつそのシート抵抗が5乃至
10Ω/□としている。
【0041】次に、第1の開口したマスクよりも大きな
開口を有するレジストパターンの第2の絶縁性マスク1
8をポジ型レジスト18で形成する(図1(b))。
【0042】具体的には、ポジ型レジスト18を2.6
μm厚で現像後窒素中130℃の雰囲気で30分ベーク
する。次に、全面にメッキ電極13としてTi(チタ
ン)(10nm)/Au(20nm)を順次成膜してい
る。
【0043】これにより、メッキ電極13は、少なくと
も最表面層に金を用いた多層構造で、その厚みを10乃
至50nmで、シート抵抗を5Ω/□とすることで、層
間の密着性が良好でかつリフトオフ処理が容易にできる
ようなメッキ厚において、十分なメッキ用電流が供給で
きる。
【0044】ここで、第1の絶縁性マスク17および第
2の絶縁性マスク18を誘電体基板11よりも小さく設
定すると共に、メッキ用電極13が誘電体基板11全面
を覆うように成膜されている。
【0045】これにより、第1の絶縁性マスク17の領
域および第2の絶縁性マスク18の領域を誘電体基板1
1よりも小さくすることにより、誘電体基板11表面に
メッキ電極13を露出させることができるようになり、
その結果、確実なメッキ用電流の供給を行うことができ
るようになる。
【0046】また絶縁性マスク17(18)としてポジ
型レジストを用いている。これにより、第1の絶縁性マ
スク17および第2の絶縁性マスク18にポジ型レジス
トを使用することで、絶縁性マスク17(18)が不要
となった際に有機溶剤を用いて容易にかつ半導体プロセ
スレベルの清浄度で完全に除去することができ、その結
果、金属配線15形成工程の複雑さを解消できるように
なる。
【0047】また金属配線15の形成時に、第1の絶縁
性マスク17のベーク温度が第2の絶縁性マスク18の
ベーク温度よりも高い温度に設定されている。具体的に
は、ポジ型レジスト18は2.6μm厚で現像後窒素中
120℃の雰囲気で30分ベークする。1層目のレジス
トマスク17のベーク温度よりも2層目のレジストマス
ク18のベーク温度が同じかあるいは高い場合には、ポ
ジ型レジスト18表面が荒れてしまう。また、第1の絶
縁性マスク17は半絶縁GaAs基板19よりも小さく
することでGaAs周辺はGaAs表面が露出し、後の
メッキ電流の供給部となる。
【0048】これにより、第1および第2の絶縁性マス
ク17,18にポジ型レジストを使用する際、2層のポ
ジ型レジスト17,18はそのベーク温度を、下のポジ
型レジスト17よりも上のポジ型レジスト18を低いベ
ーク温度とすることで、表面平滑性が良好なパターンを
得ることができるようになる。
【0049】次に、第1の絶縁性マスク17の全面にメ
ッキ用電極13を成膜する工程と、第1の絶縁性マスク
17より大きく開口した第2の絶縁性マスク18を形成
する工程とを実行する。
【0050】次に、メッキ用電極13上にメッキ電流供
給端子16を突き立て電流を供給して電気分解を実行
し、電界メッキにより金メッキ膜15を析出させる。具
体的には、一定条件下(メッキ液:ミクロファブAu−
100、メッキ浴の温度60℃が望ましい)で、マスク
開口部に金メッキ膜15を選択的に3.2μmメッキす
る(図1(c))。
【0051】次に、金属電極から電流を供給して金を電
界メッキする工程と、第1の絶縁性マスク17および第
2の絶縁性マスク18を除去する工程を実行する。具体
的には、有機溶剤のアセトンを用いた超音波洗浄でポジ
型レジスト18を溶解と余分な電極を除去する。
【0052】最後に、レジスト剥離液を用いて残ったポ
ジ型レジスト17,18を除去し配線が形成される(図
1(d))。
【0053】この工程で形成された配線の断面は、図を
見て明らかな様に逆台形形状になる。従って、従来の配
線工程では凸形状になるのに対して、本発明の配線はそ
の形状から断面積が大きくなり電気抵抗を従来よりも低
減出来る利点がある。また、従来の問題点であるイオン
ミリングあるいはシアン系化合物による化学的エッチン
グによる膜減りがまったく無い配線を形成することが出
来る。
【0054】以上説明したように、第1実施形態によれ
ば、絶縁性マスク17(18)を2回重ねて形成する結
果、厚い絶縁性マスク17(18)を形成できるように
なり、一度のメッキ処理で厚い膜を形成することができ
るようになる。また、その金属配線15の断面形状を逆
台形状とすることができるようになり、従来よりも大き
な断面積を得られるようになる結果、金属配線15の低
抵抗化を図ることができるようになると同時に、配線形
成工程の複雑さを解消できるようになる。
【0055】また、従来のような高価なイオンミリング
装置を使用する工程を回避して低コスト化を図ることが
できるプロセスを実現することができるようになる。更
に加えて、危険なシアン系化合物を使用する工程を回避
して安全性の向上を図ることができる。
【0056】(第2実施形態)図2(a)〜(c)は、
本発明の配線形成方法の第2実施形態を説明するための
プロセス図である。なお、第1実施形態において既に記
述したものと同一の部分については、同一符号を付し、
重複した説明は省略する。
【0057】本実施形態では、半絶縁GaAs基板19
(350μm)上にコプレナ線路21とそれに必要なエ
アーブリッジ22とを同一プロセスで形成している点に
特徴を有している。
【0058】まず、誘電体基板の半絶縁GaAs基板1
9上にエアーブリッジ22下の中心導体20をTi(1
0nm)/Au(0.5μm)を連続成膜した後リフト
オフ法で形成する工程を実行する。
【0059】次に、コプレナ線路21の接地導体23と
前工程の中心導体20にオーバーラップするように配置
された中心導体20が開口した第1の絶縁性マスク17
をポジ型レジスト18で形成する工程を実行する。
【0060】ここで、ポジ型レジスト18は2.6μm
厚で現像後窒素中130℃の雰囲気で30分ベークす
る。また第1の絶縁性マスク17では、先の中心導体2
0上にポジ型レジスト18が残りエアーブリッジ22を
形成する時のスペーサーとなる。またコプレナ線路21
は、接地導体23間が50μm、中心導体20の幅が2
0μmである。
【0061】次に、基板全面にメッキ電極13としてT
i(10nm)/Au(20nm)を順次成膜する工程
を実行する。
【0062】次に、コプレナ線路21とエアーブリッジ
22部が開口した第2のマスクをポジ型レジスト18で
形成する。ここで、ポジ型レジスト18は、2.6μm
厚で現像後窒素中120℃の雰囲気で30分ベークする
工程を実行する。
【0063】1層目のレジストマスク17のベーク温度
よりも2層目のレジストマスク18のベーク温度が同じ
かあるいは高い場合には、ポジ型レジスト18表面が荒
れてしまうので注意を要する。
【0064】次に、前述の一定条件下(メッキ液:ミク
ロファブAu−100、メッキ浴の温度60℃)でマス
ク開口部に金メッキ膜15を選択的に2μmメッキす
る。ここまでの工程が済んだ試料の平面図が図2(a)
であり、その断面図が図2(b)である。
【0065】次に、有機溶剤のアセトンを用いた超音波
洗浄でポジ型レジスト18を溶解する工程と、余分なメ
ッキ電極を除去する工程を実行する。
【0066】最後に、レジスト剥離液を用いて残ったポ
ジ型レジスト18を除去しコプレナ線路21と2.6μ
mの高さのエアーブリッジ22が形成される(図2
(c))。
【0067】この工程により、コプレナ線路21とエア
ーブリッジ22を一体で形成することができ、エアーブ
リッジ22の欠落がなく、精度良くエアーブリッジ22
を形成することができる。
【0068】また、中心導体20の断面も第1実施形態
と同様の逆台形状になり、従来より低くすることができ
る。
【0069】以上説明したように、第2実施形態によれ
ば、ポジ型レジストマスク17(18)を2回重ねて形
成する(1層目のレジストマスク17と2層目のレジス
トマスク18とを積層する)結果、厚いポジ型レジスト
マスク17(18)を形成できるようになり、一度のメ
ッキ処理で厚い膜を形成することができるようになる。
また、その金メッキ膜12(15)の断面形状を逆台形
状とすることができるようになり、従来よりも大きな断
面積を得られるようになる結果、金メッキ膜12(1
5)の低抵抗化を図ることができるようになると同時
に、配線形成工程の複雑さを解消できるようになる。
【0070】また、有機溶剤のアセトンを用いた超音波
洗浄でポジ型レジスト18を溶解することができるの
で、従来のような高価なイオンミリング装置を使用する
工程を回避して低コスト化を図ることができるプロセス
を実現することができるようになる。更に加えて、危険
なシアン系化合物を使用する工程を回避して安全性の向
上を図ることができる。
【0071】
【発明の効果】請求項1に記載の発明によれば、誘電体
基板表面に、孤立した伝送線路パターンを金の厚い膜で
形成するために、伝送線路パターンが開口した第1の絶
縁性マスクを形成する工程を実行し、前工程に続いて、
その全面にメッキ用電極を薄く成膜する工程を実行する
と同時に、第1の絶縁性マスクよりも大きく開口した第
2の絶縁性マスクを形成する工程を実行し、これらの工
程に続いて、メッキ用電極から電流を供給し金をメッキ
する工程を実行すると同時に、第1の絶縁性マスクおよ
び第2の絶縁性マスクを除去する工程を実行する論理構
成とすることにより、絶縁性マスクを2回重ねて形成す
る結果、厚い絶縁性マスクを形成できるようになり、一
度のメッキ処理で厚い膜を形成することができるように
なる。また、その配線の断面形状を逆台形状とすること
ができるようになり、従来よりも大きな断面積を得られ
るようになる結果、配線の低抵抗化を図ることができる
ようになると同時に、配線形成工程の複雑さを解消でき
るようになる。
【0072】また、従来のような高価なイオンミリング
装置を使用する工程を回避して低コスト化を図ることが
できるプロセスを実現することができるようになる。更
に加えて、危険なシアン系化合物を使用する工程を回避
して安全性の向上を図ることができる。
【0073】請求項2に記載の発明によれば、請求項1
に記載の効果に加えて、メッキ用電極は、少なくとも最
表面層に金を用いた多層構造で、その厚みを10乃至5
0nmで、シート抵抗を5Ω/□とすることで、層間の
密着性が良好でかつリフトオフ処理が容易にできるよう
なメッキ厚において、十分なメッキ用電流が供給でき
る。
【0074】請求項3に記載の発明によれば、請求項1
に記載の効果に加えて、第1の絶縁性マスクおよび第2
の絶縁性マスクにポジ型レジストを使用することで、絶
縁性マスクが不要となった際に有機溶剤を用いて容易に
かつ半導体プロセスレベルで完全に除去することがで
き、その結果、配線形成工程の複雑さを解消できるよう
になる。
【0075】請求項4に記載の発明によれば、請求項1
に記載の効果に加えて、第1および第2の絶縁性マスク
にポジ型レジストを使用する際、2層のレジストはその
ベーク温度を、下のレジストよりも上のレジストを低い
ベーク温度とすることで、表面平滑性が良好なパターン
を得ることができるようになる。
【0076】請求項5に記載の発明によれば、請求項1
に記載の効果に加えて、第1絶縁性マスクの領域および
第2の絶縁性マスクの領域を誘電体基板よりも小さくす
ることにより、誘電体表面にメッキ用電極を露出させる
ことができるようになり、その結果、確実なメッキ用電
流の供給を行うことができるようになる。
【図面の簡単な説明】
【図1】同図(a)〜(d)は、本発明の配線形成方法
の第1実施形態を説明するためのプロセス図である。
【図2】同図(a)〜(c)は、本発明の配線形成方法
の第2実施形態を説明するためのプロセス図である。
【図3】同図(a)〜(e)は、第2従来技術の配線形
成方法を説明するためのプロセス図である。
【図4】同図(a)〜(d)は、第1従来技術の配線形
成方法を説明するためのプロセス図である。
【符号の説明】
11…誘電体基板 12…第1の薄い金属層(第1の金属配線) 13…メッキ用電極 14…ホトレジストパターン 15…金メッキ膜(第2の金属配線) 16…メッキ電流供給端子 17…第1のマスク 18…第2のマスク 19…半絶縁GaAs基板 20…中心導体 21…コプレナ線路 22…エアーブリッジ 23…接地導体
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成9年12月26日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図3
【補正方法】変更
【補正内容】
【図3】
【手続補正4】
【補正対象書類名】図面
【補正対象項目名】図4
【補正方法】変更
【補正内容】
【図4】

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 誘電体基板上に、開口したパターンを有
    する第1の絶縁性マスクを形成する工程と、 前記第1の絶縁性マスクの全面にメッキ用電極を成膜す
    る工程と、 前記第1の絶縁性マスクより大きく開口した第2の絶縁
    性マスクを形成する工程と、 前記金属電極から電流を供給して金を電界メッキする工
    程と、 前記第1の絶縁性マスクおよび前記第2の絶縁性マスク
    を除去する工程を有することを特徴とする配線形成方
    法。
  2. 【請求項2】 前記メッキ用電極は、少なくとも最表面
    が金からなる多層構造を有すると共に、その層厚が10
    乃至50nmでありかつそのシート抵抗が5乃至10Ω
    /□であることを特徴とする請求項1記載の配線形成方
    法。
  3. 【請求項3】 前記絶縁性マスクがポジ型レジストで構
    成されていることを特徴とする請求項1記載の配線形成
    方法。
  4. 【請求項4】 前記第1の絶縁性マスクのベーク温度が
    前記第2の絶縁性マスクのベーク温度よりも高い温度に
    設定されていることを特徴とする請求項1記載の配線形
    成方法。
  5. 【請求項5】 前記第1の絶縁性マスクおよび第2の絶
    縁性マスクを前記誘電体基板よりも小さく設定すると共
    に、前記メッキ用電極が当該誘電体基板全面を覆うよう
    に成膜されていることを特徴とする請求項1記載の配線
    形成方法。
JP35538597A 1997-12-24 1997-12-24 配線形成方法 Withdrawn JPH11186270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35538597A JPH11186270A (ja) 1997-12-24 1997-12-24 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35538597A JPH11186270A (ja) 1997-12-24 1997-12-24 配線形成方法

Publications (1)

Publication Number Publication Date
JPH11186270A true JPH11186270A (ja) 1999-07-09

Family

ID=18443633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35538597A Withdrawn JPH11186270A (ja) 1997-12-24 1997-12-24 配線形成方法

Country Status (1)

Country Link
JP (1) JPH11186270A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670232B2 (en) 2002-01-22 2003-12-30 Renesas Technology Corp. Providing a conductive material in an opening
US9698023B2 (en) 2014-09-10 2017-07-04 Sumitomo Electric Industries, Ltd. Traveling-wave amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670232B2 (en) 2002-01-22 2003-12-30 Renesas Technology Corp. Providing a conductive material in an opening
US9698023B2 (en) 2014-09-10 2017-07-04 Sumitomo Electric Industries, Ltd. Traveling-wave amplifier

Similar Documents

Publication Publication Date Title
JP3450713B2 (ja) 半導体装置およびその製造方法、マイクロストリップ線路の製造方法
JPS5828736B2 (ja) 平坦な薄膜の形成方法
JPH07273118A (ja) 配線、電極の形成方法
JPH07176453A (ja) 薄膜型キャパシタとその製造方法
JPS6185879A (ja) 導電パタ−ンの形成方法
JPH0563102B2 (ja)
JPH0334547A (ja) 半導体装置の製造方法
JP2002299443A (ja) 半導体装置及びその製造方法
US5340773A (en) Method of fabricating a semiconductor device
JPH11186270A (ja) 配線形成方法
JPH04368003A (ja) 集積回路用のマイクロ波伝送線路
JPH0685158A (ja) 電気伝送線路およびその製造方法
JP2003124591A (ja) 電子回路基板、その製造方法及びマイグレーション発生抑制用銅メッキ液
JPS62294303A (ja) 半導体装置およびその製造方法
JPS6125221B2 (ja)
JP3108495B2 (ja) 配線構造体の製作方法
JP3518092B2 (ja) 配線構造
JPH0394451A (ja) 半導体装置の配線構造
JPS62295494A (ja) 高速素子実装用回路基板の製造方法
JP3201374B2 (ja) 半導体装置の製造方法
JPH07263865A (ja) 薄膜多層配線基板
JPH04307737A (ja) 半導体装置の製造方法
JPH10154667A (ja) メッキ配線およびその製造方法
JPS63204742A (ja) 半導体装置の製造方法
JPS62281356A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301