CN101814645A

CN101814645A - 耦合微条线结构及其制造方法

Info

Publication number: CN101814645A
Application number: CN201010108469A
Authority: CN
Inventors: 卓秀英
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2009-02-25
Filing date: 2010-02-01
Publication date: 2010-08-25
Anticipated expiration: 2030-02-01
Also published as: CN101814645B

Abstract

本发明提供了一种耦合微条线结构，具有可调特性阻抗与可调特性波长，该结构包括：一第一接地平面，具有为一介电材料所分隔的多个第一导电条状物；一第一介电层，位于该第一接地平面上；一第一信号线，位于该第一介电层上，其中该第一信号线直接位于所述多个第一导电条状物之上，且其中该第一信号线非平行于所述多个第一导电条状物；以及一第二信号线，位于该第一介电层上，其中该第二信号线直接位于所述多个第一导电条状物之上，且其中该第二信号线非平行于所述多个第一导电条状物，且其中该第二信号线大体与该第一信号线平行。本发明的优点在于耦合微条线可具有可调特性阻抗与可调特性波长。

Description

耦合微条线结构及其制造方法

技术领域

本发明涉及一种微条线(microstrip line)结构，尤其涉及具有可调特性阻抗(tunable characteristic impedances)与可调特性波长(tunable characteristicwavelengths)的耦合微条线(coupled microstrip line)结构。

背景技术

于微波电路应用中，传输线(transmission line)为极重要元件。传输线形成了微波电路内的有源元件与无源元件之间的内部连接，并也作为阻抗匹配元件(impendance matching elements)。微条线为单晶微波集成电路(monolithicmicrowave integrated circuit，MMIC)中广泛应用的一种传输线。

于单晶微波集成电路中使用微条线具有许多优点。首先，由于微条线由设置于基板上的导电平面所构成，这些微条线便可很容易的采用集成电路的制造程序而形成。如此，微条线可整合于如互补型金属氧化物半导体电路等常用集成电路的同一基板之上。

一般来说，微条线包括位于一接地平面(ground plane)上一信号线以及分隔信号线与基底的一个或多个介电层，而接地平面为一实心金属平面。接地平面具有隔离信号线与基底优点，因而可减低任何基底所引起损耗(substrate-induced losses)。然而，接地平面的形成也造成了缺点。当后段工艺的尺寸持续缩减时，介于信号线与接地平面的垂直距离将随之显著的缩小，如此便需要进一步地窄化信号线以达到期望的特性阻抗。因此，于微条线内的欧姆损失(ohmic losses)将显著地增加，因而介于微条线与网络元件之间需要较佳的阻抗匹配特性。再者，接地平面可作为用于调整微条线的特性阻抗的阻障层(barrier)，而由于介于信号线与接地平面间的垂直距离限制，因此较小距离导致了较小调整空间。

此外，这些微条线通常占据了极大的芯片区域。举例来说，二氧化硅(SiO₂)介电材料内于50GHz时的电磁波波长约为3000μm。因此，微条线的长度便需要至少为电磁波波长的1/4，在此为750μm，以匹配网络阻抗(networkimpedance)。如此将造成区域的损耗。随着集成电路缩减的增进，微条线所需的芯片区域便成为影响微波装置与采用CMOS装置的集成电路的整合时的瓶颈。

不幸地，于无线电频率(radio frequency，RF)电路的应用中微条线结构的应用也受到限制，特别是于如GPS卫星系统、PDA随身电话以及超宽频无线通讯系统(ultra-wideband wireless communication systems)等微波与厘米波整合型RF电路(microwave and millimeter wave integrated RF circuits)应用方面。为了补足硅晶体管(silicon transistor)的频宽补偿，微波应用需要可与其他电路次区块相隔离的具有低寄生损失(parasitic loss)的无源装置。如此的RF版载芯片构件(RF on-chip components)的寄生损失并不会如晶体管的有源元件的寄生损失般随着有源元件的缩小而随之缩小。

此外，为了许多RF电路设计的应用便需要采用四端口构件，其为四端点装置，其中当进入任一端点处产生一输出时将会于其他三端处显现。单一信号线微条传输线仅能掌管两端口构件，即为具有一输入端点与一输出端点的两端点装置。如此，便需要适当装置以克服上述现有的缺点。

发明内容

有鉴于此，本发明提供了一种耦合微条线结构及其制造方法。

依据一实施例，本发明的耦合微条线结构，包括：

一第一接地平面，具有为一介电材料所分隔的多个第一导电条状物；一第一介电层，位于该第一接地平面上；一第一信号线，位于该第一介电层上，其中该第一信号线直接位于所述多个第一导电条状物之上，且其中该第一信号线非平行于所述多个第一导电条状物；以及一第二信号线，位于该第一介电层上，其中该第二信号线直接位于所述多个第一导电条状物之上，且其中该第二信号线非平行于所述多个第一导电条状物，且其中该第二信号线大体与该第一信号线平行。

依据另一实施例，本发明的耦合微条线结构，包括：

一基底；一第一接地平面，位于该基底之上，其中该第一接地平面为导电且包括大体相互平行的多个第一接地条状遮蔽物；一第一接地导体与一第二接体导体，电性耦接于所述多个第一接地条状遮蔽物，其中该第一接地导体与该第二接地导体大体相平行；一个或多个介电层，位于该第一接地平面上；一第一信号线，位于该一个或多个介电层之上，其中该第一信号线与该第一接地导体与该第二接地导体大体相平行；以及一第二信号线，位于该一个或多个介电层之上，其中该第二信号线与该第一接地导体与该第二接地导体大体相平行，且该第二信号线大体平行于该第一信号线。

依据又一实施例，本发明的微条线结构的制造方法，包括：

提供一半导体基底；形成一第一接地平面于该半导体基底之上，其中该接地平面包括大体相互平行的多个第一接地条状遮蔽物；形成电性耦接于所述多个第一接地条状遮蔽物的一第一接地导体与一第二接地导体，其中该第一接地导体与该第二接地导体大体相平行；形成一个或多个介电层于该第一接地平面上；以及形成多个信号线于该一个或多个介电层之上。

本发明的优点在于耦合微条线可具有可调特性阻抗与可调特性波长。于本发明的实施例中的耦合微条线所需芯片区域相较于现有的耦合微条线更为减少。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下：

附图说明

图1A为一透视图，显示了依据本发明一实施例的耦合微条线，其包括一接地平面；

图1B为一剖面图，显示了图1A所示结构的实施情形；

图1C为一上视图，显示了图1A所示的耦接微条线结构；

图2为一剖面图，显示了依据本发明另一实施例的耦合微条线结构，其包括多个接地平面；

图3为一透视图，显示了依据本发明另一实施例的耦合微条线结构，其包括一接地平面与数个接地导体；

图4显示了依据本发明又一实施例的耦合微条线结构，其中接地平面的接地导体包括接地导体带状物；

图5显示了依据本发明又一实施例的耦合微条线结构，其内接地平面的接地导体的宽度与信号线的宽度相同；以及

图6显示了具有不同特性阻抗与特性波长的两耦合微条线结构。

其中，附图标记说明如下：

20、20₁、20₂～耦合微条线；

22、22’～第一信号线；

23、23’～第二信号线；

24～接地平面；

24₁～接地条状遮蔽物；

24₂、24₂’～接地导体；

24₃～接地导体条状物；

24₄～上方接地导体；

26～介电层；

28～基底；

30～集成电路；

32～层间介电层；

35～金属层间介电层；

37～蚀刻停止层；

W1～接地平面的宽度；

W2～第一信号线的宽度；

W3～第二信号线的宽度；

W4～上方接地导体的宽度；

L2～接地平面的长度；

D1～接地导体与第一信号线之间的水平距离；

D1’～第一信号线与接地导体之间的水平距离；

D2～接地导体与第二信号线间的水平间距；

D2’～第二信号导线与另一接地导体之间的水平距离；

D3～第一信号线与第二信号线之间的水平距离；

D3’～第一信号线与第二信号线之间的水平距离；

M₁～第一金属化层；

M₂～第二金属化层；

M_n～金属化膜层；

M_x～上方金属层；

SW～接地条状遮蔽物的宽度；

SS～相邻接地条状遮蔽物的间距；

α～接地条状遮蔽物与信号线之间的角度。

具体实施方式

本发明提供了具有可调整的特性阻抗与特性波长的新颖耦合微条线(coupled microstrip lines)。并借由下文以解说多个实施例中的变化。于本发明的多个实施例的不同附图中，相同的附图标记代表了相同元件。

图1A、图1B与图1C分别显示了依据本发明一实施例的透视图、侧视图与上视图，其中图1B显示了沿图1A内线段A-A’的一剖面图。于图1A内的括号20代表了耦合微条线20，其包括了位于基底28上的第一信号线22、第二信号线23、接地平面24、一个或多个介电层26以及一层间介电层32。于一实施例中，基底28为一半导体基底，且可包括如硅、锗或相似物等常用半导体材料。可以理解的是，于上述图示中仅示出了半导体芯片的一部，而此半导体芯片的其他部分可包括具有未耦合微条线形成于其上的其他区。

如图1A所示，接地平面24可具有一长方形形态，其具有一长度L2(沿第一信号线22与第二信号线23的纵长方向，即信号传递的方向)与一宽度W1。第一信号线22与第二信号线23分别具有小于接地平面24的宽度W1的宽度W2与W3。于图示的实施例中，第二信号线22的宽度W2以及第二信号线23的宽度W3为相同。于图示的实施例中接地平面24为长方形，其也可具有其他的适当形状。于一实施例中，接地平面24包括了接地条状遮蔽物(ground strip shields)24₁以及接地导体(ground conductors)24₂。接地导体遮蔽物24₁垂直于第一信号线22与第二信号线23的纵长方向，并与对应的信号线(例如第一信号线22与第二信号线23)之间具有一角度α，而接地条状遮蔽物24₁的此角度α可为90度(请参照图1C)。或者，角度α可具有非零的数值。于图示实施例中，接地导体24₂为接地平面24的末端部分，以提供返回信号的传递以及与接地条状遮蔽物24₁的末端的内部连接情形。于图示实施例中，接地导体24₂大体平行于第一信号线22与第二信号线23。

一般来说，接地平面24可借由镶嵌工艺形成，其中层间介电层32经过图案化与蚀刻之后，以于层间介电层32内形成至少一个或多个沟槽。接着采用任一适当方法而于上述沟槽填入一导电材料，进而制造出为介电材料所分隔的数个导电条状物(接地条状遮蔽物24₁)。如前所述，所形成的接地条状遮蔽物24₁之间大体平行且其可借由接地导体24₂而形成电性耦合。于其他实施例中，接地平面的形成借由蚀刻形成于层间介电层32上的一导电层所得到。上述导电层经过图案化以及蚀刻等程序后，形成数个导电条状物(接地条状遮蔽物24₁)。于图示的实施例中，导电层经过图案化与蚀刻等程序后，使得各接地条状遮蔽物24₁之间大体平行且其可借由接地导体24₂而形成电性耦合。

于如图1B所示实施例中，接地平面24为接地的。于图示的实施例中，接地平面24形成于一较下方的金属化层内，例如位于第一金属化层M1(也称为底金属化层)、第二金属化层M2或相似膜层之中。如此，接地平面24可形成层间介电层32之上，其中集成电路30则可位于层间介电层32之下。如互补型金属氧化物半导体(CMOS)装置的集成电路(如图1B内所示的集成电路30)可形成于基底28的表面上。集成电路30标示为一MOS装置仅用于图示的目的且可包括其他电路。或者，接地平面24可形成于层间介电层32之下，且可采用掺杂多晶硅或金属等材料所形成。于如此实施情形中，接地平面24则可与集成电路30内的CMOS装置的栅极同时形成。

第一信号线22形成于一上方金属层M_x内。于图示实施例中，第一信号线22形成于一顶金属化层之上，但于其他实施例中，第一信号线22可形成于位于顶金属化层下方的一金属化层内，例如为从最上方金属化层算起的第二金属化层内。于其他实施例中，第一信号线22可形成于顶金属化层之上并可由如导电金属、金属合金或掺杂多晶硅的导电材料所形成。一般来说，第一信号线22与接地平面24可形成于任一金属化层之内，只要一个或多个介电层26分隔了第一信号线22与接地平面24。第一信号线22与接地平面24的形成方法包括公知的镶嵌及/或沉积/蚀刻等工艺。

如图1B所示的介电层26则可包括金属层间介电(IMD)层35与蚀刻停止层37及相似膜层，蚀刻停止层37可介于金属层间介电层35之间。介电层26则可包括如具有低于3或甚至为2.5左右或更低的介电常数的低介电常数介电材料。于图示的实施例中，于介于第一信号线22与接地平面24之间的垂直区域中或于接地平面24正上方处未形成有导电构件。当第一信号线22形成于顶金属化层的顶面上时，介电层26可包括一个或多个保护层。通过第二信号线23的剖面图则大体相似于前述图1B所示的穿过第一信号线22的剖面图。

如图1C所示的实施例中，接地条状遮蔽物24₁的数量多于2，而于其他实施例中则多于4，于相邻的接地条状遮蔽物24₁之间则设置有介电材料。于图示实施例中，接地条状遮蔽物24₁参照一周期性图样而安排。举例来说，于每一相邻的接地条状遮蔽物24₁之间的间距SS为相等。于其他实施例中，于两相邻接地条状遮蔽物241之间的间距SS可能不相等于另外两相邻接地条状遮蔽物241之间的间距SS。间距SS也可安排为依照由小至大的顺序(例如参照等差数列或等比数列等方式)改变，每一间距SS较其前一间距逐渐变大。

为了有效地遮蔽基底28免于受到第一信号线22与第二信号线23内流通信号的影响，接地条状遮蔽物24₁的总区域与图示实施例内介电材料的整个区域具有约为0.1～0.3的比率。于其他实施例中，上述比率则约为0.05～0.5。接地条状遮蔽物24₁的宽度SW，以及介于相邻接地条状遮蔽物24₁之间的间距SS皆可能影响最终得到的耦合微条线20的特性阻抗与特性波长的表现，并因而可针对特定应用而且分别进行调整。

于一实施例中，第一信号线22与第二信号线23之间存在有一水平距离D3，因而使得第一信号线22与第二信号线23形成了耦合信号线。此外，介于一接地导体24₂与第一信号线22之间的水平距离D1相同于介于另一接地导体24₂与第二信号线23间的水平间距D2，上述间距D1与D2也可为不相同。如图所示，耦合信号线22与23连结于一微波装置34。

于具有实心接地平面的耦合微条线结构中，电感回流路径(inductancereturn path)位于于实心接地平面内的直接位于这些信号线下方的一位置，因而限制了微条线的特性阻抗。然而有利的是，于本发明的实施例中，接地条状遮蔽物24₁将此电感回流路径导向接地导体24₂，其为耦接信号导线22与23所相分隔。借由迫使电感回流路径朝向接地导体24₂，为信号所产生的电场与磁场可空间地与基底相分隔，进而导致了电感增加。如此，可借由调整介于接地导体24₂以及介于耦接信号导线22与23之间的距离而调整特性阻抗与特性波长。如此的调整可借由调整接地平面24的长度(即距离D1与D2)而实施。有利的是，由接地条状遮蔽物24₁与接地导体24₂所造成的空间分隔也导致了一慢波特性(slow-wave feature)。本发明的微条线的此慢波特性较其他传输线具有更高的品质因数。

如图2的剖面图所示，于另一实施例中则采用了多重接地平面24，每一接地平面则分别位于一金属化膜层M_n内。接地平面24的膜层则透过周期地设置的介层物圆柱而形成内部连接。于其他实施例中，介层物圆柱/介层物条状物连结不同的接地平面24的膜层则形成了垂直地重叠的实心条状物，且可能与上方或下方的接地条状遮蔽物24₁具有同样的延伸情形。

图3显示了依据本发明另一实施例的透视图。于本实施例中，接地导体24₂朝向接地平面24所在的金属化层以外的顶金属化层而向上延伸。如图3所示，接地导体24₂的顶面与第一信号线22以及第二信号线23的顶面切齐。于其他实施例中，接地导体24₂的顶面可高于或低于第一信号线22与第二信号线23的顶面。

图4示出本发明的另一实施例。于本实施例中，图3内的实心接地导体24₂为接地导体条状物24₃所取代，而接地导体条状物24₃朝向接地导体遮蔽物24₁所在的金属化层以外的金属化层而向上延伸。于图示的实施例中，接地导体条状物24₃电性耦接于相邻的接地导体条状物。接地导体条状物具有一宽度相同于邻近接地条状遮蔽物24的接地条状遮蔽物24₁，虽然其宽度也可能不同。于如图4所示的实施例中，接地导体条状物24₃的顶面与第一信号线22与第二信号线23的顶面切齐。于其他实施例中，接地导体条状物24₃的顶面可延伸至高于或低于第一信号线22与第二信号线23的顶面。

图5示出了依据本发明的另一实施例。于本实施例中，图4内所示的接地导体条状物24₃为上方接地导体24₄所相连结。此上方的接地导体24₄位于为第一信号线22与第二信号线23所在的金属化膜层内，而上方接地导体24₄具有相似于第一信号线22与第二信号线23的设置形态，虽然其也可采用其他形态设置。举例来说，上方接地导体24₄的宽度W4与第一信号线22的宽度W2与第二信号线23的宽度W3相同。于其他实施例中，上方接地导体24₄的宽度W4与第一信号线22的宽度W2与第二信号线23的宽度W3相异。于如图5所示的实施例中，上方接地导体24₄的顶面与第一信号线22与第二信号线23的顶面切齐。而于其他实施例中，上方接地导体24₄的顶面可高于或低于第一信号线22与第二信号线23的顶面。此外，可自接地平面24的边缘移除接地导体条状物24₃并使得位于图5内所示的每一接地导体条状物24₃设置于相对应的接地条状遮蔽物24₁的末端处。

可以理解是于半导体芯片内，常需使用具有不同特性阻抗与特性波长的耦合微条线。因此，本发明的实施例可轻易地满足上述需求。于本发明的一实施例中，例如图6所示的实施例中，耦合微条线20₁与耦合微条线20₂形成于相同的基底28之上。而耦合微条线20₁与耦合微条线20₂分别具有如图1A所示的相似结构。介于第一信号线22与接地导体24₁之间的水平距离D1，以及介于第二信号线23与另一接地导体24₂之间的水平距离D2可能相异于介于第一信号线22’与接地导体24₂’之间的水平距离D1’以及介于第二信号导线23’与另一接地导体24₂’之间的水平距离D2’。此外，介于第一信号线22与第二信号线23的水平距离D3可相异于介于第一信号线22’与第二信号线23’之间的水平距离D3’。如此，耦合微条线20₁的特性阻抗与特性波长可不同于耦合微条线20₂。虽然于图6内并未显示，介于第一信号线22与22’、第二信号线23与23’以及各下方的接地平面24与24’(见于图1B)之间的垂直距离也可能不相同。于当耦合微条线20₁与20₂为阻抗匹配元件时，可采用不同的距离D1/D2及D1’/D2’以达到不同的特性阻抗。若有需要，可增加具有不同特性阻抗与特性波长的更多耦合微条线。

本发明的实施例具有以下几点优点。第一，特性阻抗与特性波长为可调整的，其并不会受到信号线与位于下方接地平面之间垂直距离的影响。第二，耦合微条线具有较高的特性阻抗，因而不需要增加耦合微条线的芯片区域。第三，耦合微条线具有较小的特性波长，因而形成了较短耦合微条线并使用较少的芯片区域。第四，本发明实施例的形成并不需要额外的光掩模，因此并不会增加额外的制造成本。第五，本发明的耦合微条线可应用于RF电路中，以扩展于RF电路设计混合器中的耦合微条线的使用。

虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims

1.一种耦合微条线结构，包括：

一第一接地平面，具有为一介电材料所分隔的多个第一导电条状物；

一第一介电层，位于该第一接地平面上；

一第一信号线，位于该第一介电层上，其中该第一信号线直接位于所述多个第一导电条状物之上，且其中该第一信号线非平行于所述多个第一导电条状物；以及

一第二信号线，位于该第一介电层上，其中该第二信号线直接位于所述多个第一导电条状物之上，且其中该第二信号线非平行于所述多个第一导电条状物，且其中该第二信号线大体与该第一信号线平行。

2.如权利要求1所述的耦合微条线结构，其中该第一接地平面还包括大体平行于该第一信号线与该第二信号线的多个第一接地导体，其中所述多个第一接地导体电性耦合于所述多个第一导电条状物。

3.如权利要求2所述的耦合微条线结构，还包括多个第一接地导体延伸物，位于所述多个第一接地导体的每一顶面上并电性耦合。

4.如权利要求3所述的耦合微条线结构，其中所述多个第一接地导体延伸物还包括多个接地导体条状物，其中所述多个接地导体条状物延伸通过该第一介电层且为一介电材料所分隔，其中形成了所述多个接地导体延伸物之一的所述多个接地导体条状物为一上部接地导体所连接。

5.如权利要求1所述的耦合微条线结构，其中所述多个第一导电条状物大体垂直于该第一信号线与该第二信号线。

6.一种耦合微条线结构，包括：

一基底；

一第一接地平面，位于该基底之上，其中该第一接地平面为导电且包括大体相互平行的多个第一接地条状遮蔽物；

一第一接地导体与一第二接体导体，电性耦接于所述多个第一接地条状遮蔽物，其中该第一接地导体与该第二接地导体大体相平行；

一个或多个介电层，位于该第一接地平面上；

一第一信号线，位于所述一个或多个介电层之上，其中该第一信号线与该第一接地导体与该第二接地导体大体相平行；以及

一第二信号线，位于所述一个或多个介电层之上，其中该第二信号线与该第一接地导体与该第二接地导体大体相平行，且该第二信号线大体平行于该第一信号线。

7.如权利要求6所述的耦合微条线结构，还包括多个金属化层，位于该基底之上，其中该第一信号导线与该第二信号线为所述多个金属化层的一顶金属化层，而该第一接地平面为所述多个金属化层的一底金属化层。

8.如权利要求6所述的耦合微条线结构，还包括一第一接地导体延伸物与一第二接地导体延伸物，位于该接地导体与该第二接地导体的每一顶面上并电性耦接。

9.如权利要求8所述的耦合微条线结构，其中该第一接地导体延伸物与该第二接地导体延伸物包括多个接地导体条状物，其中所述多个接地导体条状物延伸通过所述一个或多个介电层且为一介电材料所分隔，其中形成该第一接地导体延伸物的所述多个接地导体条状物为一第一上方接地导体所连结，而形成该第二接地导体延伸物的所述多个接地导体条状物为一第二上方接地导体所连结。

10.如权利要求6所述的耦合微条线结构，其中直接位于该第一接地平面上的所述一个或多个介电层的一部中未形成有导电构件。

11.如权利要求6所述的耦合微条线结构，还包括：

一第二接地平面，位于该基底之上，其中该第二接地平面为导电且包括大体相互平行的多个第二接地条状遮蔽物；以及

一第三接地导体与一第四接地导体，电性耦接于所述多个第二接地条状遮蔽物，其中该第三接地导体与该第四接地导体大体相平行。

12.一种耦合微条线结构的形成方法，包括：

提供一半导体基底；

形成一第一接地平面于该半导体基底之上，其中该接地平面包括大体相互平行的多个第一接地条状遮蔽物；

形成电性耦接于所述多个第一接地条状遮蔽物的一第一接地导体与一第二接地导体，其中该第一接地导体与该第二接地导体大体相平行；

形成一个或多个介电层于该第一接地平面上；以及

形成多个信号线于所述一个或多个介电层之上。

13.如权利要求12所述的耦合微条线结构的形成方法，其中形成该第一接地导体与该第二接地导体时包括形成该第一与第二接地导体以使得该第一与第二接地导体与所述多个信号线等距地相分隔。

14.如权利要求12所述的耦合微条线结构的形成方法，其中形成该第一接地导体与该第二接地导体时包括形成延伸进入覆盖该第一接地平面的所述一个或多个介电层的一部，其中形成该第一接地导体与该第二接地导体还包括形成该第一接地导体与该第二接地导体，以使得该第一接地导体与第二接地导体包括为一介电材料所分隔的多个导电条状物。

15.如权利要求12所述的耦接微条线结构的形成方法，还包括形成一第二接地平面于该第一接地平面与所述多个信号线之间，其中该第二接地平面包括大体相平行的多个第二接地条状遮蔽物，且其中所述一个或多个介电层设置于该第一接地平面与该第二接地平面之间并位于该第二接地平面与所述多个信号线之间。