JP3219067B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP3219067B2 JP3219067B2 JP00353999A JP353999A JP3219067B2 JP 3219067 B2 JP3219067 B2 JP 3219067B2 JP 00353999 A JP00353999 A JP 00353999A JP 353999 A JP353999 A JP 353999A JP 3219067 B2 JP3219067 B2 JP 3219067B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- line
- transmission line
- integrated circuit
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は集積回路に関し、特
に、専用の製造工程を設けることなく伝送線路を形成す
ることができる集積回路に関する。
に、専用の製造工程を設けることなく伝送線路を形成す
ることができる集積回路に関する。
【０００２】
【従来の技術】半導体素子の高速化、高周波化及び高集
積化は進む一方であり、その結果、半導体素子間の信号
伝送線路の重要性が増している。シリコン半導体基板が
使用された半導体装置（以下、シリコン半導体装置とい
う）と比較して、動作が高速なＧａＡｓ半導体基板が使
用された半導体装置（以下、ＧａＡｓ半導体装置とい
う）においては、信号線と、接地線と、誘電体とから構
成された伝送線路を設ける必要があり、例えば、マイク
ロストリップ線路及びコプレーナー線路等が利用されて
いる。
積化は進む一方であり、その結果、半導体素子間の信号
伝送線路の重要性が増している。シリコン半導体基板が
使用された半導体装置（以下、シリコン半導体装置とい
う）と比較して、動作が高速なＧａＡｓ半導体基板が使
用された半導体装置（以下、ＧａＡｓ半導体装置とい
う）においては、信号線と、接地線と、誘電体とから構
成された伝送線路を設ける必要があり、例えば、マイク
ロストリップ線路及びコプレーナー線路等が利用されて
いる。
【０００３】しかしながら、近時、例えば、クロック分
配等の技術において１ＧＨｚを越える周波数帯域におけ
る技術では、伝送線路の必要性が高まっているため、Ｇ
ａＡｓ半導体装置のみならず、シリコン半導体装置にお
いても、伝送線路を設けることが必要となっている。
配等の技術において１ＧＨｚを越える周波数帯域におけ
る技術では、伝送線路の必要性が高まっているため、Ｇ
ａＡｓ半導体装置のみならず、シリコン半導体装置にお
いても、伝送線路を設けることが必要となっている。
【０００４】伝送線路が設けられたＧａＡｓ半導体装置
においては、例えば、特開平５−２２００４号公報に記
載されているように、高周波信号を反射による損失がな
く伝搬させるために、半絶縁性ＧａＡｓ半導体基板上に
接地導体と信号線導体とを夫々離隔させて基板に垂直且
つ夫々並行になるように設置して、それらを利用して伝
送線路を構成することが提案されている。
においては、例えば、特開平５−２２００４号公報に記
載されているように、高周波信号を反射による損失がな
く伝搬させるために、半絶縁性ＧａＡｓ半導体基板上に
接地導体と信号線導体とを夫々離隔させて基板に垂直且
つ夫々並行になるように設置して、それらを利用して伝
送線路を構成することが提案されている。
【０００５】また、特開平６−８５１５８号公報に記載
されているように、ＧａＡｓ半導体基板上に溝を掘り、
この溝の側面に接地金属を設置し、溝の底部中心に信号
線導体を設けることにより、接地金属及び信号線導体を
利用して伝送線路を構成することが提案されている。
されているように、ＧａＡｓ半導体基板上に溝を掘り、
この溝の側面に接地金属を設置し、溝の底部中心に信号
線導体を設けることにより、接地金属及び信号線導体を
利用して伝送線路を構成することが提案されている。
【０００６】更に、特開昭６３−２２２４４２号公報に
記載されているように、ＧａＡｓ半導体基板上に接地金
属を設け、この接地金属の上層に誘電体を設け、更にこ
の誘電体の上層に信号線を形成するための金属を設ける
ことにより、接地金属、誘電体及び信号線を形成するた
めの金属を利用して伝送線路を構成することが提案され
ている。
記載されているように、ＧａＡｓ半導体基板上に接地金
属を設け、この接地金属の上層に誘電体を設け、更にこ
の誘電体の上層に信号線を形成するための金属を設ける
ことにより、接地金属、誘電体及び信号線を形成するた
めの金属を利用して伝送線路を構成することが提案され
ている。
【０００７】ところで、伝送線路に関する特性を以下に
示す。先ず、伝送線路の信号減衰率Ｄは以下に示す数式
１で表される。また、伝送線路の特性インピーダンスＺ
は以下に示す数式２で表される。
示す。先ず、伝送線路の信号減衰率Ｄは以下に示す数式
１で表される。また、伝送線路の特性インピーダンスＺ
は以下に示す数式２で表される。
【０００８】
【数１】 Ｄ＝ｅｘｐ（ｌ・Ｒint・ｗ／２ｄ・（ε／μ）1/2）
【０００９】但し、Ｄは伝送線路の信号減衰率、ｌは伝
送線路長、Ｒintは導体の単位長さ当たりの抵抗、ｗは
導体の幅、ｄは伝送線路の信号線と接地線との間隔、ε
は伝送線路の信号線と接地線との間の誘電体の誘電率、
μは透磁率を示す。
送線路長、Ｒintは導体の単位長さ当たりの抵抗、ｗは
導体の幅、ｄは伝送線路の信号線と接地線との間隔、ε
は伝送線路の信号線と接地線との間の誘電体の誘電率、
μは透磁率を示す。
【００１０】
【数２】Ｚ＝ｄ／ｗ・（μ／ε）1/2
【００１１】但し、Ｚは伝送線路の特性インピーダン
ス、ｄは伝送線路の信号線と接地線との間隔、ｗは導体
の幅、εは伝送線路の信号線と接地線との間の誘電体の
誘電率、μは透磁率を示す。
ス、ｄは伝送線路の信号線と接地線との間隔、ｗは導体
の幅、εは伝送線路の信号線と接地線との間の誘電体の
誘電率、μは透磁率を示す。
【００１２】上記の数式１及び数式２に示すように、伝
送線路の信号線と接地線との間隔ｄが大きくなるに連れ
て、伝送線路の信号減衰率Ｄは小さくなると共に、特性
インピーダンスＺは大きくなる。また、伝送線路の信号
線と接地線との間の誘電体の誘電率εが小さくなるに連
れて、伝送線路の信号減衰率Ｄは小さくなると共に、特
性インピーダンスＺは大きくなる。
送線路の信号線と接地線との間隔ｄが大きくなるに連れ
て、伝送線路の信号減衰率Ｄは小さくなると共に、特性
インピーダンスＺは大きくなる。また、伝送線路の信号
線と接地線との間の誘電体の誘電率εが小さくなるに連
れて、伝送線路の信号減衰率Ｄは小さくなると共に、特
性インピーダンスＺは大きくなる。
【００１３】また、表皮の厚さδは以下に示す数式３で
表される。
表される。
【００１４】
【数３】δ＝（２／ωμσ）1/2
【００１５】但し、δは表皮の厚さ、ωは角周波数、μ
は透磁率、σは電気伝導度を示す。
は透磁率、σは電気伝導度を示す。
【００１６】上記の数式３に示すように、表皮の厚さδ
は角周波数ω、透磁率μ、電気伝導度σに依存する。
は角周波数ω、透磁率μ、電気伝導度σに依存する。
【００１７】電磁波の速度ｖは以下に示す数式４で表さ
れる。
れる。
【００１８】
【数４】ｖ＝１／（μ／ε）1/2
【００１９】但し、ｖは電磁波の速度、εは伝送線路の
信号線と接地線との間の誘電体の誘導率、μは透磁率を
示す。
信号線と接地線との間の誘電体の誘導率、μは透磁率を
示す。
【００２０】上記の数式４が示すように、伝送線路の信
号線と接地線との間の誘電体の誘導率εが小さくなる
と、電磁波の速度ｖが大きくなる。
号線と接地線との間の誘電体の誘導率εが小さくなる
と、電磁波の速度ｖが大きくなる。
【００２１】また、導体の単位長さ当たりの抵抗Ｒint
は以下に示す数式５で表される。
は以下に示す数式５で表される。
【００２２】
【数５】Ｒint＝ρ／（ｗ・ｒ）
【００２３】但し、Ｒintは導体の単位長さ当たりの抵
抗、ρは抵抗率、ｗは導体の幅、ｒは導体の厚さを示
す。
抗、ρは抵抗率、ｗは導体の幅、ｒは導体の厚さを示
す。
【００２４】上記の数式５が示すように、導体の単位長
さ当たりの抵抗Ｒintは、抵抗率に比例すると共に、導
体の厚さｒに反比例する。
さ当たりの抵抗Ｒintは、抵抗率に比例すると共に、導
体の厚さｒに反比例する。
【００２５】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術においては、以下に示す問題点がある。
た従来技術においては、以下に示す問題点がある。
【００２６】先ず、第１に、上述した特開平５−２２０
０４号公報、特開平６−８５１５８号公報、及び特開昭
６３−２２２４４２号公報に記載された従来技術におい
ては、いずれもＧａＡｓ半導体基板上に伝送線路を形成
することを前提とした技術であり、ＧａＡｓの半絶縁性
を利用しているため、シリコン半導体基板上に伝送線路
を形成する場合に適用することができないという問題点
がある。
０４号公報、特開平６−８５１５８号公報、及び特開昭
６３−２２２４４２号公報に記載された従来技術におい
ては、いずれもＧａＡｓ半導体基板上に伝送線路を形成
することを前提とした技術であり、ＧａＡｓの半絶縁性
を利用しているため、シリコン半導体基板上に伝送線路
を形成する場合に適用することができないという問題点
がある。
【００２７】第２に、特開平５−２２００４号公報に記
載された従来技術においては、半導体基板に対して接地
導体及び信号線を垂直に配置するため、通常の配線形成
工程を利用して形成することができず、伝送線路形成の
ための素子形成領域とは別の独立した工程が必要であ
る。同様に、特開平６−８５１５８号公報に記載された
従来技術においても、半導体基板に溝を形成し、その底
部及び側壁部分に導体を設置するため、伝送線路を形成
するための専用の配線工程が必要である。このように、
伝送線路を形成するための専用の工程が必要であり、工
程が増加するいう難点がある。
載された従来技術においては、半導体基板に対して接地
導体及び信号線を垂直に配置するため、通常の配線形成
工程を利用して形成することができず、伝送線路形成の
ための素子形成領域とは別の独立した工程が必要であ
る。同様に、特開平６−８５１５８号公報に記載された
従来技術においても、半導体基板に溝を形成し、その底
部及び側壁部分に導体を設置するため、伝送線路を形成
するための専用の配線工程が必要である。このように、
伝送線路を形成するための専用の工程が必要であり、工
程が増加するいう難点がある。
【００２８】第３に、特開昭６３−２２２４４２号公報
に記載された従来技術においては、基本的に単層配線の
集積回路であれば素子領域製造工程と整合した構造とす
ることができると考えられる。しかしながら、半導体装
置のスケーリングが進むに連れて、近時では配線ルール
が０．２５μｍとなっており、この場合、シリコン半導
体基板においては、層間膜厚は約０．８μｍ、配線幅は
約０．４μｍとなり、半導体デバイス装置全体のサイズ
も極めて小さくなってきている。
に記載された従来技術においては、基本的に単層配線の
集積回路であれば素子領域製造工程と整合した構造とす
ることができると考えられる。しかしながら、半導体装
置のスケーリングが進むに連れて、近時では配線ルール
が０．２５μｍとなっており、この場合、シリコン半導
体基板においては、層間膜厚は約０．８μｍ、配線幅は
約０．４μｍとなり、半導体デバイス装置全体のサイズ
も極めて小さくなってきている。
【００２９】しかしながら、伝送線路をシリコン半導体
基板に設ける場合には、信号減衰率Ｄを低く抑える必要
があり、数式１に示すように、信号線と接地線との間隔
ｄを、例えば、２μｍというように、近時の０．２５μ
ｍの配線ルールにおける層間膜厚（約０．８μｍ）より
も大きく設定する必要がある。一方、０．２５μｍの配
線ルールにおいては、ビアホールの径は約０．４μｍで
あり、例えば、層間膜厚が２μｍであると、アスペクト
比が５（２μｍ／０．４μｍ）となるため、ビアホール
の形成が極めて困難である。このように、多層配線構造
の集積回路の製造工程に利用することができないという
欠点がある。
基板に設ける場合には、信号減衰率Ｄを低く抑える必要
があり、数式１に示すように、信号線と接地線との間隔
ｄを、例えば、２μｍというように、近時の０．２５μ
ｍの配線ルールにおける層間膜厚（約０．８μｍ）より
も大きく設定する必要がある。一方、０．２５μｍの配
線ルールにおいては、ビアホールの径は約０．４μｍで
あり、例えば、層間膜厚が２μｍであると、アスペクト
比が５（２μｍ／０．４μｍ）となるため、ビアホール
の形成が極めて困難である。このように、多層配線構造
の集積回路の製造工程に利用することができないという
欠点がある。
【００３０】本発明はかかる問題点に鑑みてなされたも
のであって、専用の製造工程を設けることなく伝送線路
を形成することができる集積回路を提供することを目的
とする。
のであって、専用の製造工程を設けることなく伝送線路
を形成することができる集積回路を提供することを目的
とする。
【００３１】
【課題を解決するための手段】本発明に係る集積回路
は、２層以上の多層配線構造を有する集積回路におい
て、半導体基板に形成されたゲート絶縁膜と、このゲー
ト絶縁膜上に形成されたゲート金属導体とを有し、ｋを
２以上の整数としたとき、前記ゲート電極を接地線と
し、第ｋ配線層に設けられた配線を信号線とし、両者間
の層間絶縁膜を誘電体とする伝送線路が構成されている
ことを特徴とする。
は、２層以上の多層配線構造を有する集積回路におい
て、半導体基板に形成されたゲート絶縁膜と、このゲー
ト絶縁膜上に形成されたゲート金属導体とを有し、ｋを
２以上の整数としたとき、前記ゲート電極を接地線と
し、第ｋ配線層に設けられた配線を信号線とし、両者間
の層間絶縁膜を誘電体とする伝送線路が構成されている
ことを特徴とする。
【００３２】
【００３３】
【００３４】本発明においては、信号線と接地線との間
の厚さが設計ルールで定められた層間膜厚よりも厚い場
合に、伝送線路を設けることができる。このため、専用
の製造工程を設けることなく伝送線路を形成することが
できる。
の厚さが設計ルールで定められた層間膜厚よりも厚い場
合に、伝送線路を設けることができる。このため、専用
の製造工程を設けることなく伝送線路を形成することが
できる。
【００３５】本発明に係る集積回路において、ｍをｋ＞
ｍ≧１となる整数としたとき、第ｍ配線層における配線
を電源線として利用することができる。これにより、配
線利用効率を向上させることができる。
ｍ≧１となる整数としたとき、第ｍ配線層における配線
を電源線として利用することができる。これにより、配
線利用効率を向上させることができる。
【００３６】また、前記伝送線路を構成する信号線及び
／又は接地線の導体厚さを前記信号線の導体表面におけ
る電磁界の強さから１／ｅ（ｅ：自然対数の底）に減衰
する距離以下の厚さとすることができる。本来、導体の
厚さを厚くすれば、導体の単位長さ当たりの抵抗は小さ
くなるが、信号線及び／又は接地線の導体厚さを、信号
線の導体表面における電磁界の強さから１／ｅに減衰す
る距離以上にしても、導体の単位長さ当たりの抵抗は、
表皮効果の影響により、小さくなることはない。従っ
て、信号線及び／又は接地線の導体厚さを、信号線の導
体表面における電磁界の強さから１／ｅに減衰する距離
以下にすることにより、信号線及び／又は接地線を効率
の高い配線厚を有するものとすることができる。
／又は接地線の導体厚さを前記信号線の導体表面におけ
る電磁界の強さから１／ｅ（ｅ：自然対数の底）に減衰
する距離以下の厚さとすることができる。本来、導体の
厚さを厚くすれば、導体の単位長さ当たりの抵抗は小さ
くなるが、信号線及び／又は接地線の導体厚さを、信号
線の導体表面における電磁界の強さから１／ｅに減衰す
る距離以上にしても、導体の単位長さ当たりの抵抗は、
表皮効果の影響により、小さくなることはない。従っ
て、信号線及び／又は接地線の導体厚さを、信号線の導
体表面における電磁界の強さから１／ｅに減衰する距離
以下にすることにより、信号線及び／又は接地線を効率
の高い配線厚を有するものとすることができる。
【００３７】更に、前記伝送線路を構成する誘電体は、
酸化シリコンより誘電率が低い材質からなると好まし
い。これにより、従来誘電体として使用されることが多
い酸化シリコンを使用した場合と比較して、伝送線路の
信号減衰率を低くする共に、特性インピーダンスを高く
することができる。
酸化シリコンより誘電率が低い材質からなると好まし
い。これにより、従来誘電体として使用されることが多
い酸化シリコンを使用した場合と比較して、伝送線路の
信号減衰率を低くする共に、特性インピーダンスを高く
することができる。
【００３８】更にまた、前記伝送線路を構成する信号線
が設けられた配線層における各信号線間の層間膜は、酸
化シリコンより誘電率が低い材質からなるものであると
好ましい。これにより、従来層間膜として使用されるこ
とが多い酸化シリコンを使用した場合と比較して、各信
号線間に存在する寄生容量を低減し、各信号線間のクロ
ストーク（漏話）を低減させることができる。
が設けられた配線層における各信号線間の層間膜は、酸
化シリコンより誘電率が低い材質からなるものであると
好ましい。これにより、従来層間膜として使用されるこ
とが多い酸化シリコンを使用した場合と比較して、各信
号線間に存在する寄生容量を低減し、各信号線間のクロ
ストーク（漏話）を低減させることができる。
【００３９】
【発明の実施の形態】以下、本発明の実施例に係る集積
回路について、添付の図面を参照して具体的に説明す
る。図１は第１の参考例に係る集積回路の一部を示す模
式的断面図である。
回路について、添付の図面を参照して具体的に説明す
る。図１は第１の参考例に係る集積回路の一部を示す模
式的断面図である。
【００４０】図１に示すように、本参考例の集積回路に
おいては、少なくとも第１配線層１０７ａ、層間膜１１
１ａ、第２配線層１０７ｂ、層間膜１１１ｂ及び第３配
線層１０７ｃの順で積層された多層配線構造を有してお
り、各配線層においては、配線及び各配線間を分離する
層間膜が設けられている。なお、各配線はアルミニウム
からなり、また、各層間膜は酸化シリコンからなる。
おいては、少なくとも第１配線層１０７ａ、層間膜１１
１ａ、第２配線層１０７ｂ、層間膜１１１ｂ及び第３配
線層１０７ｃの順で積層された多層配線構造を有してお
り、各配線層においては、配線及び各配線間を分離する
層間膜が設けられている。なお、各配線はアルミニウム
からなり、また、各層間膜は酸化シリコンからなる。
【００４１】第１配線層１０７ａには、配線１０３及び
１０８が相互に平行に形成されている。同様に、第３配
線層１０７ｃには、配線１０１及び１０６が相互に平行
に形成されている。なお、配線１０１は配線１０３の上
方に配置され、配線１０６は配線１０８の上方に配置さ
れている。そして、配線１０１を信号線とし、配線１０
３を接地線とし、配線１０３と配線１０１とに挟まれた
領域（第２配線層１０７ｂの絶縁体部分を含む）の層間
膜領域１０２を誘電体とする伝送線路が構成されてい
る。同様に、配線１０６を信号線とし、配線１０８を接
地線とし、配線１０８と配線１０６とに挟まれた領域
（第２配線層１０７ｂの絶縁体部分を含む）の層間膜領
域１０９を誘電体とする伝送線路が構成されている。こ
のように、２つの伝送線路が構成されている。
１０８が相互に平行に形成されている。同様に、第３配
線層１０７ｃには、配線１０１及び１０６が相互に平行
に形成されている。なお、配線１０１は配線１０３の上
方に配置され、配線１０６は配線１０８の上方に配置さ
れている。そして、配線１０１を信号線とし、配線１０
３を接地線とし、配線１０３と配線１０１とに挟まれた
領域（第２配線層１０７ｂの絶縁体部分を含む）の層間
膜領域１０２を誘電体とする伝送線路が構成されてい
る。同様に、配線１０６を信号線とし、配線１０８を接
地線とし、配線１０８と配線１０６とに挟まれた領域
（第２配線層１０７ｂの絶縁体部分を含む）の層間膜領
域１０９を誘電体とする伝送線路が構成されている。こ
のように、２つの伝送線路が構成されている。
【００４２】また、第２配線層１０７ｂにおける層間膜
領域１０２と層間膜領域１０９とに挟まれた層間膜領域
１０５に設けられた配線を電源線として利用している。
領域１０２と層間膜領域１０９とに挟まれた層間膜領域
１０５に設けられた配線を電源線として利用している。
【００４３】このように構成された本参考例の集積回路
においては、第３配線層１０７ｃにおける配線１０１及
び１０６を信号線とし、第１配線層１０７ａにおける配
線１０３及び１０８を接地線とし、第２配線層１０７ｂ
の絶縁体部分を含む層間膜領域１０２及び１０９を誘電
体とする伝送線路が構成されているため、隣接する配線
層間で伝送線路を形成する場合と比較して、プロセス技
術上ビアコンタクトの形成を困難にすることなく、伝送
線路を設けることができる。このため、専用の製造工程
を設けることなく、伝送線路を形成することができる。
また、第２配線層１０７ｂにおける層間膜領域１０２と
層間膜領域１０９との間の層間膜領域１０５における配
線を電源線として利用するため、配線利用効率を向上さ
せることができる。
においては、第３配線層１０７ｃにおける配線１０１及
び１０６を信号線とし、第１配線層１０７ａにおける配
線１０３及び１０８を接地線とし、第２配線層１０７ｂ
の絶縁体部分を含む層間膜領域１０２及び１０９を誘電
体とする伝送線路が構成されているため、隣接する配線
層間で伝送線路を形成する場合と比較して、プロセス技
術上ビアコンタクトの形成を困難にすることなく、伝送
線路を設けることができる。このため、専用の製造工程
を設けることなく、伝送線路を形成することができる。
また、第２配線層１０７ｂにおける層間膜領域１０２と
層間膜領域１０９との間の層間膜領域１０５における配
線を電源線として利用するため、配線利用効率を向上さ
せることができる。
【００４４】また、信号線と接地線との間に第２配線層
１０７ｂが配置されているため、信号線と接地線との間
隔ｄが大きく、このため、数式１及び数式２で示すよう
に、信号減衰率Ｄを低くすることができると共に、特性
インピーダンスＺを高くすることができる。
１０７ｂが配置されているため、信号線と接地線との間
隔ｄが大きく、このため、数式１及び数式２で示すよう
に、信号減衰率Ｄを低くすることができると共に、特性
インピーダンスＺを高くすることができる。
【００４５】なお、誘電体を構成する層間膜に酸化シリ
コンが使用されているが、これに限らず、この酸化シリ
コンより誘電率が低い材料、例えば、ＳｉＯＦ、アモル
ファスカーボン又はフッ素樹脂を使用することができ
る。これにより、数式１及び数式２に示すように、伝送
線路の信号減衰率Ｄを低くすることができると共に、特
性インピーダンスＺを高くすることができる。同様に、
数式４に示すように、伝送線路中の電磁波速度ｖを速く
することができる。
コンが使用されているが、これに限らず、この酸化シリ
コンより誘電率が低い材料、例えば、ＳｉＯＦ、アモル
ファスカーボン又はフッ素樹脂を使用することができ
る。これにより、数式１及び数式２に示すように、伝送
線路の信号減衰率Ｄを低くすることができると共に、特
性インピーダンスＺを高くすることができる。同様に、
数式４に示すように、伝送線路中の電磁波速度ｖを速く
することができる。
【００４６】更に、信号減衰率が低減することにより、
配線長の最大値を増加することができる。また、特性イ
ンピーダンスが向上することにより、信号線を駆動する
バッファの駆動能力を低く設定することにより可能とな
り、バッファにおける消費電力を低減することができ
る。更に、電磁波速度が速くなることにより、配線遅延
の低減を図ることができる。
配線長の最大値を増加することができる。また、特性イ
ンピーダンスが向上することにより、信号線を駆動する
バッファの駆動能力を低く設定することにより可能とな
り、バッファにおける消費電力を低減することができ
る。更に、電磁波速度が速くなることにより、配線遅延
の低減を図ることができる。
【００４７】同様に、第３配線層における異なる伝送線
路を構成する信号線（配線１０１及び１０３）に挟まれ
た層間膜領域１０４においても、誘電率が低い材料を使
用すると、各信号線間に存在する寄生容量を低減し、各
信号線間のクロストーク（漏話）を低減させることがで
きる。
路を構成する信号線（配線１０１及び１０３）に挟まれ
た層間膜領域１０４においても、誘電率が低い材料を使
用すると、各信号線間に存在する寄生容量を低減し、各
信号線間のクロストーク（漏話）を低減させることがで
きる。
【００４８】また、第３配線層１０７ｃにおける信号線
（配線１０１及び１０６）の導体厚さを信号線の導体表
面における磁界の大きさから１／ｅ（ｅ：自然対数の
底）に減衰する長さ、即ち、数式３に示す表皮の厚さδ
以下に設定することができる。例えば、導体の材質に銅
を使用し、１０ＧＨｚのクロック信号の分配に使用され
る場合、δ＝０．６６μｍである。一方、導体の材質に
アルミニウムを使用し、１０ＧＨｚのクロック信号の分
配に使用される場合、δ＝０．８７μｍである。
（配線１０１及び１０６）の導体厚さを信号線の導体表
面における磁界の大きさから１／ｅ（ｅ：自然対数の
底）に減衰する長さ、即ち、数式３に示す表皮の厚さδ
以下に設定することができる。例えば、導体の材質に銅
を使用し、１０ＧＨｚのクロック信号の分配に使用され
る場合、δ＝０．６６μｍである。一方、導体の材質に
アルミニウムを使用し、１０ＧＨｚのクロック信号の分
配に使用される場合、δ＝０．８７μｍである。
【００４９】数式５に示すように、単位長さ当たりの抵
抗Ｒintは、信号線導体の厚さｒを大きくすることによ
り小さくすることができる。その結果、数式１により示
される信号減衰率Ｄは低くなるはずである。しかしなが
ら、表皮効果の影響により、信号線の厚さｒを数式３に
示す厚さδ以上に設定しても、信号減衰率Ｄは低下しな
い。このため、信号線（配線１０１及び１０６）の導体
厚さを数式３に示す厚さδ以下、即ち、信号線の導体表
面における磁界の大きさから１／ｅに減衰する長さ以下
に設定すると、効率の高い配線厚を有する信号線にする
ことができる。接地線においても、同様の効果がある。
抗Ｒintは、信号線導体の厚さｒを大きくすることによ
り小さくすることができる。その結果、数式１により示
される信号減衰率Ｄは低くなるはずである。しかしなが
ら、表皮効果の影響により、信号線の厚さｒを数式３に
示す厚さδ以上に設定しても、信号減衰率Ｄは低下しな
い。このため、信号線（配線１０１及び１０６）の導体
厚さを数式３に示す厚さδ以下、即ち、信号線の導体表
面における磁界の大きさから１／ｅに減衰する長さ以下
に設定すると、効率の高い配線厚を有する信号線にする
ことができる。接地線においても、同様の効果がある。
【００５０】なお、各信号線、接地線及び電源線の材質
にアルミニウムと比較して抵抗率が低い銅等を使用して
もよい。これにより、数式５に示すように、導体の単位
長さ当たりの抵抗Ｒintを、小さくすることができる。
にアルミニウムと比較して抵抗率が低い銅等を使用して
もよい。これにより、数式５に示すように、導体の単位
長さ当たりの抵抗Ｒintを、小さくすることができる。
【００５１】また、本参考例においては、第３配線層に
設けられた配線を信号線とし、第１配線層に設けられた
配線を接地線として電送線路が構成されているが、本発
明においては、これに限らず、第１配線層に設けられた
配線を信号線とし、第３配線層に設けられた配線を接地
線として伝送線路が構成されていてもよい。また、信号
線が設けられた第３配線層と接地線が設けられた第１配
線層との間に１個の配線層（第２配線層）が配置された
構成であるが、本発明においては、これに限らず、ｉを
２以上の整数としたとき、信号線が設けられた配線層と
接地線が設けられた配線層との間にｉ個の配線層が設け
られた構成にすることができる。
設けられた配線を信号線とし、第１配線層に設けられた
配線を接地線として電送線路が構成されているが、本発
明においては、これに限らず、第１配線層に設けられた
配線を信号線とし、第３配線層に設けられた配線を接地
線として伝送線路が構成されていてもよい。また、信号
線が設けられた第３配線層と接地線が設けられた第１配
線層との間に１個の配線層（第２配線層）が配置された
構成であるが、本発明においては、これに限らず、ｉを
２以上の整数としたとき、信号線が設けられた配線層と
接地線が設けられた配線層との間にｉ個の配線層が設け
られた構成にすることができる。
【００５２】また、以下に第２の参考例に係る集積回路
を説明する。図２は第２の参考例に係る集積回路の一部
を示す模式的断面図である。
を説明する。図２は第２の参考例に係る集積回路の一部
を示す模式的断面図である。
【００５３】図２に示すように、第２の参考例に係る集
積回路においては、半導体基板３１０の上に、層間膜３
１１ａ、第１配線層３０５ａ、層間膜３１１ｂ、第２配
線層３０５ｂ、層間膜３１１ｃ及び第３配線層３０５ｃ
の順で積層された多層配線構造を有しており、各配線層
においては、配線及び各配線間を分離する層間膜が設け
られている。なお、各配線はアルミニウムからなり、ま
た、各層間膜は酸化シリコンからなる。
積回路においては、半導体基板３１０の上に、層間膜３
１１ａ、第１配線層３０５ａ、層間膜３１１ｂ、第２配
線層３０５ｂ、層間膜３１１ｃ及び第３配線層３０５ｃ
の順で積層された多層配線構造を有しており、各配線層
においては、配線及び各配線間を分離する層間膜が設け
られている。なお、各配線はアルミニウムからなり、ま
た、各層間膜は酸化シリコンからなる。
【００５４】第３配線層３０５ｃには配線３０１が形成
されている。また、半導体基板３１０には、Ｐ+拡散層
３０４が形成されている。なお、Ｐ+拡散層ではなく、
Ｎ+拡散層でもよい。また、Ｐ+拡散層３０４の上には金
属膜３０３が形成されている。そして、配線３０１を信
号線とし、金属膜３０３を接地線とし、金属膜３０３と
配線３０１とに挟まれた領域（第１拡散層３０５ａ及び
第２配線層３０５ｂの絶縁体部分を含む）の層間膜領域
３０２を誘電体とする伝送線路が構成されている。
されている。また、半導体基板３１０には、Ｐ+拡散層
３０４が形成されている。なお、Ｐ+拡散層ではなく、
Ｎ+拡散層でもよい。また、Ｐ+拡散層３０４の上には金
属膜３０３が形成されている。そして、配線３０１を信
号線とし、金属膜３０３を接地線とし、金属膜３０３と
配線３０１とに挟まれた領域（第１拡散層３０５ａ及び
第２配線層３０５ｂの絶縁体部分を含む）の層間膜領域
３０２を誘電体とする伝送線路が構成されている。
【００５５】このように構成された第２参考例に係る集
積回路においては、第３配線層における配線３０１を信
号線とし、Ｐ＋拡散層３０４の上に形成された金属膜３
０３を接地線とし、第１配線層３０５ａ及び第２配線層
３０５ｂの絶縁体部分を含む層間膜領域３０２を誘電体
とする伝送線路が構成されているため、信号線（配線３
０１）と接地線（金属膜３０３）との間の間隔が設計ル
ールで定められた層間膜厚よりも大きい場合に、第１の
参考例の集積回路と同様に、伝送線路を設けることがで
きる。このため、専用の製造工程を設けることなく、伝
送線路を形成することができる。更に、第１の実施例の
集積回路と異なり、信号線（配線３０１）と接地線（金
属膜３０３）との間に電源線が存在しないので、２層配
線構造の集積回路にも適用することができる。
積回路においては、第３配線層における配線３０１を信
号線とし、Ｐ＋拡散層３０４の上に形成された金属膜３
０３を接地線とし、第１配線層３０５ａ及び第２配線層
３０５ｂの絶縁体部分を含む層間膜領域３０２を誘電体
とする伝送線路が構成されているため、信号線（配線３
０１）と接地線（金属膜３０３）との間の間隔が設計ル
ールで定められた層間膜厚よりも大きい場合に、第１の
参考例の集積回路と同様に、伝送線路を設けることがで
きる。このため、専用の製造工程を設けることなく、伝
送線路を形成することができる。更に、第１の実施例の
集積回路と異なり、信号線（配線３０１）と接地線（金
属膜３０３）との間に電源線が存在しないので、２層配
線構造の集積回路にも適用することができる。
【００５６】なお、本参考例においては、第３配線層に
信号線が設けられた構成であるが、本発明においては、
これに限らず、ｋを２以上の整数としたとき、第ｋ配線
層に信号線が設けられた構成にすることができる。
信号線が設けられた構成であるが、本発明においては、
これに限らず、ｋを２以上の整数としたとき、第ｋ配線
層に信号線が設けられた構成にすることができる。
【００５７】更に、以下に本発明の実施例に係る集積回
路を説明する。図３は本発明の実施例に係る集積回路の
一部を示す模式的断面図である。
路を説明する。図３は本発明の実施例に係る集積回路の
一部を示す模式的断面図である。
【００５８】図３に示すように、本発明の実施例に係る
集積回路においては、半導体基板２１０の上に、層間膜
２１１ａ、第１配線層２０６ａ、層間膜２１１ｂ、第２
配線層２０６ｂ、層間膜２１１ｃ及び第３配線層２０６
ｃの順で積層された多層配線構造を有しており、各配線
層においては、配線及び各配線間を分離する層間膜が設
けられている。なお、各配線はアルミニウムからなり、
また、各層間膜は酸化シリコンからなる。
集積回路においては、半導体基板２１０の上に、層間膜
２１１ａ、第１配線層２０６ａ、層間膜２１１ｂ、第２
配線層２０６ｂ、層間膜２１１ｃ及び第３配線層２０６
ｃの順で積層された多層配線構造を有しており、各配線
層においては、配線及び各配線間を分離する層間膜が設
けられている。なお、各配線はアルミニウムからなり、
また、各層間膜は酸化シリコンからなる。
【００５９】第３配線層２０６ｃには配線２０１が形成
されている。また、半導体基板２１０には、Ｐ+拡散層
２０５が形成されている。なお、Ｐ+拡散層ではなく、
Ｎ+拡散層でもよい。また、Ｐ+拡散層２０５の上にはゲ
ート酸化膜２０４が形成されている。更に、ゲート酸化
膜２０４の上にはゲート金属導体２０３が形成されてい
る。即ち、このゲート金属導体２０３はトランジスタの
ゲート部である。そして、配線２０１を信号線とし、ゲ
ート金属導体２０３を接地線とし、ゲート金属導体２０
３と配線２０１とに挟まれた領域（第１拡散層２０６ａ
及び第２配線層２０６ｂの絶縁体部分を含む）の層間膜
領域２０２を誘電体とする伝送線路が構成されている。
されている。また、半導体基板２１０には、Ｐ+拡散層
２０５が形成されている。なお、Ｐ+拡散層ではなく、
Ｎ+拡散層でもよい。また、Ｐ+拡散層２０５の上にはゲ
ート酸化膜２０４が形成されている。更に、ゲート酸化
膜２０４の上にはゲート金属導体２０３が形成されてい
る。即ち、このゲート金属導体２０３はトランジスタの
ゲート部である。そして、配線２０１を信号線とし、ゲ
ート金属導体２０３を接地線とし、ゲート金属導体２０
３と配線２０１とに挟まれた領域（第１拡散層２０６ａ
及び第２配線層２０６ｂの絶縁体部分を含む）の層間膜
領域２０２を誘電体とする伝送線路が構成されている。
【００６０】このように構成された本発明の実施例に係
る集積回路においては、第３配線層における配線２０１
を信号線とし、ゲート酸化膜２０４の上に形成されたゲ
ート金属導体２０３を接地線とし、第１配線層２０６ａ
及び第２配線層２０６ｂの絶縁体部分を含む層間膜領域
２０２を誘電体とする伝送線路が構成されているため、
信号線（配線２０１）と接地線（ゲート金属導体２０
３）との間の間隔が設計ルールで定められた層間膜厚よ
りも大きい場合に、第１の参考例の集積回路と同様に、
伝送線路を設けることができる。このため、専用の製造
工程を設けることなく、伝送線路を形成することができ
る。更に、第２の参考例の集積回路と同様に、信号線
（配線２０１）と接地線（ゲート金属導体２０３）との
間に電源線が存在しないので、２層配線構造の集積回路
にも適用することができる。
る集積回路においては、第３配線層における配線２０１
を信号線とし、ゲート酸化膜２０４の上に形成されたゲ
ート金属導体２０３を接地線とし、第１配線層２０６ａ
及び第２配線層２０６ｂの絶縁体部分を含む層間膜領域
２０２を誘電体とする伝送線路が構成されているため、
信号線（配線２０１）と接地線（ゲート金属導体２０
３）との間の間隔が設計ルールで定められた層間膜厚よ
りも大きい場合に、第１の参考例の集積回路と同様に、
伝送線路を設けることができる。このため、専用の製造
工程を設けることなく、伝送線路を形成することができ
る。更に、第２の参考例の集積回路と同様に、信号線
（配線２０１）と接地線（ゲート金属導体２０３）との
間に電源線が存在しないので、２層配線構造の集積回路
にも適用することができる。
【００６１】なお、本実施例においては、第３配線層に
信号線が設けられた構成であるが、本発明においては、
これに限らず、ｋを２以上の整数としたとき、第ｋ配線
層に信号線が設けられた構成にすることができる。
信号線が設けられた構成であるが、本発明においては、
これに限らず、ｋを２以上の整数としたとき、第ｋ配線
層に信号線が設けられた構成にすることができる。
【００６２】
【発明の効果】以上詳述したように、本発明によれば、
信号線と接地線との間の厚さが設計ルールで定められた
層間膜厚よりも厚い場合に、伝送線路を設けることがで
きる。このため、専用の製造工程を設けることなく伝送
線路を形成することができる。
信号線と接地線との間の厚さが設計ルールで定められた
層間膜厚よりも厚い場合に、伝送線路を設けることがで
きる。このため、専用の製造工程を設けることなく伝送
線路を形成することができる。
【図１】第１の参考例に係る集積回路の一部を示す模式
的断面図である。
的断面図である。
【図２】第２の参考例に係る集積回路の一部を示す模式
的断面図である。
的断面図である。
【図３】本発明の実施例に係る集積回路の一部を示す模
式的断面図である。
式的断面図である。
１０１、１０３，１０６、１０８、２０１、３０１；配
線 １０２、１０４、１０５、１０９、２０２、３０２；層
間膜領域 １０７ａ、２０６ａ、３０５ａ；第１配線層 １０７ｂ、２０６ｂ、３０５ｂ；第２配線層 １０７ｃ、２０６ｃ、３０５ｃ；第３配線層 １１１ａ、１１１ｂ、２１１ａ、２１１ｂ、２１１ｃ、
３１１ａ、３１１ｂ、３１１ｃ；層間膜 ２０３；ゲート金属導体 ２０４；ゲート酸化膜 ２０５、３０４；拡散層 ３０３；金属膜 ２１０、３１０；半導体基板
線 １０２、１０４、１０５、１０９、２０２、３０２；層
間膜領域 １０７ａ、２０６ａ、３０５ａ；第１配線層 １０７ｂ、２０６ｂ、３０５ｂ；第２配線層 １０７ｃ、２０６ｃ、３０５ｃ；第３配線層 １１１ａ、１１１ｂ、２１１ａ、２１１ｂ、２１１ｃ、
３１１ａ、３１１ｂ、３１１ｃ；層間膜 ２０３；ゲート金属導体 ２０４；ゲート酸化膜 ２０５、３０４；拡散層 ３０３；金属膜 ２１０、３１０；半導体基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 3/08 H01L 21/3205 - 21/3213 H01L 21/768
Claims (3)
- 【請求項１】 ２層以上の多層配線構造を有する集積回
路において、半導体基板に形成されたゲート絶縁膜と、
このゲート絶縁膜上に形成されたゲート金属導体とを有
し、ｋを２以上の整数としたとき、前記ゲート電極を接
地線とし、第ｋ配線層に設けられた配線を信号線とし、
両者間の層間絶縁膜を誘電体とする伝送線路が構成され
ていることを特徴とする集積回路。 - 【請求項２】 前記伝送線路を構成する誘電体は、酸化
シリコンより誘電率が低い材質からなることを特徴とす
る請求項１に記載の集積回路。 - 【請求項３】 前記伝送線路を構成する信号線が設けら
れた配線層における各信号線間の層間膜は、酸化シリコ
ンより誘電率が低い材質からなることを特徴とする請求
項１に記載の集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00353999A JP3219067B2 (ja) | 1999-01-08 | 1999-01-08 | 集積回路 |
| US09/477,963 US6433408B1 (en) | 1999-01-08 | 2000-01-05 | Highly integrated circuit including transmission lines which have excellent characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00353999A JP3219067B2 (ja) | 1999-01-08 | 1999-01-08 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208515A JP2000208515A (ja) | 2000-07-28 |
| JP3219067B2 true JP3219067B2 (ja) | 2001-10-15 |
Family
ID=11560227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00353999A Expired - Lifetime JP3219067B2 (ja) | 1999-01-08 | 1999-01-08 | 集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6433408B1 (ja) |
| JP (1) | JP3219067B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255852B1 (en) | 1999-02-09 | 2001-07-03 | Micron Technology, Inc. | Current mode signal interconnects and CMOS amplifier |
| US6373740B1 (en) * | 1999-07-30 | 2002-04-16 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
| US7554829B2 (en) | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
| JP4672186B2 (ja) * | 2001-06-04 | 2011-04-20 | 三菱電機株式会社 | 半導体装置 |
| FR2826780A1 (fr) * | 2001-06-28 | 2003-01-03 | St Microelectronics Sa | Dispositif semi-conducteur a structure hyperfrequence |
| US6573597B2 (en) * | 2001-10-29 | 2003-06-03 | Agilent Technologies, Inc. | Cross-over for quasi-coaxial transmission lines fabricated on a substrate |
| US7101770B2 (en) * | 2002-01-30 | 2006-09-05 | Micron Technology, Inc. | Capacitive techniques to reduce noise in high speed interconnections |
| US6846738B2 (en) * | 2002-03-13 | 2005-01-25 | Micron Technology, Inc. | High permeability composite films to reduce noise in high speed interconnects |
| US7235457B2 (en) | 2002-03-13 | 2007-06-26 | Micron Technology, Inc. | High permeability layered films to reduce noise in high speed interconnects |
| US6900116B2 (en) * | 2002-03-13 | 2005-05-31 | Micron Technology Inc. | High permeability thin films and patterned thin films to reduce noise in high speed interconnections |
| US7160577B2 (en) | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
| US6970053B2 (en) * | 2003-05-22 | 2005-11-29 | Micron Technology, Inc. | Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection |
| US7852175B2 (en) * | 2005-06-15 | 2010-12-14 | BAE Sysytems PLC | Circuit board defined by transmission line patterns disposed within trenches and covered by a conformal layer |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| JP5388071B2 (ja) * | 2008-06-06 | 2014-01-15 | 国立大学法人東北大学 | 多層配線基板 |
| EP3614486B1 (en) * | 2012-05-01 | 2020-04-08 | Nanoton, Inc. | Radio frequency (rf) conductive medium |
| US20150282299A1 (en) * | 2014-04-01 | 2015-10-01 | Xilinx, Inc. | Thin profile metal trace to suppress skin effect and extend package interconnect bandwidth |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63222442A (ja) | 1987-03-11 | 1988-09-16 | Sharp Corp | 高周波集積回路 |
| JPH021928A (ja) * | 1988-06-10 | 1990-01-08 | Toshiba Corp | 半導体集積回路 |
| JPH0283953A (ja) * | 1988-09-21 | 1990-03-26 | Hitachi Ltd | 半導体集積回路 |
| US5185502A (en) * | 1989-12-01 | 1993-02-09 | Cray Research, Inc. | High power, high density interconnect apparatus for integrated circuits |
| JPH0522004A (ja) | 1991-07-10 | 1993-01-29 | Nippon Telegr & Teleph Corp <Ntt> | 伝送路配線 |
| JPH04261022A (ja) | 1991-01-11 | 1992-09-17 | Mitsubishi Electric Corp | 半導体集積回路 |
| US5278524A (en) * | 1992-05-11 | 1994-01-11 | Mullen Urban E | Multi-layered printed circuit board with transmission line capabilities |
| JPH0685158A (ja) | 1992-09-07 | 1994-03-25 | Matsushita Electric Ind Co Ltd | 電気伝送線路およびその製造方法 |
| JP3241139B2 (ja) * | 1993-02-04 | 2001-12-25 | 三菱電機株式会社 | フィルムキャリア信号伝送線路 |
| JPH0758526A (ja) | 1993-08-10 | 1995-03-03 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路 |
| JPH07235741A (ja) * | 1993-12-27 | 1995-09-05 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JPH08125412A (ja) * | 1994-10-19 | 1996-05-17 | Mitsubishi Electric Corp | 伝送線路，及びその製造方法 |
| US5986527A (en) * | 1995-03-28 | 1999-11-16 | Murata Manufacturing Co., Ltd. | Planar dielectric line and integrated circuit using the same line |
| JPH09199910A (ja) | 1996-01-23 | 1997-07-31 | Furukawa Electric Co Ltd:The | ストリップ線路 |
| JPH11177310A (ja) * | 1997-10-09 | 1999-07-02 | Murata Mfg Co Ltd | 高周波伝送線路、誘電体共振器、フィルタ、デュプレクサおよび通信機 |
| US6236572B1 (en) * | 1999-02-04 | 2001-05-22 | Dell Usa, L.P. | Controlled impedance bus and method for a computer system |
-
1999
- 1999-01-08 JP JP00353999A patent/JP3219067B2/ja not_active Expired - Lifetime
-
2000
- 2000-01-05 US US09/477,963 patent/US6433408B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000208515A (ja) | 2000-07-28 |
| US6433408B1 (en) | 2002-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219067B2 (ja) | 集積回路 | |
| US7154354B2 (en) | High permeability layered magnetic films to reduce noise in high speed interconnection | |
| JP4776618B2 (ja) | 半導体装置用のバックエンド工程伝送線路構造（バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法） | |
| US6611059B1 (en) | Integrated circuitry conductive lines | |
| US4833521A (en) | Means for reducing signal propagation losses in very large scale integrated circuits | |
| US6781236B2 (en) | Semiconductor device using a multilayer wiring structure | |
| JP2809122B2 (ja) | 半導体集積回路の配線構造およびその製造方法 | |
| JP2002050742A (ja) | 半導体装置およびその製造方法 | |
| JPS6398134A (ja) | 配線構造の製造方法 | |
| JPS604241A (ja) | 半導体装置 | |
| JPH0286146A (ja) | 半導体装置 | |
| JP4161577B2 (ja) | 電気配線板 | |
| JP3106632B2 (ja) | マイクロストリップ結合器 | |
| JPH0697300A (ja) | 半導体集積回路の配線間構造 | |
| JPH03158002A (ja) | 半導体装置 | |
| US20090108417A1 (en) | Method and System for Providing a Continuous Impedance Along a Signal Trace in an IC Package | |
| JPH08264647A (ja) | 半導体装置 | |
| TW200416986A (en) | Structure for bond pad of integrated circuit and the forming method thereof | |
| JPH02183536A (ja) | 半導体装置 | |
| EP0163795A2 (en) | A method and means for reducing signal propagation losses in very large scale integrated circuits | |
| JPH04186828A (ja) | 半導体装置 | |
| JPH04360403A (ja) | マイクロ波回路 | |
| JPS60253303A (ja) | マイクロストリツプ線路 | |
| JPH04373151A (ja) | 半導体装置 | |
| JPH08255978A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |