JP2002076051A - 半導体装置のボンディングパッド構造及びボンディング方法 - Google Patents
半導体装置のボンディングパッド構造及びボンディング方法Info
- Publication number
- JP2002076051A JP2002076051A JP2000264808A JP2000264808A JP2002076051A JP 2002076051 A JP2002076051 A JP 2002076051A JP 2000264808 A JP2000264808 A JP 2000264808A JP 2000264808 A JP2000264808 A JP 2000264808A JP 2002076051 A JP2002076051 A JP 2002076051A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- layer
- thickness
- barrier layer
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims abstract description 65
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 37
- 230000003628 erosive effect Effects 0.000 claims abstract description 9
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 230000036962 time dependent Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 109
- 230000008859 change Effects 0.000 description 19
- 230000000694 effects Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 206010035148 Plague Diseases 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 241000607479 Yersinia pestis Species 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 229910007933 Si-M Inorganic materials 0.000 description 1
- 229910008318 Si—M Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05169—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05181—Tantalum [Ta] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05184—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48507—Material at the bonding interface comprising an intermetallic compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】ボンディング接合部の経時的な抵抗の変動を抑
制し、ボンディング強度の低下を防止することができる
半導体装置のボンディングパッド構造及びボンディング
方法の提供。 【解決手段】高出力マイクロ波増幅デバイス等の高温動
作の半導体素子1上に形成されるボンディングパッド2
が、Al系材料からなる下地層7と、Ti/TiNから
なるバリア層8とAl系材料からなる接合層9とで構成
され、バリア層8の膜厚はAu系材料のボンディングボ
ール6と接合層9との界面に形成されるAu−Al合金
層10の下地層7への浸食を阻止可能な厚さに設定さ
れ、接合層9の膜厚はAu−Al合金層10がバリア層
8に略当接する厚さに設定されているものであり、高温
下におけるAu−Al合金層10の下地層7方向の成長
がバリア層8によって阻止される。
制し、ボンディング強度の低下を防止することができる
半導体装置のボンディングパッド構造及びボンディング
方法の提供。 【解決手段】高出力マイクロ波増幅デバイス等の高温動
作の半導体素子1上に形成されるボンディングパッド2
が、Al系材料からなる下地層7と、Ti/TiNから
なるバリア層8とAl系材料からなる接合層9とで構成
され、バリア層8の膜厚はAu系材料のボンディングボ
ール6と接合層9との界面に形成されるAu−Al合金
層10の下地層7への浸食を阻止可能な厚さに設定さ
れ、接合層9の膜厚はAu−Al合金層10がバリア層
8に略当接する厚さに設定されているものであり、高温
下におけるAu−Al合金層10の下地層7方向の成長
がバリア層8によって阻止される。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置のボン
ディングパッド構造及びボンディング方法に関し、特
に、高い温度で使用するマイクロ波増幅デバイスに用い
て好適なボンディングパッド構造及びボンディング方法
に関する。
ディングパッド構造及びボンディング方法に関し、特
に、高い温度で使用するマイクロ波増幅デバイスに用い
て好適なボンディングパッド構造及びボンディング方法
に関する。
【0002】
【従来の技術】一般に、半導体装置はプリント配線板等
の実装基板に実装され、半導体装置のボンディングパッ
ドと実装基板のリードフレーム等とがボンディングワイ
ヤーで接続されて用いられる。従来、このような半導体
装置のボンディングパッドの材質としては、LSIの製
造プロセス上、内部配線と同様の金属が好ましく、Al
やAl−Cu合金等が用いられ、また、ボンディングワ
イヤーの材質としては、コスト面からAlやAl−Si
合金等が用いられている。
の実装基板に実装され、半導体装置のボンディングパッ
ドと実装基板のリードフレーム等とがボンディングワイ
ヤーで接続されて用いられる。従来、このような半導体
装置のボンディングパッドの材質としては、LSIの製
造プロセス上、内部配線と同様の金属が好ましく、Al
やAl−Cu合金等が用いられ、また、ボンディングワ
イヤーの材質としては、コスト面からAlやAl−Si
合金等が用いられている。
【0003】このようなAl系材料のボンディングパッ
ドとボンディングワイヤーとの組み合わせは半導体装置
の製造コストを安くすることができるというメリットが
あるが、一方、半導体素子として高出力のデバイスを用
いる場合には、ボンディングワイヤーに大きな負荷がか
かり、配線電流によってワイヤーが切断されてしまうと
いう不具合が発生しやすい。この不具合を防止するには
ワイヤーの径を太くする必要があるが、近年の半導体素
子の微細化、高集積化によりワイヤーの径を太くするこ
とは困難な状況になってきている。
ドとボンディングワイヤーとの組み合わせは半導体装置
の製造コストを安くすることができるというメリットが
あるが、一方、半導体素子として高出力のデバイスを用
いる場合には、ボンディングワイヤーに大きな負荷がか
かり、配線電流によってワイヤーが切断されてしまうと
いう不具合が発生しやすい。この不具合を防止するには
ワイヤーの径を太くする必要があるが、近年の半導体素
子の微細化、高集積化によりワイヤーの径を太くするこ
とは困難な状況になってきている。
【0004】また、ボンディングパッドやボンディング
ワイヤーの材料として、Al系材料に代えてAuやAu
合金を用いることもできる。このようなAu系材料の組
み合わせの場合は、Auが耐腐食性に優れ、抵抗もAl
に比べて小さいため、配線電流によってワイヤーが切断
されることもなく、信頼性の高い接合を得ることができ
る。しかし、ボンディングパッドの材料としてAu系材
料を用いると、半導体装置の製造コストが高くなってし
まうという問題がある。
ワイヤーの材料として、Al系材料に代えてAuやAu
合金を用いることもできる。このようなAu系材料の組
み合わせの場合は、Auが耐腐食性に優れ、抵抗もAl
に比べて小さいため、配線電流によってワイヤーが切断
されることもなく、信頼性の高い接合を得ることができ
る。しかし、ボンディングパッドの材料としてAu系材
料を用いると、半導体装置の製造コストが高くなってし
まうという問題がある。
【0005】そこで、コストの上昇を抑えるために、ボ
ンディングパッドの材料としてAl系材料を用い、Au
系材料のボンディングワイヤーで接続する方法が行われ
ており、この方法では、ボンディングワイヤーとしてA
u系材料を用いるため抵抗を低く抑えることができ、特
に、高周波の半導体素子においては、ワイヤー径を細く
してインダクタンス成分を大きくすることができ、イン
ピーダンス整合を取りやすいと言うメリットがある。上
述した各材料の組み合わせのメリットとデメリットを図
7にまとめる。
ンディングパッドの材料としてAl系材料を用い、Au
系材料のボンディングワイヤーで接続する方法が行われ
ており、この方法では、ボンディングワイヤーとしてA
u系材料を用いるため抵抗を低く抑えることができ、特
に、高周波の半導体素子においては、ワイヤー径を細く
してインダクタンス成分を大きくすることができ、イン
ピーダンス整合を取りやすいと言うメリットがある。上
述した各材料の組み合わせのメリットとデメリットを図
7にまとめる。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た従来のAl系材料のボンディングパッドとAu系材料
のボンディングワイヤーとの組み合わせでは、150〜
200℃程度の比較的低温でAlとAuの接合界面にパ
ープルプレーグと呼ばれる脆弱な合金が形成されるた
め、高温動作の半導体素子ではこの合金の成長によって
接合部の抵抗が次第に増加し、また、接合面の強度が弱
くなってしまうという問題が生じる。
た従来のAl系材料のボンディングパッドとAu系材料
のボンディングワイヤーとの組み合わせでは、150〜
200℃程度の比較的低温でAlとAuの接合界面にパ
ープルプレーグと呼ばれる脆弱な合金が形成されるた
め、高温動作の半導体素子ではこの合金の成長によって
接合部の抵抗が次第に増加し、また、接合面の強度が弱
くなってしまうという問題が生じる。
【0007】すなわち、通常の半導体素子の使用温度は
高々80〜90℃程度であるため、ボンディング接合界
面に形成されるAu−Al合金はボンディング後はほと
んど成長しないが、発熱しやすくデバイスの使用温度が
150℃以上になる高出力マイクロ波増幅デバイス等の
半導体素子の場合には、接合界面のAu−Al合金化が
進行しやすく、Au−Al合金の成長に伴い接合抵抗の
著しい増大やボンディング強度の劣化等を招いてしま
う。この問題について、図6を参照して説明する。図6
は、従来の半導体装置のボンディングパッドの構造を模
式的に示す図であり、(a)はボンディング領域の側面
図、(b)はボンディング直後のパッドの拡大断面図、
(c)は長時間高温で使用した後のパッドの拡大断面図
である。
高々80〜90℃程度であるため、ボンディング接合界
面に形成されるAu−Al合金はボンディング後はほと
んど成長しないが、発熱しやすくデバイスの使用温度が
150℃以上になる高出力マイクロ波増幅デバイス等の
半導体素子の場合には、接合界面のAu−Al合金化が
進行しやすく、Au−Al合金の成長に伴い接合抵抗の
著しい増大やボンディング強度の劣化等を招いてしま
う。この問題について、図6を参照して説明する。図6
は、従来の半導体装置のボンディングパッドの構造を模
式的に示す図であり、(a)はボンディング領域の側面
図、(b)はボンディング直後のパッドの拡大断面図、
(c)は長時間高温で使用した後のパッドの拡大断面図
である。
【0008】図6(a)に示すように、従来の半導体装
置は、マイクロ波増幅デバイス等の高出力、高周波の半
導体素子1の表面に、Al又はAlにCu等の金属を添
加したAl合金からなるボンディングパッド2が1μm
程度の膜厚で形成されており、キャピラリ等のボンディ
ングツール5の先端にAu又はAu合金からなるボンデ
ィングワイヤー3のボール6を形成し、このボール6を
ボンディングパッド2に熱圧着した後、ボンディングツ
ール5を実装基板のリードフレーム4に移動して圧着、
切断してボンディングが行われる。その際、図6(b)
に示すように、ボール6はボンディングパッド2に食い
込みように押しつけられて変形し、ボンディングパッド
2とボール6と接合面にはパープルプレーグと呼ばれる
Au−Al合金層10が薄く形成されている。
置は、マイクロ波増幅デバイス等の高出力、高周波の半
導体素子1の表面に、Al又はAlにCu等の金属を添
加したAl合金からなるボンディングパッド2が1μm
程度の膜厚で形成されており、キャピラリ等のボンディ
ングツール5の先端にAu又はAu合金からなるボンデ
ィングワイヤー3のボール6を形成し、このボール6を
ボンディングパッド2に熱圧着した後、ボンディングツ
ール5を実装基板のリードフレーム4に移動して圧着、
切断してボンディングが行われる。その際、図6(b)
に示すように、ボール6はボンディングパッド2に食い
込みように押しつけられて変形し、ボンディングパッド
2とボール6と接合面にはパープルプレーグと呼ばれる
Au−Al合金層10が薄く形成されている。
【0009】この半導体装置を長時間高温で使用する
と、図6(c)に示すように、接合面のAu−Al合金
層10がボール6の下面全周にわたって均一に成長して
しまう。このAu−Al合金層10は、ボンディングパ
ッド2やボンディングワイヤー3に比べて抵抗が大きい
ため、Au−Al合金層10の膜厚の増加に伴い半導体
素子1とボンディングワイヤー3間の抵抗は増加してし
まう。この抵抗の増加の様子を具体的に示すと、図4及
び図5のようになる。図4及び図5は、ボンディングパ
ッドの構造の違いによる半導体素子1と実装基板間の実
測抵抗値の経時変化を図示したもので、図4は抵抗値の
経時変化を、図5は抵抗変化率の経時変化を示してい
る。なお、本従来例のデータは、点線及び十字マークで
示しており、5つのサンプルの実測抵抗値の平均をとっ
たものである。
と、図6(c)に示すように、接合面のAu−Al合金
層10がボール6の下面全周にわたって均一に成長して
しまう。このAu−Al合金層10は、ボンディングパ
ッド2やボンディングワイヤー3に比べて抵抗が大きい
ため、Au−Al合金層10の膜厚の増加に伴い半導体
素子1とボンディングワイヤー3間の抵抗は増加してし
まう。この抵抗の増加の様子を具体的に示すと、図4及
び図5のようになる。図4及び図5は、ボンディングパ
ッドの構造の違いによる半導体素子1と実装基板間の実
測抵抗値の経時変化を図示したもので、図4は抵抗値の
経時変化を、図5は抵抗変化率の経時変化を示してい
る。なお、本従来例のデータは、点線及び十字マークで
示しており、5つのサンプルの実測抵抗値の平均をとっ
たものである。
【0010】図4及び図5に示すように、250℃程度
の高温下では、半導体素子1と実装基板間の抵抗は、時
間の経過と共に徐々に大きくなり、動作時間が500時
間を経過したあたりから急激に増大していることがわか
る。この抵抗の急激な変化は、Au−Al合金層10の
膜厚の増加とボンディング強度の劣化による接合不良が
原因と考えられ、このような抵抗の増加は半導体素子の
特性に重大な影響を及ぼしてしまう。
の高温下では、半導体素子1と実装基板間の抵抗は、時
間の経過と共に徐々に大きくなり、動作時間が500時
間を経過したあたりから急激に増大していることがわか
る。この抵抗の急激な変化は、Au−Al合金層10の
膜厚の増加とボンディング強度の劣化による接合不良が
原因と考えられ、このような抵抗の増加は半導体素子の
特性に重大な影響を及ぼしてしまう。
【0011】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、ボンディング接合部の
経時的な抵抗の変動を抑制し、ボンディング強度の低下
を防止することができる半導体装置のボンディングパッ
ド構造及びボンディング方法を提供することにある。
のであって、その主たる目的は、ボンディング接合部の
経時的な抵抗の変動を抑制し、ボンディング強度の低下
を防止することができる半導体装置のボンディングパッ
ド構造及びボンディング方法を提供することにある。
【0012】
【問題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、半導体素子が形成された基
板上に、Al系材料からなる下地層と、バリア層と、A
u系材料からなるボンディングワイヤーが熱圧着される
接合層とがこの順に積層されたボンディングパッドを有
し、前記接合層がAlを含み、その膜厚が、前記接合層
に食い込んだ前記ボンディングワイヤー下面の接合界面
に形成されるAu−Al合金層と前記バリア層上面との
間隔が所定の値以下となる厚さに設定され、前記バリア
層の膜厚が、前記Au−Al合金層の前記下地層への浸
食を阻止可能な厚さに設定されているものであり、前記
接合層の膜厚が、前記ボンディングワイヤー下面の前記
Au−Al合金層が前記バリア層に略当接する厚さに設
定されていることが好ましい。
め、本発明の半導体装置は、半導体素子が形成された基
板上に、Al系材料からなる下地層と、バリア層と、A
u系材料からなるボンディングワイヤーが熱圧着される
接合層とがこの順に積層されたボンディングパッドを有
し、前記接合層がAlを含み、その膜厚が、前記接合層
に食い込んだ前記ボンディングワイヤー下面の接合界面
に形成されるAu−Al合金層と前記バリア層上面との
間隔が所定の値以下となる厚さに設定され、前記バリア
層の膜厚が、前記Au−Al合金層の前記下地層への浸
食を阻止可能な厚さに設定されているものであり、前記
接合層の膜厚が、前記ボンディングワイヤー下面の前記
Au−Al合金層が前記バリア層に略当接する厚さに設
定されていることが好ましい。
【0013】また、本発明のボンディング方法は、半導
体素子が形成された基板のボンディングパッドと実装基
板とをAu系材料のボンディングワイヤーにより接続す
るボンディング方法において、前記ボンディングパッド
が、Al系材料からなる下地層と、ボンディング接合界
面に形成される合金の前記下地層への浸食を阻止可能な
膜厚で形成されたバリア層と、前記ボンディングワイヤ
ーが熱圧着されるAl系材料からなる接合層との積層膜
からなり、ボンディングに際し、前記接合層に食い込ん
だ前記ボンディングワイヤー下面の接合界面に形成され
るAu−Al合金層と前記バリア層上面との間隔が所定
の値以下となる条件で熱圧着を行うものであり、前記ボ
ンディングワイヤー下面の前記Au−Al合金層が前記
バリア層に略当接する条件で熱圧着を行うことが好まし
い。
体素子が形成された基板のボンディングパッドと実装基
板とをAu系材料のボンディングワイヤーにより接続す
るボンディング方法において、前記ボンディングパッド
が、Al系材料からなる下地層と、ボンディング接合界
面に形成される合金の前記下地層への浸食を阻止可能な
膜厚で形成されたバリア層と、前記ボンディングワイヤ
ーが熱圧着されるAl系材料からなる接合層との積層膜
からなり、ボンディングに際し、前記接合層に食い込ん
だ前記ボンディングワイヤー下面の接合界面に形成され
るAu−Al合金層と前記バリア層上面との間隔が所定
の値以下となる条件で熱圧着を行うものであり、前記ボ
ンディングワイヤー下面の前記Au−Al合金層が前記
バリア層に略当接する条件で熱圧着を行うことが好まし
い。
【0014】本発明においては、前記接合層の膜厚が6
00nm以下、前記バリア層の膜厚が200nm以上に
設定され、前記バリア層が、Ti、W、Pt、Ta、N
i、又はこれらの合金のいずれかを含む構成とすること
ができる。
00nm以下、前記バリア層の膜厚が200nm以上に
設定され、前記バリア層が、Ti、W、Pt、Ta、N
i、又はこれらの合金のいずれかを含む構成とすること
ができる。
【0015】また、本発明においては、前記バリア層が
Ti/TiNの積層膜からなり、各々の層の膜厚が10
0nm以上に設定されていることが好ましい。
Ti/TiNの積層膜からなり、各々の層の膜厚が10
0nm以上に設定されていることが好ましい。
【0016】また、本発明においては、前記半導体素子
が、使用温度が150℃以上の高出力デバイス、好まし
くは高出力マイクロ波増幅デバイスを含む構成とするこ
とができる。
が、使用温度が150℃以上の高出力デバイス、好まし
くは高出力マイクロ波増幅デバイスを含む構成とするこ
とができる。
【0017】このように、本発明は上記構成により、高
温使用下におけるAu−Al合金層の下地層方向への成
長を防止し、Au−Al合金層の薄い部分で低抵抗のパ
スを作ることによって、半導体素子とボンディングワイ
ヤー間の抵抗の経時変化及びボンディング強度の経時変
化を抑制することができ、半導体装置の長期信頼性を高
めることができる。
温使用下におけるAu−Al合金層の下地層方向への成
長を防止し、Au−Al合金層の薄い部分で低抵抗のパ
スを作ることによって、半導体素子とボンディングワイ
ヤー間の抵抗の経時変化及びボンディング強度の経時変
化を抑制することができ、半導体装置の長期信頼性を高
めることができる。
【0018】
【発明の実施の形態】本発明に係る半導体装置のボンデ
ィングパッド構造は、その好ましい一実施の形態におい
て、マイクロ波増幅素子等の高温動作の半導体素子1上
に形成されるボンディングパッド2が、Al系材料から
なる下地層7と、Ti/TiNからなるバリア層8とA
l系材料からなる接合層9とで構成され、バリア層8の
膜厚はAu系材料のボンディングボール6と接合層9と
の界面に形成されるAu−Al合金層10の下地層7へ
の浸食を防止可能な厚さに設定され、接合層9の膜厚は
Au−Al合金層10がバリア層8に略当接する厚さに
設定されているものであり、高温使用下におけるAu−
Al合金層10の下地層7方向の成長がバリア層8によ
って阻止される。
ィングパッド構造は、その好ましい一実施の形態におい
て、マイクロ波増幅素子等の高温動作の半導体素子1上
に形成されるボンディングパッド2が、Al系材料から
なる下地層7と、Ti/TiNからなるバリア層8とA
l系材料からなる接合層9とで構成され、バリア層8の
膜厚はAu系材料のボンディングボール6と接合層9と
の界面に形成されるAu−Al合金層10の下地層7へ
の浸食を防止可能な厚さに設定され、接合層9の膜厚は
Au−Al合金層10がバリア層8に略当接する厚さに
設定されているものであり、高温使用下におけるAu−
Al合金層10の下地層7方向の成長がバリア層8によ
って阻止される。
【0019】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の一実施例について図1乃至
図5を参照して説明する。図1は、本発明の一実施例に
係る半導体装置のボンディングパッド構造を模式的に示
す断面図であり、図2乃至図3は、本実施例の半導体装
置の製造方法を示す工程断面図である。又、図4及び図
5は、本実施例の効果を示す図であり、図4は抵抗値の
経時変化を、図5は抵抗変化率の経時変化を示す図であ
る。
詳細に説明すべく、本発明の一実施例について図1乃至
図5を参照して説明する。図1は、本発明の一実施例に
係る半導体装置のボンディングパッド構造を模式的に示
す断面図であり、図2乃至図3は、本実施例の半導体装
置の製造方法を示す工程断面図である。又、図4及び図
5は、本実施例の効果を示す図であり、図4は抵抗値の
経時変化を、図5は抵抗変化率の経時変化を示す図であ
る。
【0020】まず、本実施例のボンディングパッド構造
について、図1を参照して説明すると、本実施例のボン
ディングパッド2は、高出力のマイクロ波デバイス等の
半導体素子1上に、下地層7、バリア層8、接合層9の
3層が積層されて形成されており、キャピラリ等のボン
ディングツール5にAu又はAu合金からなるボンディ
ングワイヤー3を通し、ボンディングツール5先端にト
ーチとの放電によってボール6を形成し、ボール6をボ
ンディングパッド2の接合層9に熱及び超音波振動によ
り圧着した後、ボンディングワイヤー3を実装基板のリ
ードフレーム4に移動して圧着、切断して両者を接続す
る。
について、図1を参照して説明すると、本実施例のボン
ディングパッド2は、高出力のマイクロ波デバイス等の
半導体素子1上に、下地層7、バリア層8、接合層9の
3層が積層されて形成されており、キャピラリ等のボン
ディングツール5にAu又はAu合金からなるボンディ
ングワイヤー3を通し、ボンディングツール5先端にト
ーチとの放電によってボール6を形成し、ボール6をボ
ンディングパッド2の接合層9に熱及び超音波振動によ
り圧着した後、ボンディングワイヤー3を実装基板のリ
ードフレーム4に移動して圧着、切断して両者を接続す
る。
【0021】ここで、下地層7は、半導体素子1の通常
の配線工程で形成されるAl、又はAlにCu等を添加
したAl合金等からなり、その膜厚は、半導体素子1の
配線と同じ膜厚、例えば1.4μm程度であるが、本発
明では下地層7はボンディング抵抗や接合強度の経時変
化に影響を及ぼすものではないため、その材質、膜厚は
任意に設定することができる。
の配線工程で形成されるAl、又はAlにCu等を添加
したAl合金等からなり、その膜厚は、半導体素子1の
配線と同じ膜厚、例えば1.4μm程度であるが、本発
明では下地層7はボンディング抵抗や接合強度の経時変
化に影響を及ぼすものではないため、その材質、膜厚は
任意に設定することができる。
【0022】また、バリア層8はTi、TiN等のTi
合金又はそれらの積層体で構成され、それぞれの厚み
は、ボール6と接合層9の接合界面に形成されるAu−
Al合金層10の下地層7への浸食を防止できる厚さに
設定される。例えば、バリア層8をTi/TiNの積層
構造とした場合、TiNを100nm程度、その上層に
Tiを100〜200nm程度以上の厚さで形成するこ
とが好ましい。このバリア膜8を構成するTi又はTi
化合物は不純物の拡散防止膜として公知の材料である
が、本実施例のバリア膜8はボンディングの衝撃が印加
されても良好なバリア機能を発揮するように、通常より
も厚い200nm以上の膜厚で形成されている。
合金又はそれらの積層体で構成され、それぞれの厚み
は、ボール6と接合層9の接合界面に形成されるAu−
Al合金層10の下地層7への浸食を防止できる厚さに
設定される。例えば、バリア層8をTi/TiNの積層
構造とした場合、TiNを100nm程度、その上層に
Tiを100〜200nm程度以上の厚さで形成するこ
とが好ましい。このバリア膜8を構成するTi又はTi
化合物は不純物の拡散防止膜として公知の材料である
が、本実施例のバリア膜8はボンディングの衝撃が印加
されても良好なバリア機能を発揮するように、通常より
も厚い200nm以上の膜厚で形成されている。
【0023】また、接合層9は、コスト及び製造容易性
を考慮して下地層7と同じAl又はAlにCu等を添加
したAl合金等で形成され、その膜厚は、熱圧着時にボ
ンディングワイヤー3のボール6が接合層9に食い込
み、ボール6の表層に形成されるAu−Al合金層10
がバリア層8に接する程度の膜厚に設定される。この膜
厚は、使用するボンディングワイヤーの径、ボンディン
グの熱圧着条件等によって多少変動するが、例えば、径
25μmφのAuボンディングワイヤーを用い、ボンデ
ィング温度をパッド表面で200℃程度とし、加重を5
0g、超音波のパワーを20W、超音波印加時間を15
msecとした場合、接合層9の膜厚は600nm以下
が適当である。
を考慮して下地層7と同じAl又はAlにCu等を添加
したAl合金等で形成され、その膜厚は、熱圧着時にボ
ンディングワイヤー3のボール6が接合層9に食い込
み、ボール6の表層に形成されるAu−Al合金層10
がバリア層8に接する程度の膜厚に設定される。この膜
厚は、使用するボンディングワイヤーの径、ボンディン
グの熱圧着条件等によって多少変動するが、例えば、径
25μmφのAuボンディングワイヤーを用い、ボンデ
ィング温度をパッド表面で200℃程度とし、加重を5
0g、超音波のパワーを20W、超音波印加時間を15
msecとした場合、接合層9の膜厚は600nm以下
が適当である。
【0024】上記条件でボンディングを行うと、図1
(b)に示すように、ボール6が接合層9に食い込み、
Au−Al合金層10がバリア層8に接するように熱圧
着することができ、半導体素子1を高温で長時間動作さ
せてもAu−Al合金層10はバリア層8によって下地
層7方向に成長することができず、合金化は接合層9の
面方向(図の水平方向)にのみ進行する。従って、積層
方向(図の縦方向)には半導体素子1とボール6との間
に薄いAu−Al合金層10しかなく、低抵抗の電流パ
スを維持することができる。すなわち、半導体素子1と
ボール6間には、積層方向の薄いAu−Al合金層10
の抵抗と、面方向の厚いAu−Al合金層10の抵抗と
が並列に形成されるため、合成抵抗は低抵抗成分に支配
され、結果として半導体素子1とボール4間の抵抗の変
動を抑制することができる。
(b)に示すように、ボール6が接合層9に食い込み、
Au−Al合金層10がバリア層8に接するように熱圧
着することができ、半導体素子1を高温で長時間動作さ
せてもAu−Al合金層10はバリア層8によって下地
層7方向に成長することができず、合金化は接合層9の
面方向(図の水平方向)にのみ進行する。従って、積層
方向(図の縦方向)には半導体素子1とボール6との間
に薄いAu−Al合金層10しかなく、低抵抗の電流パ
スを維持することができる。すなわち、半導体素子1と
ボール6間には、積層方向の薄いAu−Al合金層10
の抵抗と、面方向の厚いAu−Al合金層10の抵抗と
が並列に形成されるため、合成抵抗は低抵抗成分に支配
され、結果として半導体素子1とボール4間の抵抗の変
動を抑制することができる。
【0025】また、バリア層8はAu−Al合金層10
の成長を阻止して抵抗の変動を抑制するばかりでなく、
ボンディング強度にも大きな影響を及ぼす。そのメカニ
ズムに関しては必ずしも明確ではないが、AlやAu又
はそれらの合金に比べてバリア層8に用いるTi又はT
i合金は硬度が高く、また、通常よりも厚く形成されて
いるため、熱圧着する際に印加する超音波のパワーがボ
ール6に伝わりやすくなる効果もあると考えられる。
の成長を阻止して抵抗の変動を抑制するばかりでなく、
ボンディング強度にも大きな影響を及ぼす。そのメカニ
ズムに関しては必ずしも明確ではないが、AlやAu又
はそれらの合金に比べてバリア層8に用いるTi又はT
i合金は硬度が高く、また、通常よりも厚く形成されて
いるため、熱圧着する際に印加する超音波のパワーがボ
ール6に伝わりやすくなる効果もあると考えられる。
【0026】更に、このようにTi又はTiN等を厚く
成膜すると、その表面には微小な凹凸が形成されやすく
なり、その凹凸が接合層9にも反映され、ボンディング
ワイヤー3と接合層9又はバリア層8との接続を強固に
する効果もあると考えられる。上記観点からは、バリア
層8の膜厚は厚いほど好ましいと考えられるが、バリア
膜8の表面状態は、膜厚のみならずスパッタ等の成膜条
件にも影響されるため、膜厚はボンディング条件、成膜
条件等を総合的に勘案して設定することが重要である。
成膜すると、その表面には微小な凹凸が形成されやすく
なり、その凹凸が接合層9にも反映され、ボンディング
ワイヤー3と接合層9又はバリア層8との接続を強固に
する効果もあると考えられる。上記観点からは、バリア
層8の膜厚は厚いほど好ましいと考えられるが、バリア
膜8の表面状態は、膜厚のみならずスパッタ等の成膜条
件にも影響されるため、膜厚はボンディング条件、成膜
条件等を総合的に勘案して設定することが重要である。
【0027】次に、上記した構造のボンディングパッド
2の製造方法について、図2及び図3を参照して説明す
る。なお、本実施例の構造のボンディングパッドは実装
基板との間をAu系材料のボンディングワイヤーで熱圧
着して接続する任意の半導体装置に適用することができ
るが、使用温度の高い高出力デバイス、特に、Si−M
OSFETやGaAs−MESFET等のマイクロ波増
幅デバイスにおいてその効果が顕著に現れる。
2の製造方法について、図2及び図3を参照して説明す
る。なお、本実施例の構造のボンディングパッドは実装
基板との間をAu系材料のボンディングワイヤーで熱圧
着して接続する任意の半導体装置に適用することができ
るが、使用温度の高い高出力デバイス、特に、Si−M
OSFETやGaAs−MESFET等のマイクロ波増
幅デバイスにおいてその効果が顕著に現れる。
【0028】まず、図2(a)乃至(d)に示すよう
に、マイクロ波増幅デバイス等が形成されたSi基板1
3上(正確にはSi基板13表面を覆うSiO2等の絶
縁膜14上)に、例えば、下地層7となるAlを1.4
μm、バリア層8となるTiN及びTiをそれぞれ10
0nm、300nm、接合層9となるAlを350nm
の膜厚でスパッタ法等により連続して成膜する。ここ
で、それそれの膜のスパッタ条件は、Alは通常の半導
体プロセスと同様に、Arガス流量:75sccm、ス
パッタパワー16.5kW、成膜速度225A/se
c、TiNは、Arガス流量:34sccm、スパッタ
パワー9.0kW、成膜速度22A/sec、Tiは、
Arガス流量:29sccm、スパッタパワー1.7k
W、成膜速度18A/sec程度としている。
に、マイクロ波増幅デバイス等が形成されたSi基板1
3上(正確にはSi基板13表面を覆うSiO2等の絶
縁膜14上)に、例えば、下地層7となるAlを1.4
μm、バリア層8となるTiN及びTiをそれぞれ10
0nm、300nm、接合層9となるAlを350nm
の膜厚でスパッタ法等により連続して成膜する。ここ
で、それそれの膜のスパッタ条件は、Alは通常の半導
体プロセスと同様に、Arガス流量:75sccm、ス
パッタパワー16.5kW、成膜速度225A/se
c、TiNは、Arガス流量:34sccm、スパッタ
パワー9.0kW、成膜速度22A/sec、Tiは、
Arガス流量:29sccm、スパッタパワー1.7k
W、成膜速度18A/sec程度としている。
【0029】次に、図2(e)に示すように、上記積層
膜からなるボンディングパッド2を覆うように、SiO
N等の保護膜11をCVD法等により0.9μm程度の
膜厚で成膜した後、図2(f)に示すように、ボンディ
ングエリアの保護膜11をドライエッチングにより除去
し、開口部12を形成し、図3に示す構造のボンディン
グパッド2が形成される。
膜からなるボンディングパッド2を覆うように、SiO
N等の保護膜11をCVD法等により0.9μm程度の
膜厚で成膜した後、図2(f)に示すように、ボンディ
ングエリアの保護膜11をドライエッチングにより除去
し、開口部12を形成し、図3に示す構造のボンディン
グパッド2が形成される。
【0030】上記方法で形成した半導体素子を実装基板
に実装してボンディングワイヤーで接続し、半導体装置
を250℃の温度で長時間動作させ、半導体素子と実装
基板との間の抵抗の実測してその経時変化を調査した。
その結果を図4及び図5に示す。ここで、図4及び図5
の横軸は経過時間を表し、縦軸は各々抵抗値、抵抗変化
率を表している。また、図中の水準1乃至6は、バリア
層8を構成するTiN8aとTi8bの膜厚及び接合層
9の膜厚を変化させたものであり、各々の膜厚は表1に
示すとおりである。なお、図の各点は、各々の水準につ
いて5つのサンプルを作製して同様の測定を行い、その
平均を取得したものである。
に実装してボンディングワイヤーで接続し、半導体装置
を250℃の温度で長時間動作させ、半導体素子と実装
基板との間の抵抗の実測してその経時変化を調査した。
その結果を図4及び図5に示す。ここで、図4及び図5
の横軸は経過時間を表し、縦軸は各々抵抗値、抵抗変化
率を表している。また、図中の水準1乃至6は、バリア
層8を構成するTiN8aとTi8bの膜厚及び接合層
9の膜厚を変化させたものであり、各々の膜厚は表1に
示すとおりである。なお、図の各点は、各々の水準につ
いて5つのサンプルを作製して同様の測定を行い、その
平均を取得したものである。
【0031】
【表1】
【0032】図4及び図5からわかるように、点線及び
十字マークで示す従来のボンディングパッド構造(Al
−Cu下地層のみ)では500時間を経過したあたりか
ら抵抗値の上昇が著しくなるが、本実施例の水準1乃至
6では従来例に比べて抵抗の上昇が抑制されていること
が分かる。ここで、TiN8aとTi8bとを合わせた
バリア層8の膜厚と抵抗値との相関について考察する
と、抵抗値の変化は水準6(実線及び黒丸マーク)が最
も小さく、水準3〜5(破線及び白丸、黒塗り三角、白
抜き三角マーク)、水準2(一点鎖線及び黒塗り四角マ
ーク)、水準1(二点鎖線及び白抜き四角マーク)の順
で徐々に大きくなる。この順序は表1からバリア層8の
膜厚が厚い順序(水準6:400nm、水準3〜5:2
00nm、水準2:150nm、水準1:100nm)
と同じであり、バリア層8の膜厚が厚いほど抵抗の経時
変化が小さくなることが分かる。
十字マークで示す従来のボンディングパッド構造(Al
−Cu下地層のみ)では500時間を経過したあたりか
ら抵抗値の上昇が著しくなるが、本実施例の水準1乃至
6では従来例に比べて抵抗の上昇が抑制されていること
が分かる。ここで、TiN8aとTi8bとを合わせた
バリア層8の膜厚と抵抗値との相関について考察する
と、抵抗値の変化は水準6(実線及び黒丸マーク)が最
も小さく、水準3〜5(破線及び白丸、黒塗り三角、白
抜き三角マーク)、水準2(一点鎖線及び黒塗り四角マ
ーク)、水準1(二点鎖線及び白抜き四角マーク)の順
で徐々に大きくなる。この順序は表1からバリア層8の
膜厚が厚い順序(水準6:400nm、水準3〜5:2
00nm、水準2:150nm、水準1:100nm)
と同じであり、バリア層8の膜厚が厚いほど抵抗の経時
変化が小さくなることが分かる。
【0033】また、接合層9の膜厚と抵抗値との相関に
ついては、バリア層8の膜厚が同じである水準3乃至5
を比較すると、接合層9の膜厚100〜600nmの範
囲で抵抗変化の差はほとんどない。しかし、接合層9の
膜厚がこれ以上厚くなると従来例のようにAu−Al合
金層10の積層方向の成長も進行しやすくなるため、接
合層9の厚さとしては600nm以下であることが好ま
しいと考えられる。
ついては、バリア層8の膜厚が同じである水準3乃至5
を比較すると、接合層9の膜厚100〜600nmの範
囲で抵抗変化の差はほとんどない。しかし、接合層9の
膜厚がこれ以上厚くなると従来例のようにAu−Al合
金層10の積層方向の成長も進行しやすくなるため、接
合層9の厚さとしては600nm以下であることが好ま
しいと考えられる。
【0034】更に、各々の水準におけるボンディング強
度について調べるために引っ張り強度試験を行った。そ
の結果を表2に示す。なお、表2における数値は引張り
強度を示し、記号は切断位置及び切断状態を示すもので
あり、A点ハガレは半導体装置のボンディングパッド面
でのワイヤーのはがれ、B点切れはボンディングパッド
面のボール付け根でのワイヤーの切断、C点切れはボン
ディングループ頂上でのワイヤーの切断を示しており、
引張り強度が大きく、A点ハガレが少なく、C点切れが
多いほどボンディング状態は良好であると言える。
度について調べるために引っ張り強度試験を行った。そ
の結果を表2に示す。なお、表2における数値は引張り
強度を示し、記号は切断位置及び切断状態を示すもので
あり、A点ハガレは半導体装置のボンディングパッド面
でのワイヤーのはがれ、B点切れはボンディングパッド
面のボール付け根でのワイヤーの切断、C点切れはボン
ディングループ頂上でのワイヤーの切断を示しており、
引張り強度が大きく、A点ハガレが少なく、C点切れが
多いほどボンディング状態は良好であると言える。
【0035】
【表2】
【0036】表2から分かるように、従来例では、4つ
のサンプル全てについてボンディングパッド面でワイヤ
ーが剥がれ、引張り強度の平均も5.3gと小さい値で
あったが、水準1では、3/4がA点ハガレで引張り強
度は6.8g、水準2では1/4がA点ハガレで引張り
強度は7.8g、水準3乃至5では1/11がA点ハガ
レで引張り強度は8.8gであり、バリア層8の膜厚が
厚くなるほど引張り強度は大きく、ボンディング面での
剥がれも少なくなり、ボンディング状態が良好になって
いることが分かる。この引張り試験の結果と上述した抵
抗の経時変化の結果とを総合的に判断すると、バリア膜
8の膜厚としては200nm以上が好ましいと考えられ
る。
のサンプル全てについてボンディングパッド面でワイヤ
ーが剥がれ、引張り強度の平均も5.3gと小さい値で
あったが、水準1では、3/4がA点ハガレで引張り強
度は6.8g、水準2では1/4がA点ハガレで引張り
強度は7.8g、水準3乃至5では1/11がA点ハガ
レで引張り強度は8.8gであり、バリア層8の膜厚が
厚くなるほど引張り強度は大きく、ボンディング面での
剥がれも少なくなり、ボンディング状態が良好になって
いることが分かる。この引張り試験の結果と上述した抵
抗の経時変化の結果とを総合的に判断すると、バリア膜
8の膜厚としては200nm以上が好ましいと考えられ
る。
【0037】このように、使用温度の高いマイクロ波デ
バイス等の半導体装置1のボンディングパッド2を、下
地層7とTi、Ti合金又はそれらの積層体からなるバ
リア層8とAl又はAl合金からなる接合層9との積層
構造とし、バリア層8の膜厚をAu−Al合金層10の
下地層7への浸食を阻止することができる膜厚に設定
し、接合層9の厚さをボール6の表層に形成されたAu
−Al合金層10がバリア層8に接する程度の厚さに設
定することによって、積層方向のAu−Al合金層10
の成長を防止し、半導体素子1とボンディングワイヤー
3間の抵抗変動を抑制することができ、半導体装置の長
期信頼性を高めることができる。
バイス等の半導体装置1のボンディングパッド2を、下
地層7とTi、Ti合金又はそれらの積層体からなるバ
リア層8とAl又はAl合金からなる接合層9との積層
構造とし、バリア層8の膜厚をAu−Al合金層10の
下地層7への浸食を阻止することができる膜厚に設定
し、接合層9の厚さをボール6の表層に形成されたAu
−Al合金層10がバリア層8に接する程度の厚さに設
定することによって、積層方向のAu−Al合金層10
の成長を防止し、半導体素子1とボンディングワイヤー
3間の抵抗変動を抑制することができ、半導体装置の長
期信頼性を高めることができる。
【0038】また、バリア層8の膜厚を厚くして強固な
構造とし、ボンディング時の熱圧着力が効率よくボール
6に印加されるようにし、更に、バリア層8表面に適度
な凹凸ができる条件でバリア層8を成膜することによっ
て、ボンディングの強度を向上させることができる。
構造とし、ボンディング時の熱圧着力が効率よくボール
6に印加されるようにし、更に、バリア層8表面に適度
な凹凸ができる条件でバリア層8を成膜することによっ
て、ボンディングの強度を向上させることができる。
【0039】なお、本実施例では、バリア層8の材料と
してTi又はTi化合物を用いた例について記載した
が、本発明は上記実施例に限定されるものではなく、A
u−Al合金層10の下地層7への浸食を防止し、ボン
ディングの加圧力が効率よく印加される硬さの材料であ
れば良く、例えば、Ti系材料に代えて、W、Pt、T
a、Ni等を用いたり、これらの材料を組み合わせて用
いることもできる。
してTi又はTi化合物を用いた例について記載した
が、本発明は上記実施例に限定されるものではなく、A
u−Al合金層10の下地層7への浸食を防止し、ボン
ディングの加圧力が効率よく印加される硬さの材料であ
れば良く、例えば、Ti系材料に代えて、W、Pt、T
a、Ni等を用いたり、これらの材料を組み合わせて用
いることもできる。
【0040】
【発明の効果】以上説明したように、本発明の半導体装
置のボンディングパッド構造及びボンディング方法によ
れば下記記載の効果を奏する。
置のボンディングパッド構造及びボンディング方法によ
れば下記記載の効果を奏する。
【0041】本発明の第1の効果は、ボンディングパッ
ドの積層方向(パッド面の法線方向)におけるAu−A
l合金の成長を阻止し、半導体素子とボンディングワイ
ヤー間の抵抗変動を抑制し、半導体装置の長期信頼性を
向上させることができるということである。
ドの積層方向(パッド面の法線方向)におけるAu−A
l合金の成長を阻止し、半導体素子とボンディングワイ
ヤー間の抵抗変動を抑制し、半導体装置の長期信頼性を
向上させることができるということである。
【0042】その理由は、ボンディングパッドを下地層
とバリア層と接合層との積層構造とし、バリア層の膜厚
をAu−Al合金の浸食を防止する膜厚に設定し、接合
層の厚さをボンディングボール表層のAu−Al合金が
バリア層に接する程度の厚さに設定することによって、
ボール下面のAu−Al合金の成長を阻止することがで
きるからである。
とバリア層と接合層との積層構造とし、バリア層の膜厚
をAu−Al合金の浸食を防止する膜厚に設定し、接合
層の厚さをボンディングボール表層のAu−Al合金が
バリア層に接する程度の厚さに設定することによって、
ボール下面のAu−Al合金の成長を阻止することがで
きるからである。
【0043】本発明の第2の効果は、ボンディング強度
を向上させることができるということである。
を向上させることができるということである。
【0044】その理由は、バリア層をボンディング時の
熱圧着力が効率よく印加される膜厚、構造で成膜するこ
とによって、最適な条件でボンディングを行うことがで
きるからである。
熱圧着力が効率よく印加される膜厚、構造で成膜するこ
とによって、最適な条件でボンディングを行うことがで
きるからである。
【図1】本発明の一実施例にかかる半導体装置のボンデ
ィングパッド構造及びその経時変化を模式的に示す断面
図である。
ィングパッド構造及びその経時変化を模式的に示す断面
図である。
【図2】本発明の一実施例にかかるボンディングパッド
の製造方法を示す工程断面図である。
の製造方法を示す工程断面図である。
【図3】本発明の一実施例にかかる半導体装置のボンデ
ィングパッド構造を模式的に示す断面図である。
ィングパッド構造を模式的に示す断面図である。
【図4】本発明の一実施例にかかる半導体装置の効果を
示す図であり、半導体素子とボンディングワイヤー間の
抵抗の経時変化を示す図である。
示す図であり、半導体素子とボンディングワイヤー間の
抵抗の経時変化を示す図である。
【図5】本発明の一実施例にかかる半導体装置の効果を
示す図であり、半導体素子とボンディングワイヤー間の
抵抗率の経時変化を示す図である。
示す図であり、半導体素子とボンディングワイヤー間の
抵抗率の経時変化を示す図である。
【図6】従来の半導体装置のボンディングパッド構造及
び経時変化を模式的に示す断面図である。
び経時変化を模式的に示す断面図である。
【図7】ボンディング材料の組み合わせとその特徴を示
す図である。
す図である。
1 半導体素子 2 ボンディングパッド 3 ボンディングワイヤー 4 リードフレーム 5 ボンディングツール 6 ボール 7 下地層 8 バリア層 9 接合層 10 Au−Al合金層 11 保護膜 12 開口部 13 半導体基板 14 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 戸田 鉄 滋賀県大津市晴嵐二丁目9番1号 関西日 本電気株式会社内 (72)発明者 椿 茂樹 滋賀県大津市晴嵐二丁目9番1号 関西日 本電気株式会社内 Fターム(参考) 5F044 CC00 EE04 EE06 EE15 FF04
Claims (14)
- 【請求項1】半導体素子が形成された基板上に、Al系
材料からなる下地層と、バリア層と、Au系材料からな
るボンディングワイヤーが熱圧着される接合層とがこの
順に積層されたボンディングパッドを有し、 前記接合層がAlを含み、その膜厚が、前記接合層に食
い込んだ前記ボンディングワイヤー下面の接合界面に形
成されるAu−Al合金層と前記バリア層上面との間隔
が所定の値以下となる厚さに設定され、 前記バリア層の膜厚が、前記Au−Al合金層の前記下
地層への浸食を阻止可能な厚さに設定されていることを
特徴とする半導体装置。 - 【請求項2】前記接合層の膜厚が、前記ボンディングワ
イヤー下面の前記Au−Al合金層が前記バリア層に略
当接する厚さに設定されていることを特徴とする請求項
1記載の半導体装置。 - 【請求項3】前記接合層の膜厚が600nm以下、前記
バリア層の膜厚が200nm以上に設定されていること
を特徴とする請求項1又は2に記載の半導体装置。 - 【請求項4】前記バリア層が、Ti、W、Pt、Ta、
Ni、又はこれらの合金のいずれかを含むことを特徴と
する請求項1乃至3のいずれか一に記載の半導体装置。 - 【請求項5】前記バリア層がTi/TiNの積層膜から
なり、各々の層の膜厚が100nm以上に設定されてい
ることを特徴とする請求項1乃至3のいずれか一に記載
の半導体装置。 - 【請求項6】前記半導体素子が、使用温度が150℃以
上の高出力デバイスを含むことを特徴とする請求項1乃
至5のいずれか一に記載の半導体装置。 - 【請求項7】前記高出力デバイスが、高出力マイクロ波
増幅デバイスであることを特徴とする請求項6記載の半
導体装置。 - 【請求項8】半導体素子が形成された基板のボンディン
グパッドと実装基板とをAu系材料のボンディングワイ
ヤーにより接続するボンディング方法において、 前記ボンディングパッドが、Al系材料からなる下地層
と、ボンディング接合界面に形成される合金の前記下地
層への浸食を阻止可能な膜厚で形成されたバリア層と、
前記ボンディングワイヤーが熱圧着されるAl系材料か
らなる接合層との積層膜からなり、 ボンディングに際し、前記接合層に食い込んだ前記ボン
ディングワイヤー下面の接合界面に形成されるAu−A
l合金層と前記バリア層上面との間隔が所定の値以下と
なる条件で熱圧着を行うことを特徴とするボンディング
方法。 - 【請求項9】前記ボンディングワイヤー下面の前記Au
−Al合金層が前記バリア層に略当接する条件で熱圧着
を行うことを特徴とする請求項8記載のボンディング方
法。 - 【請求項10】前記接合層の膜厚が600nm以下、前
記バリア層の膜厚が200nm以上に設定されているこ
とを特徴とする請求項8又は9に記載のボンディング方
法。 - 【請求項11】前記バリア層が、Ti、W、Pt、T
a、Ni、又はこれらの合金のいずれかを含むことを特
徴とする請求項8乃至10のいずれか一に記載のボンデ
ィング方法。 - 【請求項12】前記バリア層がTi/TiNの積層膜か
らなり、各々の層の膜厚が100nm以上に設定されて
いることを特徴とする請求項8乃至10のいずれか一に
記載のボンディング方法。 - 【請求項13】前記半導体素子が、使用温度が150℃
以上の高出力デバイスを含むことを特徴とする請求項8
乃至12のいずれか一に記載のボンディング方法。 - 【請求項14】前記高出力デバイスが、高出力マイクロ
波増幅デバイスであることを特徴とする請求項13記載
のボンディング方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000264808A JP2002076051A (ja) | 2000-09-01 | 2000-09-01 | 半導体装置のボンディングパッド構造及びボンディング方法 |
EP01120591A EP1187200A3 (en) | 2000-09-01 | 2001-08-29 | Semiconductor device with an improved bonding pad structure |
US09/941,622 US20020027289A1 (en) | 2000-09-01 | 2001-08-30 | Semiconductor device with an improved bonding pad structure and method of bonding bonding wires to bonding pads |
US09/942,729 US6507112B1 (en) | 2000-01-09 | 2001-08-31 | Semiconductor device with an improved bonding pad structure and method of bonding bonding wires to bonding pads |
KR1020010053695A KR20020018628A (ko) | 2000-09-01 | 2001-09-01 | 개선된 본딩 패드 구조체를 구비한 반도체 장치 및 본딩패드에 본딩 배선을 본딩하는 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000264808A JP2002076051A (ja) | 2000-09-01 | 2000-09-01 | 半導体装置のボンディングパッド構造及びボンディング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002076051A true JP2002076051A (ja) | 2002-03-15 |
Family
ID=18752169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000264808A Pending JP2002076051A (ja) | 2000-01-09 | 2000-09-01 | 半導体装置のボンディングパッド構造及びボンディング方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US20020027289A1 (ja) |
EP (1) | EP1187200A3 (ja) |
JP (1) | JP2002076051A (ja) |
KR (1) | KR20020018628A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6784545B2 (en) | 2002-04-12 | 2004-08-31 | Nec Compound Semiconductor Devices, Ltd. | Semiconductor device having pad electrode connected to wire |
JP2006032643A (ja) * | 2004-07-15 | 2006-02-02 | Sumitomo Bakelite Co Ltd | 半導体装置 |
JP2007123546A (ja) * | 2005-10-28 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
KR100860445B1 (ko) | 2007-07-05 | 2008-09-25 | 주식회사 케이이씨 | 반도체 장치 및 본드 패드의 제조 방법 |
JP2011014863A (ja) * | 2009-06-03 | 2011-01-20 | Mitsubishi Electric Corp | 半導体装置 |
KR101195265B1 (ko) | 2010-09-09 | 2012-11-14 | 에스케이하이닉스 주식회사 | 와이어 본딩 방법 |
JP2013080841A (ja) * | 2011-10-04 | 2013-05-02 | Seiko Instruments Inc | 半導体装置 |
JP2014150258A (ja) * | 2013-01-31 | 2014-08-21 | Seagate Technology Llc | 周囲温度ボールボンディング |
US9331008B2 (en) | 2012-09-28 | 2016-05-03 | Rohm Co., Ltd. | Semiconductor device |
US9412711B2 (en) | 2014-07-11 | 2016-08-09 | Rohm Co., Ltd. | Electronic device |
US9698068B2 (en) | 2014-07-11 | 2017-07-04 | Rohm Co., Ltd. | Electronic device |
US9853005B2 (en) | 2014-07-09 | 2017-12-26 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US10269754B2 (en) | 2015-12-03 | 2019-04-23 | Rohm Co., Ltd. | Semiconductor device |
US11270971B2 (en) | 2018-10-31 | 2022-03-08 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4303418B2 (ja) * | 1997-10-24 | 2009-07-29 | ライフ テクノロジーズ コーポレーション | 組換え部位を有する核酸を使用する組換えクローニング |
JP3943416B2 (ja) * | 2002-03-07 | 2007-07-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US8896397B2 (en) * | 2003-04-16 | 2014-11-25 | Intellectual Ventures Fund 77 Llc | Surface acoustic wave device and method of adjusting LC component of surface acoustic wave device |
JP4381714B2 (ja) * | 2003-04-16 | 2009-12-09 | Okiセミコンダクタ株式会社 | 表面弾性波デバイス、表面弾性波装置、及び表面弾性波デバイスの製造方法 |
JP2005086118A (ja) * | 2003-09-11 | 2005-03-31 | Renesas Technology Corp | 半導体装置 |
US7015580B2 (en) * | 2003-11-25 | 2006-03-21 | International Business Machines Corporation | Roughened bonding pad and bonding wire surfaces for low pressure wire bonding |
US7183656B2 (en) * | 2005-01-25 | 2007-02-27 | International Business Machines Corporation | Bilayer aluminum last metal for interconnects and wirebond pads |
US7656045B2 (en) * | 2006-02-23 | 2010-02-02 | Freescale Semiconductor, Inc. | Cap layer for an aluminum copper bond pad |
US7598164B2 (en) * | 2006-10-12 | 2009-10-06 | Technion Research & Development Foundation Ltd. | Method for direct bonding of metallic conductors to a ceramic substrate |
TWI372453B (en) * | 2008-09-01 | 2012-09-11 | Advanced Semiconductor Eng | Copper bonding wire, wire bonding structure and method for processing and bonding a wire |
TW201030916A (en) * | 2009-02-11 | 2010-08-16 | Advanced Semiconductor Eng | Pad and package structure using the same |
US8531022B2 (en) * | 2009-03-06 | 2013-09-10 | Atmel Corporation | Routable array metal integrated circuit package |
US8101871B2 (en) * | 2009-05-26 | 2012-01-24 | Lsi Corporation | Aluminum bond pads with enhanced wire bond stability |
US8455304B2 (en) * | 2010-07-30 | 2013-06-04 | Atmel Corporation | Routable array metal integrated circuit package fabricated using partial etching process |
EP2685511B1 (en) * | 2011-03-10 | 2017-04-26 | DOWA Electronics Materials Co., Ltd. | Semiconductor light-emitting element and method of manufacturing thereof |
US20150048509A1 (en) * | 2013-08-16 | 2015-02-19 | Globalfoundries Singapore Pte. Ltd. | Cmos compatible wafer bonding layer and process |
WO2015031310A1 (en) * | 2013-08-26 | 2015-03-05 | Mason Roger Alan | Improved system and method for administering peritoneal dialysis |
US9960130B2 (en) * | 2015-02-06 | 2018-05-01 | UTAC Headquarters Pte. Ltd. | Reliable interconnect |
JP6931869B2 (ja) * | 2016-10-21 | 2021-09-08 | 国立研究開発法人産業技術総合研究所 | 半導体装置 |
JP2021129046A (ja) * | 2020-02-14 | 2021-09-02 | 富士電機株式会社 | 半導体モジュール |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3585461A (en) * | 1968-02-19 | 1971-06-15 | Westinghouse Electric Corp | High reliability semiconductive devices and integrated circuits |
US4093110A (en) * | 1977-03-11 | 1978-06-06 | Olin Corporation | Noise and fouling reducer for powder-actuated tool |
DE3641524A1 (de) * | 1985-12-10 | 1987-06-11 | Mitsubishi Electric Corp | Verfahren zur herstellung eines halbleiterbauelements |
JPS63148646A (ja) * | 1986-12-12 | 1988-06-21 | Toshiba Corp | 半導体装置 |
JPH02285638A (ja) * | 1989-04-27 | 1990-11-22 | Toshiba Corp | 半導体装置 |
US5455195A (en) * | 1994-05-06 | 1995-10-03 | Texas Instruments Incorporated | Method for obtaining metallurgical stability in integrated circuit conductive bonds |
US5661081A (en) * | 1994-09-30 | 1997-08-26 | United Microelectronics Corporation | Method of bonding an aluminum wire to an intergrated circuit bond pad |
CA2278020A1 (en) * | 1997-01-16 | 1998-07-23 | Ford Motor Company | Method for doping metallic connecting wire |
US5976964A (en) * | 1997-04-22 | 1999-11-02 | Micron Technology, Inc. | Method of improving interconnect of semiconductor device by utilizing a flattened ball bond |
TW426980B (en) * | 1999-01-23 | 2001-03-21 | Lucent Technologies Inc | Wire bonding to copper |
JP2000223527A (ja) * | 1999-01-28 | 2000-08-11 | Mitsubishi Electric Corp | 半導体装置 |
-
2000
- 2000-09-01 JP JP2000264808A patent/JP2002076051A/ja active Pending
-
2001
- 2001-08-29 EP EP01120591A patent/EP1187200A3/en not_active Withdrawn
- 2001-08-30 US US09/941,622 patent/US20020027289A1/en not_active Abandoned
- 2001-08-31 US US09/942,729 patent/US6507112B1/en not_active Expired - Fee Related
- 2001-09-01 KR KR1020010053695A patent/KR20020018628A/ko active IP Right Grant
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6784545B2 (en) | 2002-04-12 | 2004-08-31 | Nec Compound Semiconductor Devices, Ltd. | Semiconductor device having pad electrode connected to wire |
JP2006032643A (ja) * | 2004-07-15 | 2006-02-02 | Sumitomo Bakelite Co Ltd | 半導体装置 |
JP4513440B2 (ja) * | 2004-07-15 | 2010-07-28 | 住友ベークライト株式会社 | 半導体装置 |
JP2007123546A (ja) * | 2005-10-28 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP4639138B2 (ja) * | 2005-10-28 | 2011-02-23 | パナソニック株式会社 | 半導体装置 |
KR100860445B1 (ko) | 2007-07-05 | 2008-09-25 | 주식회사 케이이씨 | 반도체 장치 및 본드 패드의 제조 방법 |
JP2011014863A (ja) * | 2009-06-03 | 2011-01-20 | Mitsubishi Electric Corp | 半導体装置 |
KR101195265B1 (ko) | 2010-09-09 | 2012-11-14 | 에스케이하이닉스 주식회사 | 와이어 본딩 방법 |
JP2013080841A (ja) * | 2011-10-04 | 2013-05-02 | Seiko Instruments Inc | 半導体装置 |
US9331008B2 (en) | 2012-09-28 | 2016-05-03 | Rohm Co., Ltd. | Semiconductor device |
JP2014150258A (ja) * | 2013-01-31 | 2014-08-21 | Seagate Technology Llc | 周囲温度ボールボンディング |
US9853005B2 (en) | 2014-07-09 | 2017-12-26 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9412711B2 (en) | 2014-07-11 | 2016-08-09 | Rohm Co., Ltd. | Electronic device |
US9698068B2 (en) | 2014-07-11 | 2017-07-04 | Rohm Co., Ltd. | Electronic device |
US10332815B2 (en) | 2014-07-11 | 2019-06-25 | Rohm Co., Ltd. | Electronic device |
US10903129B2 (en) | 2014-07-11 | 2021-01-26 | Rohm Co., Ltd | Electronic device |
US10269754B2 (en) | 2015-12-03 | 2019-04-23 | Rohm Co., Ltd. | Semiconductor device |
US10566305B2 (en) | 2015-12-03 | 2020-02-18 | Rohm Co., Ltd. | Semiconductor device with protection layer surrounding a bonding pad |
US11270971B2 (en) | 2018-10-31 | 2022-03-08 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
EP1187200A2 (en) | 2002-03-13 |
US20020027289A1 (en) | 2002-03-07 |
EP1187200A3 (en) | 2004-03-31 |
KR20020018628A (ko) | 2002-03-08 |
US6507112B1 (en) | 2003-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002076051A (ja) | 半導体装置のボンディングパッド構造及びボンディング方法 | |
JP5160201B2 (ja) | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
US5272376A (en) | Electrode structure for a semiconductor device | |
JP2003031576A (ja) | 半導体素子及びその製造方法 | |
KR20050001337A (ko) | 반도체장치 | |
JP3767585B2 (ja) | 半導体装置 | |
JP2006114827A (ja) | 半導体装置 | |
JP2937688B2 (ja) | 半導体装置 | |
JPH08293522A (ja) | 半導体装置の耐熱電極 | |
JPS62130248A (ja) | ボンデイング用銅細線 | |
JPH06177200A (ja) | 半導体集積回路装置の形成方法 | |
JPH11121458A (ja) | 半導体装置 | |
JP4481065B2 (ja) | 半導体装置の製造方法 | |
JPH02114545A (ja) | ワイヤボンディング接続方法 | |
JP2501126B2 (ja) | アルミニウムリ―ド端子への金線ボンデイング方法 | |
JPH01253940A (ja) | 半導体装置 | |
US20240006354A1 (en) | Semiconductor device and method of manufacturing the same | |
TWI271842B (en) | Array circuit substrate | |
WO2012005073A1 (ja) | 半導体装置、半導体パッケージ及びそれらの製造方法 | |
JP2003338514A (ja) | 超音波接合構造及び方法、並びにそれを用いた電子部品及びその製造方法 | |
JP3036291B2 (ja) | 半導体装置の実装構造 | |
JP3413017B2 (ja) | Mosコンデンサチップおよび半導体デバイス | |
JP3998129B2 (ja) | 弾性表面波装置とその製造方法 | |
KR101375707B1 (ko) | 구리 본딩 패드 구조 및 방법 | |
JPH0671105B2 (ja) | 磁電変換素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031208 |