CN111106084B - 用于引线键合的衬底金属层结构及功率半导体器件 - Google Patents

用于引线键合的衬底金属层结构及功率半导体器件 Download PDF

Info

Publication number
CN111106084B
CN111106084B CN201811249360.XA CN201811249360A CN111106084B CN 111106084 B CN111106084 B CN 111106084B CN 201811249360 A CN201811249360 A CN 201811249360A CN 111106084 B CN111106084 B CN 111106084B
Authority
CN
China
Prior art keywords
metal layer
sub
substrate
layer structure
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811249360.XA
Other languages
English (en)
Other versions
CN111106084A (zh
Inventor
张鸿鑫
刘国友
罗海辉
谭灿健
冯宇
韩星尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN201811249360.XA priority Critical patent/CN111106084B/zh
Publication of CN111106084A publication Critical patent/CN111106084A/zh
Application granted granted Critical
Publication of CN111106084B publication Critical patent/CN111106084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond

Abstract

本申请提供了一种用于引线键合的衬底金属层结构以及功率半导体器件，衬底金属层结构自下而上依次包括：衬底；金属层，其设置在该衬底的上表面；以及引线，其设置在该金属层的远离该衬底的表面上并与该金属层形成引线键合；其中，该金属层包括叠置而成的多个子金属层，并且该多个子金属层的表面积自下而上逐渐减小。通过该衬底金属层结构及功率半导体器件，可以成功实现降低引线键合失效率，且金属层应力较小，工艺实现简单，成本较低，提高了器件的可靠性。

Description

用于引线键合的衬底金属层结构及功率半导体器件
技术领域
本发明涉及半导体技术领域，并且更具体地，涉及一种用于引线键合的衬底金属层结构及功率半导体器件。
背景技术
当前功率半导体器件逐步朝高功率密度、高散热能力发展，这就要求器件内部使用的金属层及引线具有高热导率、高载流能力的特点，在实践中将铝质材料改成铜质材料同时将引线加粗，能够器件电流密度增加，从而延长器件的使用寿命。但同时也存在一些问题，铜相对于铝较硬，引线键合时需要更大的键合力才能成功实现键合，同样使用较粗的引线进行键合也需要更大的键合力，而较大的键合力容易造成衬底(通常为芯片或衬板)损坏，使器件性能退化甚至失效，通常需要在衬底表面加入较厚的金属层，而较厚的金属层将导致较大的应力，尤其是在高温环境中，容易引起衬底弯曲、金属层起皮甚至键合点脱落，导致器件失效，这严重影响了器件的可靠性，缩短了产品的使用寿命。
目前国内外已有的发明专利中，铝、铜、金等多种金属已被广泛应用于半导体引线键合，也有部分专利中提及使用引线键合垫、焊盘、金属球等方法实现引线键合，然而其中大部分均应用于封装结构中的引线框架中，并未对金属层作出改进。
因此，需要设计一种新型的衬底金属层结构及功率半导体器件，既能成功实现引线键合，又能保持较小的金属层应力从而防止金属层脱落。
发明内容
针对上述现有技术中的问题，本申请提出了一种适用于引线键合的衬底金属层结构及包含该衬底金属层结构的功率半导体器件，通过将金属层设置为多层结构，可以成功实现降低引线键合失效率，且金属层应力较小，工艺实现简单，成本较低，提高了器件的可靠性。该衬底金属层结构适用于所有使用引线键合工艺的功率半导体器件，应用范围广且成品率高。
第一方面，本申请提供的用于引线键合的衬底金属层结构，自下而上依次包括：衬底；金属层，其设置在所述衬底的上表面；引线，其设置在所述金属层的远离所述衬底的表面上并与所述金属层形成引线键合；其中，所述金属层包括叠置而成的多个子金属层，并且所述多个子金属层的表面积自下而上逐渐减小。通过该衬底金属层结构，能够在进行引线键合的同时降低键合失效率。
在一个实施方式中，多个子金属层中的每个子金属层均为Cu、Ni、Pd、Au、Ag、Sn、Ti和Pb中的一种或多种制成的单层结构。
在一个实施方式中，多个子金属层中的每个子金属层均为由多个单层结构叠置而成的多层结构，所述单层结构由Cu、Ni、Pd、Au、Ag、Sn、Ti和Pb中的一种或多种制成。
在一个实施方式中，多个子金属层中，与所述衬底连接的最下层子金属层的厚度最小。
在一个实施方式中，引线通过热、压力或超声波能量与所述金属层形成引线键合。
在一个实施方式中，多个子金属层的相邻子金属层之间采用物理气相沉积或电镀工艺进行连接。
在一个实施方式中，多个子金属层的最下层子金属层通过物理气相沉积工艺设置在所述衬底上。
在一个实施方式中，衬底为芯片或衬板。
在一个实施方式中，金属层包括3个子金属层。
第二方面，本申请还提供了一种功率半导体器件，其包括第一方面及其可能的实施方式中所述的衬底金属层结构。
通过本申请提供的用于引线键合的衬底金属层结构及功率半导体器件，能够实现金属层与下层衬底的有效粘结，防止器件表面金属层脱落；可以实现较粗线径的引线的键合，适用于更大电流密度的器件制作；工艺实现简单，与传统金属层结构相比更节约材料，成本较低。
上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能够达到本发明的目的。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1显示了根据本发明实施例的衬底金属层结构的结构示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
下面将结合附图对本发明作进一步说明。
图1为本申请提供的用于引线键合的衬底金属层结构100的结构示意图。如图1所示，该衬底金属层结构100自下而上包括：
衬底110；
金属层120，其设置在衬底110的上表面；以及
引线，其设置在金属层的原理衬底110的表面上并与金属层120形成引线键合；
其中，金属层120包括堆叠而成的多个子金属层，并且这多个子金属层的表面积自下而上逐渐减小。
目前采用引线键合工艺的半导体器件中，衬底表面存在较厚的金属层，器件运行过程中，特别是在高温环境中，金属层易发生翘曲，引起衬底弯曲、金属层起皮甚至键合点脱落，导致器件失效，这严重影响了器件的可靠性，缩短了产品的使用寿命。本申请的衬底金属层结构100能够在实现引线130与金属层120成功键合的同时，减小金属层120的应力，防止金属层120在高温环境中发生翘曲，提高器件可靠性。
该金属层120用于保护该衬底110，同时用于实现导电以及引线键合功能。另外，可选地，衬底110可以为多种平板结构，例如芯片或衬板。
本领域技术人员应当理解，本文的“多个子金属层”意指子金属层数大于或等于2层。为了清楚地描述本发明，在图1所示的实施例中，该金属层120包括3个子金属层，即自下而上依次堆叠设置的第一子金属层121、第二子金属层122以及第三子金属层123，其中，第一子金属层121与衬底110连接，第三子金属层123与引线130在键合点处形成引线键合，第二子金属层122设置于第一子金属层121和第三子金属层123之间。第一子金属层121、第二子金属层122以及第三子金属层124的表面积依次逐渐减小。
在这种构造下，尤其在高温环境中，上层子金属层由于表面积较小，其发生的热膨胀或热收缩所产生的内应力对于下层子金属层的作用力得以减小，即下层子金属层对于上层子金属层的应力的抵抗作用增大；同时通过设置多个子金属层并使其表面积逐渐减小，能够分散引线键合的力，减小第一子金属层121和衬底所承受的压力，放置了金属层的翘曲，起到更好地保护衬底的效果。
优选地，该多个子金属层的与衬底接触的最下层子金属层的表面积与衬底的表面积相等。通过该构造，能够更好地保护该衬底免受外界因素损害。
优选地，在3个子金属层中，与衬底直接接触的第一子金属层121的厚度最小。通过该方式，能够进一步减小在高温环境下第一子金属层发生膨胀或收缩而产生的内应力的大小，防止其发生翘曲。
更优选地，该第一子金属层121的厚度为1μm。
可选地，该多个子金属层中除了最下层子金属层之外，其余的子金属层的厚度自下而上逐渐减小。通过使靠近衬底的子金属层厚度最大，能够增强其承受压应力的能力，即抵抗上层子金属层由于膨胀或收缩而产生的应力。在图1所示的实施例中，第二子金属层122的厚度大于第三子金属层123的厚度。
当然，为保证最大程度地降低该金属层在高温环境下的应力，可以根据实际情况对该金属层的各子金属层的厚度进行适当地调整。例如，将最上层子金属层(在图1中即第三子金属层123)的厚度制成最小。
为了更好地实现键合以及提高器件的可靠性，在图1的实施例中，可以通过物理气相沉积(Physical Vapor Deposition，PVD)工艺将第一子金属层121设置于衬底110上。
另外，可以通过PVD工艺或电镀工艺将第一子金属层121、第二子金属层122和第三子金属层123彼此连接，以提高器件的可靠性。
关于该多个子金属层的材质，在一个实施例中，多个子金属层中的每个子金属层均为由Cu、Ni、Pd、Au、Ag、Sn、Ti和Pb的一种或多种制成的单层结构。
一方面，该多个子金属层的每个子金属层均由单一金属制成，例如Cu、Ni、Pd、Au、Ag、Sn、Ti或Pb等。具体地，如图1所示，第一子金属层121、第二子金属层122和第三子金属层123可以分别为同一种金属制成的单层结构，例如这三个子金属层均由单一金属镍制成；可选地，这三个子金属层可以为由不同金属制成，例如第一子金属层121为由金属镍制成的单层结构，第二子金属层122为由金属铜制成的单层结构，第三子金属层123为由金属铅制成的单层结构。应理解，每个子金属层的材质可以根据需求进行调整，本发明在此不作限定。
另一方面，该多个子金属层的每个子金属层均为由Cu、Ni、Pd、Au、Ag、Sn、Ti或Pb中的至少两种组成的合金制成的单层结构。具体地，例如，第一子金属层121为由金属铜和镍组成的合金的单层结构，第二子金属层122为由金属钯和金组成的合金的单层结构，第三子金属层123为由金属银和锡组成的合金的单层结构。应理解，每个子金属层的材质可以根据需求进行调整，本发明在此不作限定。
在一个实施例中，该多个子金属层中的部分子金属层为由单一金属制成的单层结构，而其它的子金属层为由合金制成的单层结构。
在一个实施例中，多个子金属层中的每个子金属层均为由多个单层结构叠置而成的多层结构，所述单层结构由Cu、Ni、Pd、Au、Ag、Sn、Ti和Pb的一种或多种制成。具体地，以第一子金属层121为例，该第一子金属层121为多个单层结构堆叠而成的多层结构，该单层结构可以由Cu、Ni、Pd、Au、Ag、Sn、Ti或Pb的单一金属制成，也可以由上述金属的合金制成。可选地，可以通过PVD工艺形成该第一子金属层121，第二子金属层122和第三子金属层123也可以通过相同或相似的工艺形成。
在一个实施例中，针对多个子金属层，例如图1中的第一子金属层121、第二子金属层122和第三子金属层123，优选地，可以使第一子金属层121为单层结构、第二子金属层122和第三子金属层123为多层结构，这样可以使得该金属层120可以具有更小的应力，避免了金属层120与衬底110的脱落，提高了器件可靠性。
当然，多个子金属层中的每个子金属层的结构可以根据需求进行调整，本发明在此不作限定。
在形成该衬底金属层100时，可以通过如下的几个步骤进行：
步骤1、通过PVD工艺将第一子金属层121设置在衬底110的上表面；
步骤2、通过PVD工艺或电镀工艺将第二子金属层122设置在第一子金属层121的远离衬底110的表面上；
步骤3、通过PVD工艺或电镀工艺将第三子金属层123设置在第二子金属层122的远离第一子金属层121的表面上，第一子金属层121、第二子金属层122和第三子金属层123由此共同构成金属层120；
步骤4、将引线130通过热、压力或超声波能量与第三子金属层123在键合点处形成引线键合。
优选地，引线130由铜制成，并且引线130的直径较粗，以满足较大的电流密度的器件的制作。
本申请还公开了一种功率半导体器件，其包括上文所描述的衬底金属层结构100。通过该衬底金属层结构100，该功率半导体器件具有更好的可靠性以及更大的电流密度，同时由于该结构工艺简单，可以降低制造成本。
通过本申请提供的衬底金属层结构以及包括该结构的功率半导体器件，将金属层设置为多层结构并且使该多个子金属层表面积逐渐减小，能够在实现引线键合的同时减小金属层的应力，防止金属层在高温环境下发生翘曲，从而避免了金属层的脱落，提高了器件的可靠性；同时，由于可以实现较粗现金的引线键合，该衬底金属层结构适用于更大电流密度的制作，应用范围广。最后，该衬底金属层结构的制作工艺简单，与传统金属层结构相比更节约材料，降低了制造成本。
在本发明的描述中，需要理解的是，术语“上”、“下”、“底”、“顶”、“前”、“后”、“内”、“外”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (10)

1.一种用于引线键合的衬底金属层结构，其特征在于，所述衬底金属层结构自下而上依次包括：
衬底；
金属层，其设置在所述衬底的上表面；以及
引线，其设置在所述金属层的远离所述衬底的表面上并与所述金属层形成引线键合；
其中，所述金属层包括叠置而成的多个子金属层，并且所述多个子金属层的表面积自下而上逐渐减小；
所述多个子金属层为至少三个子金属层，该多个子金属层中除了最下层子金属层之外，其余的子金属层的厚度自下而上逐渐减小。
2.根据权利要求1所述的衬底金属层结构，其特征在于，所述多个子金属层中，与所述衬底连接的最下层子金属层的厚度最小。
3.根据权利要求2所述的衬底金属层结构，其特征在于，所述最下层子金属层通过物理气相沉积工艺设置于所述衬底上。
4.根据权利要求1至3中任一项所述的衬底金属层结构，其特征在于，所述多个子金属层的相邻子金属层之间采用物理气相沉积或电镀工艺进行连接。
5.根据权利要求1至3中任一项所述的衬底金属层结构，其特征在于，所述多个子金属层中的每个子金属层均为由Cu、Ni、Pd、Au、Ag、Sn、Ti和Pb的一种或多种制成的单层结构。
6.根据权利要求1至3中任一项所述的衬底金属层结构，其特征在于，所述多个子金属层中的每个子金属层均为由多个单层结构叠置而成的多层结构，所述单层结构由Cu、Ni、Pd、Au、Ag、Sn、Ti和Pb的一种或多种制成。
7.根据权利要求1至3中任一项所述的衬底金属层结构，其特征在于，所述引线通过热、压力或超声波能量与所述金属层形成引线键合。
8.根据权利要求1至3中任一项所述的衬底金属层结构，其特征在于，所述衬底为芯片或衬板。
9.根据权利要求1至3中任一项所述的衬底金属层结构，其特征在于，所述金属层包括3个子金属层。
10.一种功率半导体器件，其包括权利要求1-9中任一项所述的衬底金属层结构。
CN201811249360.XA 2018-10-25 2018-10-25 用于引线键合的衬底金属层结构及功率半导体器件 Active CN111106084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811249360.XA CN111106084B (zh) 2018-10-25 2018-10-25 用于引线键合的衬底金属层结构及功率半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811249360.XA CN111106084B (zh) 2018-10-25 2018-10-25 用于引线键合的衬底金属层结构及功率半导体器件

Publications (2)

Publication Number Publication Date
CN111106084A CN111106084A (zh) 2020-05-05
CN111106084B true CN111106084B (zh) 2021-08-10

Family

ID=70417620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811249360.XA Active CN111106084B (zh) 2018-10-25 2018-10-25 用于引线键合的衬底金属层结构及功率半导体器件

Country Status (1)

Country Link
CN (1) CN111106084B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JP3121311B2 (ja) * 1998-05-26 2000-12-25 日本電気株式会社 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法
JP2005085939A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp 半導体装置およびその製造方法
CN100468718C (zh) * 2006-04-30 2009-03-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
JP2008112897A (ja) * 2006-10-31 2008-05-15 Matsushita Electric Ind Co Ltd 半導体集積回路及びその製造方法
JP2008258258A (ja) * 2007-04-02 2008-10-23 Sanyo Electric Co Ltd 半導体装置
CN101419924B (zh) * 2007-10-25 2010-08-11 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
JP5882069B2 (ja) * 2011-03-29 2016-03-09 エスアイアイ・セミコンダクタ株式会社 半導体装置及びその製造方法
TWI569396B (zh) * 2014-12-08 2017-02-01 財團法人工業技術研究院 具有焊線的晶片結構
CN108447837A (zh) * 2017-02-16 2018-08-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件

Also Published As

Publication number Publication date
CN111106084A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
US6784554B2 (en) Semiconductor device and manufacturing method thereof
US20140041907A1 (en) Core substrate and printed circuit board using the same
US20090008796A1 (en) Copper on organic solderability preservative (osp) interconnect
JP5837697B2 (ja) 太径ワイヤ又はストリップに接するための金属成形体を備えたパワー半導体チップ及びその製造方法
JP5208500B2 (ja) 組込方法及びこの方法により製造されたアセンブリ
JP7203323B2 (ja) 固体電解コンデンサおよびその製造方法
KR101998340B1 (ko) 전력 소자 모듈 및 그 제조 방법
CN103843467A (zh) 布线基板、部件内置基板以及安装结构体
JP2017107925A (ja) 熱電変換モジュールおよびその製造方法
WO2014109014A1 (ja) 半導体装置およびその製造方法
TWI765343B (zh) 半導體封裝及其製造方法
JP2018129475A (ja) 半導体装置及びその製造方法
CN111106084B (zh) 用于引线键合的衬底金属层结构及功率半导体器件
WO2013065101A1 (ja) 半導体装置およびその製造方法
TWI775075B (zh) 具有金屬導熱凸塊接墊的陶瓷基板組件及元件
US8110931B2 (en) Wafer and semiconductor package
JP3261912B2 (ja) バンプ付き半導体装置およびその製造方法
JP5098902B2 (ja) 電子部品
TWI706857B (zh) 具有金屬導熱凸塊接墊的陶瓷基板組件、元件及其製法
JP2003347487A (ja) 半導体装置
KR102216738B1 (ko) 반도체 패키지용 클립구조체
JP5621593B2 (ja) 半導体素子、及びその製造方法
JP2008135536A (ja) 半導体モジュールおよびその製造方法
JP2004071698A (ja) 半導体パッケージ
CN111106073B (zh) 一种功率半导体器件的低应力薄膜结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200924

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

GR01 Patent grant
GR01 Patent grant