CN111106073B - 一种功率半导体器件的低应力薄膜结构 - Google Patents

一种功率半导体器件的低应力薄膜结构 Download PDF

Info

Publication number
CN111106073B
CN111106073B CN201811257130.8A CN201811257130A CN111106073B CN 111106073 B CN111106073 B CN 111106073B CN 201811257130 A CN201811257130 A CN 201811257130A CN 111106073 B CN111106073 B CN 111106073B
Authority
CN
China
Prior art keywords
layer
insulating layer
conductive layer
metal
film structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811257130.8A
Other languages
English (en)
Other versions
CN111106073A (zh
Inventor
张鸿鑫
刘国友
罗海辉
谭灿健
唐智慧
冯宇
丁杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN201811257130.8A priority Critical patent/CN111106073B/zh
Publication of CN111106073A publication Critical patent/CN111106073A/zh
Application granted granted Critical
Publication of CN111106073B publication Critical patent/CN111106073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating

Abstract

本发明涉及一种功率半导体器件的低应力薄膜结构，由下至上依次包括：基底、第一导电层、第二导电层和金属层，在第一导电层和第二导电层之间设有绝缘层，所述第二导电层穿过绝缘层与所述第一导电层部分接触。本发明设计的膜层结构，既可以保护芯片在封装过程中不受损伤，同时可以提升芯片封装的成品率，且各膜层之间应力较小，工艺实现简单，成本较低。此外，该膜层结构也有利于提高器件的可靠性，使器件在运行过程中，特别是在高温、高压、高震动等恶劣环境中得以正常工作。

Description

一种功率半导体器件的低应力薄膜结构
技术领域
本发明属于半导体技术领域，具体涉及一种适用于功率半导体器件的低应力薄膜结构。
背景技术
目前，半导体器件在封装过程中，芯片通常需要经过焊接、烧结、压接或者引线键合等封装工序，在这些工艺过程中芯片需要承受较大的压力、冲击力及热应力，而过大的力容易造成芯片表面膜层位移、起皮、损坏甚至脱落，甚至损坏芯片内部的衬底结构，不仅导致封装失效，还容易引起器件性能退化甚至失效，这严重影响了器件性能，降低了产品的成品率。
因此，需要设计一种新型的膜层结构，既能保护芯片，又能保持较高的封装合格率。
发明内容
为了解决上述问题，本发明提供了一种功率半导体器件的低应力薄膜结构，既能够在封装过程中保护芯片，又能保持较高的封装合格率。
为实现上述目的，本发明提供了一种功率半导体器件的低应力薄膜结构，由下至上依次包括：基底、第一导电层、第二导电层和金属层，在第一导电层和第二导电层之间设有绝缘层，第二导电层穿过绝缘层与第一导电层部分接触。
在一个实施例中，所述绝缘层设有至少一个贯穿绝缘层的通孔。
在一个实施例中，所述通孔的面积之和大于等于整个所述基底上表面面积的百分之三十。
在一个实施例中，所述第二导电层包括第一部分和第二部分，所述第一部分位于绝缘层的上方且位于绝缘层与金属层之间，所述第二部分填充于所述绝缘层的通孔内。
在一个实施例中，所述第二导电层的上表面与金属层的下表面完全接触，所述第二导电层第一部分的下表面与绝缘层的上表面完全接触，所述第二部分的下表面与绝缘层的下表面平齐且与第一导电层的上表面接触。
在一个实施例中，所述第一导电层的下表面与基底的上表面完全接触，所述第一导电层的上表面与绝缘层的下表面完全接触。
在一个实施例中，所述绝缘层的通孔通过光刻、刻蚀工艺形成。
在一个实施例中，所述绝缘层为氧化硅、氮化硅、聚酰亚胺或上述三种的复合层。
在一个实施例中，所述第一导电层和第二导电层为金属、金属硅化物或金属和金属硅化物的复合层。
在一个实施例中，所述金属为铝、铜、钨、钛、金、银、镍、铂中的任意一种或两种以上的组合，所述金属硅化物为硅化钛、铝硅合金、硅化钨中的任意一种或两种以上的组合。
与现有技术相比，本发明的优点在于：1、本发明在第一导电层和第二导电层之间设有具有通孔结构的绝缘层，使得在封装工艺的焊接等热过程中，绝缘层未设通孔的部分能够很大程度避免金属层的吸热产生的热应力传递给导电层和芯片，减少芯片在封装过程中承受的热应力，保护芯片的内部结构；2、绝缘层的缓冲作用能够避免封装过程中产生的压力、冲击力以及器件运行过程中外界环境对芯片造成机械的损伤；3、绝缘层的设置能够避免金属层吸热后热胀冷缩而导致整个膜层结构起皮、位移甚至脱落的情况发生，不仅减少芯片表面各膜层之间的应力，使得整个膜层结构应力小，还能够实现金属层与基底的有效接触，增强表面膜层对芯片(硅衬底)的保护。绝缘层的通孔能够实现金属层与芯片的导电，不影响芯片的导电性能。4、本发明的低应力膜层结构工艺实现简单，可以有效减少芯片封装过程中的失效率，提升芯片封装过程中焊接、烧结、压接及引线键合等工艺的产品合格率。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1为本发明的低应力薄膜结构的示意图。
在附图中相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本发明作进一步说明。借此对本发明如何应用技术手段解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不存在冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
本实施例中提到的“上方”、“下方”、“上表面”、“下表面”等描述是按照通常的意义而定义的，比如，参考重力的方向定义，重力的方向是下方，相反的方向是上方，类似地在上方的是上表面，在下方的是下表面，也仅为便于叙述明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴，实施例中所述的“第一”、和“第二”同样是为了方便叙述而定义的。
本发明提供了一种功率半导体器件的低应力薄膜结构，如图1所示，由下至上依次包括：基底、第一导电层、第二导电层和金属层。其中，在本实施例中，芯片的硅衬底作为基底，第一导电层位于基底的上方，优选地，第一导电层由金属、金属硅化物或金属和金属硅化物的复合层制成，主要作用在于与基底形成欧姆接触，用于电流的引导；优选地，金属层为纯金属材料制成，金属层用于实现导电及后续封装工艺中形成封装结构，第二导电层则用于连接第一导电层和金属层。优选地，所述第二导电层也由金属、金属硅化物或金属和金属硅化物的复合层制成。在一个实施例中，所述金属为铝、铜、钨、钛、金、银、镍、铂中的任意一种或两种以上的组合，所述金属硅化物为硅化钛、铝硅合金、硅化钨中的任意一种或两种以上的组合。
其中，金属与半导体形成欧姆接触是指在接触处是一个纯电阻，不产生明显的附加阻抗，而且不会使半导体内部的平衡载流子浓度发生显著的改变。
在第一导电层和第二导电层之间还设有绝缘层，第二导电层通过绝缘层与第一导电层部分接触。优选地，所述绝缘层由氧化硅、氮化硅、聚酰亚胺任一一种或上述三种制成的复合层制成。
在一个实施例中，所述绝缘层设有至少一个贯穿绝缘层的通孔。优选地，所述绝缘层的通孔通过光刻、刻蚀工艺形成。部分第二导电层穿过绝缘层的通孔与第一导电层接触。通孔的形状可根据实际生产的需要设定，优选地为圆形、六边形等，在此不作限定。
在一个实施例中，绝缘层上设有多个通孔，且所有通孔的面积之和大于等于整个所述基底上表面面积的百分之三十。绝缘层的通孔使金属层通过第二导电层和第一导电层与芯片接触，能够实现金属层与芯片的导电，不影响芯片的导电性能。
在封装工艺的焊接等环节中，金属层会吸收热并产生热应力，绝缘层位于第一导电层和第二导电层之间，绝缘层未设通孔的部分能够很大程度避免金属层的热应力传递给导电层和芯片，减少芯片在封装过程中承受的热应力，保护芯片的内部结构；绝缘层还能起到缓冲作用，避免封装过程中产生的压力、冲击力以及器件运行过程中外界环境对芯片造成机械的损伤；此外，金属层吸收热量后产生热胀冷缩，金属层的热胀冷缩容易导致整个膜层结构起皮、位移甚至脱落，绝缘层的设置，使得整个膜层结构应力小，能够避免整个膜层结构的起皮、位移或脱落，能够实现金属层与基地的有效接触。其中，应力是指物体由于外因而变形时，在物体内部各部分之间产生相互作用的内力，以抵抗这种外因的作用，并试图使物体从形变后的位置恢复到形变前的位置。
在一个实施例中，基底的上表面为平面，第一导电层的上表面和下表面也为平面，第一导电层的下表面与基底的上表面完全接触，且第一导电层的面积与基底的面积相同，第一导电层的上方设有绝缘层和第二导电层，因此，第一导电层的上表面与绝缘层的全部下表面第二导电层的部分下表面接触。
其中，由于绝缘层通孔的存在，所述第二导电层分为第一部分和第二部分，第一导电层的上表面与第二导电层第二部分的下表面接触。第一部分和第二部分的上表面位于同一平面内，因此所述第二导电层的上表面为平面，金属层的下表面也为平面，第二导电层的上表面与金属层的下表面完全接触；所述第二导电层的第一部分位于绝缘层与金属层之间，即第一部分使得绝缘层的上表面与金属层的下表面不接触，第二导电层的第一部分下表面为平面，绝缘层的上表面也为平面，因此第二导电层第一部分的下表面与绝缘层的上表面完全接触，所述第二导电层的第二部分填充于所述绝缘层的通孔内。因此第二部分的外壁面与绝缘层通孔的内壁面完全接触。
此外，第二部分的下表面为平面，绝缘层的下表面也为平面，第二部分的下表面与绝缘层的下表面平齐，即，绝缘层的下表面与第二部分的下表面位于同一水平面上。因此，所述第一导电层的上表面与绝缘层的下表面以及第二导电层第二部分的下表面完全接触。
本发明的低应力膜层结构在第一导电层和第二导电层之间设置绝缘层，工艺实现简单，可以有效减少芯片封装过程中的失效率，提升芯片封装过程中焊接、烧结、压接及引线键合等工艺的产品合格率。
本发明设计的膜层结构，既可以保护芯片在封装过程中不受损伤，同时可以提升芯片封装的成品率，且各膜层之间应力较小，工艺实现简单，成本较低。此外，该膜层结构也有利于提高器件的可靠性，使器件在运行过程中，特别是在高温、高压、高震动等恶劣环境中得以正常工作。
虽然已经参考如上优选实施例对本发明进行了描述，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (7)

1.一种功率半导体器件的低应力薄膜结构，其特征在于，由下至上依次包括：基底、第一导电层、第二导电层和金属层，在第一导电层和第二导电层之间设有绝缘层，所述第二导电层穿过绝缘层与所述第一导电层部分接触，所述基底、所述第一导电层、所述第二导电层和所述金属层在宽度方向上长度相等，所述绝缘层为氧化硅、氮化硅、聚酰亚胺三种的复合层，
所述绝缘层设有至少一个贯穿绝缘层的通孔，
所述通孔的面积之和大于等于整个所述基底上表面面积的百分之三十。
2.根据权利要求1所述的低应力薄膜结构，其特征在于，所述第二导电层包括第一部分和第二部分，所述第一部分位于绝缘层的上方且位于绝缘层与金属层之间，所述第二部分填充于所述绝缘层的通孔内。
3.根据权利要求2所述的低应力薄膜结构，其特征在于，所述第二导电层的上表面与金属层的下表面完全接触，所述第二导电层第一部分的下表面与绝缘层的上表面完全接触，所述第二部分的下表面与绝缘层的下表面平齐且与第一导电层的上表面接触。
4.根据权利要求1所述的低应力薄膜结构，其特征在于，所述第一导电层的下表面与基底的上表面完全接触，所述第一导电层的上表面与绝缘层的下表面完全接触。
5.根据权利要求1所述的低应力薄膜结构，其特征在于，所述绝缘层的通孔通过光刻、刻蚀工艺形成。
6.根据权利要求1所述的低应力薄膜结构，其特征在于，所述第一导电层和第二导电层为金属、金属硅化物或金属和金属硅化物的复合层。
7.根据权利要求6所述的低应力薄膜结构，其特征在于，所述金属为铝、铜、钨、钛、金、银、镍、铂中的任意一种或两种以上的组合，所述金属硅化物为硅化钛、铝硅合金、硅化钨中的任意一种或两种以上的组合。
CN201811257130.8A 2018-10-26 2018-10-26 一种功率半导体器件的低应力薄膜结构 Active CN111106073B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811257130.8A CN111106073B (zh) 2018-10-26 2018-10-26 一种功率半导体器件的低应力薄膜结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811257130.8A CN111106073B (zh) 2018-10-26 2018-10-26 一种功率半导体器件的低应力薄膜结构

Publications (2)

Publication Number Publication Date
CN111106073A CN111106073A (zh) 2020-05-05
CN111106073B true CN111106073B (zh) 2022-08-05

Family

ID=70418479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811257130.8A Active CN111106073B (zh) 2018-10-26 2018-10-26 一种功率半导体器件的低应力薄膜结构

Country Status (1)

Country Link
CN (1) CN111106073B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174626A (zh) * 2006-10-31 2008-05-07 松下电器产业株式会社 半导体集成电路及其制造方法
CN101281893A (zh) * 2007-04-02 2008-10-08 三洋电机株式会社 半导体装置
CN102376578A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 实现双应力应变技术的方法
CN103730364A (zh) * 2012-10-15 2014-04-16 群康科技(深圳)有限公司 低温多晶硅薄膜晶体管、其制备方法及显示设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880278B2 (en) * 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
CN101210312B (zh) * 2006-12-28 2010-05-19 鸿富锦精密工业（深圳）有限公司 平衡薄膜应力的薄膜制作方法
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174626A (zh) * 2006-10-31 2008-05-07 松下电器产业株式会社 半导体集成电路及其制造方法
CN101281893A (zh) * 2007-04-02 2008-10-08 三洋电机株式会社 半导体装置
CN102376578A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 实现双应力应变技术的方法
CN103730364A (zh) * 2012-10-15 2014-04-16 群康科技(深圳)有限公司 低温多晶硅薄膜晶体管、其制备方法及显示设备

Also Published As

Publication number Publication date
CN111106073A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
US10720406B2 (en) Stacked semiconductor system having interposer of half-etched and molded sheet metal
US8030757B2 (en) Forming a semiconductor package including a thermal interface material
JP3084230B2 (ja) ボール・グリッド・アレイ・パッケージ
KR20100138742A (ko) 응력-완화 버퍼 레이어를 가지는 반도체 디바이스 어셈블리
US7026711B2 (en) Thermal dispensing enhancement for high performance flip chip BGA (HPFCBGA)
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
KR20100014789A (ko) 집적 회로 패키지 및 그 제작 방법과 집적 회로 다이 및 그 제작 방법
CN111106073B (zh) 一种功率半导体器件的低应力薄膜结构
EP2693465A1 (en) Electronic device and method of manufacturing such device
US8426971B2 (en) Top tri-metal system for silicon power semiconductor devices
JP6860334B2 (ja) 半導体装置
CN109727948B (zh) 一种封装结构以及芯片安装单元
KR100915761B1 (ko) 반도체 장치 및 그 제조 방법
US5751061A (en) Semiconductor diode device with non-planar heatsink and method of manufacture
JP5075168B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
US20120175044A1 (en) Manufacturing method of thermal conductivity substrate
EP3723121A1 (en) Wafer package device
CN111106084B (zh) 用于引线键合的衬底金属层结构及功率半导体器件
CN113635648B (zh) 一种界面导热材料的制备方法
CN219350207U (zh) 芯片封装结构
CN214588825U (zh) 半导体器件封装结构
KR20120098096A (ko) 반도체 집적회로
JP2014518450A (ja) 半導体デバイスのためのサブマウントを有する半導体ユニット
US20140077378A1 (en) Low thermal stress package for large area semiconductor dies
US20150076516A1 (en) Semiconductor device and semiconductor module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200929

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant