CN219350207U - 芯片封装结构 - Google Patents
芯片封装结构 Download PDFInfo
- Publication number
- CN219350207U CN219350207U CN202320288293.2U CN202320288293U CN219350207U CN 219350207 U CN219350207 U CN 219350207U CN 202320288293 U CN202320288293 U CN 202320288293U CN 219350207 U CN219350207 U CN 219350207U
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- chip
- groove
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型揭示了一种芯片封装结构,包括:芯片,具有设置有焊盘的下表面和与下表面相背的上表面,芯片上表面相对焊盘位置处设置第一凹槽,第一凹槽暴露出焊盘上表面;第一绝缘层,设置于芯片上表面侧和第一凹槽的侧表面;第一金属层,设置于第一绝缘层表面,并延伸覆盖至焊盘上表面;第二绝缘层,设置于第一金属层表面,第二绝缘层部分区域设置第二凹槽,第二凹槽暴露出第一金属层;焊接凸起,设置于第二凹槽内,焊接凸起通过第一金属层与焊盘电性连接。本实用新型于第一金属层上表面设置第二绝缘层,在能够保护第一金属层、防止金属迁移的情况下,减小封装结构的应力,提高封装产品的信耐性,同时提高封装结构的散热能力。
Description
技术领域
本实用新型涉及半导体封装技术领域,尤其涉及一种芯片封装结构。
背景技术
现代社会发展迅速,在传感器领域对分辨率的要求越来越高,摩尔定律数据屡次被刷新。堆栈式CIS(CMOS image sensor,CMOS图像传感器)由80nm级别发展到60nm级别,甚至40nm级别。CIS的线路分布越来越薄、间距越来越小,对于封装而言,堆栈芯片的焊盘结构分布有多层,厚度在100nm左右,很薄且很脆弱。
现有技术中,在芯片的封装过程中会产生应力,第一,缓冲层会对芯片焊盘产生应力,在冷热环境冲击之下,容易造成焊盘破裂;第二,封装结构中的金属层主要材质包含Ni金属,Ni本身应力较大,也很容易造成焊盘破裂。
实用新型内容
本实用新型的目的在于提供一种芯片封装结构,以减小封装过程中的应力问题,提高信耐性。
为实现上述实用新型目的,本实用新型提供一种芯片封装结构,包括:
芯片,所述芯片具有设置有焊盘的下表面和与所述下表面相背的上表面,所述芯片上表面相对所述焊盘位置处设置第一凹槽,所述第一凹槽暴露出所述焊盘上表面;
第一绝缘层,所述第一绝缘层设置于所述芯片上表面侧和所述第一凹槽的侧表面;
第一金属层,所述第一金属层设置于所述第一绝缘层表面,并延伸覆盖至所述焊盘上表面;
第二绝缘层,所述第二绝缘层设置于所述第一金属层表面,所述第二绝缘层部分区域设置第二凹槽,所述第二凹槽暴露出所述第一金属层;
焊接凸起,所述焊接凸起设置于所述第二凹槽内,所述焊接凸起通过所述第一金属层与所述焊盘电性连接。
作为本实用新型一实施方式的进一步改进,所述第一金属层为Al层或Cu层。
作为本实用新型一实施方式的进一步改进,所述第一凹槽截面形状为圆形,在越靠近所述芯片上表面方向上,所述第一凹槽的截面面积逐渐增大。
作为本实用新型一实施方式的进一步改进,所述第一绝缘层和所述第一金属层之间部分区域处还设置缓冲层,所述缓冲层设置于所述第二凹槽正下方。
作为本实用新型一实施方式的进一步改进,所述缓冲层截面面积大于所述第二凹槽的截面面积。
作为本实用新型一实施方式的进一步改进,所述缓冲层截面为圆形。
作为本实用新型一实施方式的进一步改进,所述焊接凸起和所述第一金属层之间还设置第二金属层,所述第二金属层为Ni层、或Au层、或Pd层。
作为本实用新型一实施方式的进一步改进,所述第二金属层厚度为1~2μm。
作为本实用新型一实施方式的进一步改进,所述第一绝缘层和所述第二绝缘层材料为SiO2或Si3N4。
作为本实用新型一实施方式的进一步改进,所述焊接凸起为锡球。
本实用新型的有益效果在于:在芯片无焊盘的一侧面上设置凹槽,并在芯片无焊盘的一侧面和凹槽内依次设置第一绝缘层、第一金属层、第二绝缘层和焊接凸起,使得焊接凸起通过第一金属层与芯片焊盘实现电性连接,相比于现有封装结构中设置防焊层来保护封装结构中的金属层和绝缘层,本实用新型于第一金属层上表面设置第二绝缘层,在能够保护第一金属层、防止金属迁移的情况下,减小封装结构的应力,提高封装产品的信耐性,同时提高封装结构的散热能力。
附图说明
图1为本实用新型一实施方式中的芯片封装结构的结构示意图。
图2为本实用新型一实施方式中的芯片封装结构的制作方法流程示意图。
图3~图10为本实用新型一实施方式中对应芯片封装结构制作方法的工艺步骤图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合本实用新型具体实施方式及相应的附图对本实用新型技术方案进行清楚、完整地描述。显然,所描述的实施方式仅是本实用新型一部分实施方式,而不是全部的实施方式。基于本实用新型中的实施方式,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本实用新型保护的范围。
下面详细描述本实用新型的实施方式,实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
为方便说明,本文使用表示空间相对位置的术语来进行描述,例如“上”、“下”、“后”、“前”等,用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如,如果将图中的装置翻转,则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此,示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图1所示,本实施方式提供一种芯片封装结构,包括芯片1、第一绝缘层2、第一金属层3、第二绝缘层4和焊接凸起5。
芯片1具有设置有焊盘11的下表面12和与下表面12相背的上表面13,芯片上表面13相对焊盘11位置处设置第一凹槽14,第一凹槽14暴露出焊盘11上表面,即第一凹槽14暴露出焊盘11靠近芯片上表面13的一侧面。
在本实用新型一实施方式中,第一凹槽14在平行于芯片上表面13的截面形状为圆形,在越靠近芯片上表面13方向上,第一凹槽14的截面面积逐渐增大。
在本实用新型另一实施方式中,第一凹槽14在平行于芯片上表面13的截面形状为圆形,在越靠近芯片上表面13方向上,第一凹槽14的截面面积保持不变,即第一凹槽14为圆柱形结构。
当然,本实用新型对第一凹槽14的具体结构和尺寸不作限制,以及对于设置于芯片下表面12侧的焊盘11数量也不作限制,只需保证第一凹槽14将芯片焊盘11的上表面完全暴露,不妨碍后续工艺中制作第一金属层、影响封装结构中的电传输性能即可。
具体的,芯片1可以为图像传感器芯片或是MEMS芯片等。
第一绝缘层2设置于芯片上表面13侧和第一凹槽14的侧表面。
具体的,第一绝缘层2材料为SiO2和/或Si3N4。
本实用新型对第一绝缘层2的具体厚度不作限制,可根据实际封装产品的具体需求进行调整。
第一金属层3设置于第一绝缘层2表面,并延伸覆盖至焊盘11上表面,实现第一金属层3与焊盘11之间的电性连接。
在本实用新型具体实施方式中,第一金属层3材料为Al和/或Cu。相比于现有技术中第一金属层中含金属Ni的封装结构,由于金属Al和金属Cu的材料应力较小,能够减小封装结构的应力。
本实用新型对第一金属层3的具体厚度不作限制,在保证封装结构电性传输性能的情况下,可根据实际封装产品的具体需求进行调整。
第二绝缘层4设置于第一金属层3表面,第二绝缘层4部分区域设置第二凹槽41,第二凹槽41暴露出第一金属层3。
具体的,第二绝缘层4材料为SiO2和/或Si3N4。相比现有技术中在第一金属层3表面设置防焊层的封装结构,本实用新型不需要设置防焊层,第二绝缘层4既能够保护第一金属层3,防止第一金属层3内的金属迁移,同时也能够提高封装结构的散热能力,减小封装结构的应力,提高封装产品的信耐性等。
本实用新型对第二绝缘层4的具体厚度不作限制,可根据实际封装产品的具体需求进行调整。
更具体的,第二凹槽41在平行于芯片上表面13上的截面形状为圆形。
这里需要说明的是,第二凹槽41在第二绝缘层4表面的具体设置位置和数量,根据后续需要制作焊接在基板或外接电路板上所需的焊接凸起对应的位置和数量来进行调整。
进一步的,第一绝缘层2和第一金属层3之间部分区域处还设置缓冲层6,缓冲层6设置于第二凹槽41正下方,即第二凹槽41在缓冲层6上的垂直投影与缓冲层6重合。
具体的,缓冲层6截面面积大于第二凹槽41的截面面积,即缓冲层6在平行于芯片上表面13上的截面面积大于第二凹槽41在平行于芯片上表面13上的截面面积,第二凹槽41在缓冲层6上的垂直投影完全落入缓冲层6内。
更具体的,缓冲层6为有机高分子材料,起到隔热和热缓冲的作用。
本实用新型对缓冲层6的具体尺寸(包括缓冲层6的厚度和缓冲层6的表面面积)和缓冲层6的形状不作限制,可根据封装结构具体制作需求进行调整。
优选的,缓冲层6在平行于芯片上表面13上的截面为圆形。
焊接凸起5设置于第二凹槽41内,焊接凸起5通过第一金属层3与焊盘11电性连接。具体的,焊接凸起5用于将芯片1焊接于基板或外接电路板上。
在本实用新型一实施方式中,焊接凸起5为锡球。
在本实用新型其他实施方式中,焊接凸起5也可以为铜球或是其他导电材料制作形成的球体。
在本实用新型其他实施方式中,焊接凸起5也可以为金属柱体。
进一步的,焊接凸起5和第一金属层3之间还设置第二金属层7,第二金属层7为Ni、Au、Pd中的一种材料或几种材料的合金。第二金属层7与焊接凸起5底部在制作过程中形成共金结构,提高焊接质量,相比将焊接凸起5直接焊接在第一金属层3上,比如在铜层上焊接锡球,铜层厚度需要达到10μm左右,锡球底部与铜层之间才会形成共金结构,所以,第二金属层7的设置可以大大减小第一金属层3的厚度,以减少封装结构中的应力问题。
具体的,第二金属层7厚度为1~2μm。
为更好理解本实用新型中的芯片封装结构,如图2所示,为对应芯片封装结构的制作方法,包括步骤:
S1:提供芯片,该芯片具有设置有焊盘的下表面和与下表面相背的上表面,于芯片上表面相对焊盘位置处形成第一凹槽,使得第一凹槽暴露出焊盘上表面。
S2:于芯片上表面侧和第一凹槽的侧表面形成第一绝缘层。
S3:于第一绝缘层表面形成第一金属层,并将第一金属层延伸至焊盘上表面。
S4:于第一金属层表面形成第二绝缘层。
S5:于第二绝缘层部分区域处形成第二凹槽,并使得第二凹槽暴露出第一金属层。
S6:于第二凹槽内制作焊接凸起,使得焊接凸起通过第一金属层与焊盘电性连接。
对应于步骤S1,如图3和图4所示,利用刻蚀工艺,于芯片上表面13相对焊盘11位置处形成第一凹槽14,使得第一凹槽14暴露出焊盘11上表面,即第一凹槽14暴露出焊盘11靠近芯片上表面13的一侧面。
在本实用新型一实施方式中,形成的第一凹槽14在平行于芯片上表面13的截面形状为圆形,在越靠近芯片上表面13方向上,形成第一凹槽14的截面面积逐渐增大。
在本实用新型另一实施方式中,形成的第一凹槽14在平行于芯片上表面13的截面形状为圆形,在越靠近芯片上表面13方向上,形成第一凹槽14的截面面积保持不变,即第一凹槽14为圆柱形结构。
当然,本实用新型对形成第一凹槽14的具体结构和尺寸不作限制,以及对于设置于芯片下表面12侧的焊盘11数量也不作限制,只需保证第一凹槽14将芯片焊盘11的上表面完全暴露,不妨碍后续工艺中制作第一金属层、影响封装结构中的电传输性能即可。
对应于步骤S2,如图5所示,先于芯片上表面13、第一凹槽14的侧表面以及焊盘11的上表面同时形成一层第一绝缘层2,再通过刻蚀工艺,将焊盘11上表面处的第一绝缘层2刻蚀掉,使得焊盘11上表面完全暴露。
具体的,第一绝缘层2材料为SiO2和/或Si3N4。
本实用新型对第一绝缘层2的具体厚度不作限制,可根据实际封装产品的具体需求进行调整。
在步骤S3之前还包括步骤:
于第一绝缘层上表面部分区域处形成一缓冲层,使得缓冲层与第二凹槽对应设置,缓冲层截面面积大于第二凹槽的截面面积。
具体的,如图6所示,在第一绝缘层2上表面对应后续工艺中需要制作焊接凸起的位置处形成一层缓冲层6,缓冲层6为有机高分子材料,起到隔热和热缓冲的作用。
本实用新型对形成缓冲层6的具体尺寸(包括缓冲层6的厚度和缓冲层6的表面面积)和缓冲层6的形状不作限制,可根据封装结构具体制作需求进行调整。
优选的,缓冲层6在平行于芯片上表面13上的截面为圆形。
对应于步骤S3,如图7所示,于第一绝缘层2表面、以及缓冲层6表面和焊盘11的上表面形成第一金属层3。
在本实用新型具体实施方式中,第一金属层3材料为Al和/或Cu。
本实用新型对第一金属层3的具体厚度不作限制,在保证封装结构电性传输性能的情况下,可根据实际封装产品的具体需求进行调整。
对应于步骤S4,如图8所示,于第一金属层3表面形成第二绝缘层4。
具体的,第二绝缘层4材料为SiO2和/或Si3N4。
本实用新型对第二绝缘层4的具体厚度不作限制,可根据实际封装产品的具体需求进行调整。
对应于步骤S5,如图9所示,利用刻蚀工艺,在正对于缓冲层6的上方位置处,于第二绝缘层4部分区域处形成第二凹槽41,并使得第二凹槽41暴露出第一金属层3。
进一步的,在步骤S6之前还包括步骤:
如图10所示,于第二凹槽41底面形成第二金属层7。
具体的,第二金属层7的形成厚度为1~2μm。
具体的,第二金属层7为Ni、Au、Pd中的一种材料或几种材料的合金。
更具体的,在步骤S6中,于第二金属层7表面制作焊接凸起5,制作形成如图1中所示的封装结构。该焊接凸起5的底部与第二金属层7之间形成共金结构,提高焊接质量的同时,减少封装结构中的应力问题。
综上所述,相比于现有封装结构中设置防焊层来保护封装结构中的金属层和绝缘层,本实用新型于第一金属层上表面设置第二绝缘层,在能够保护第一金属层、防止金属迁移的情况下,减小封装结构的应力,提高封装产品的信耐性,同时提高封装结构的散热能力。同时,第二金属层的设置可以大大减小第一金属层的厚度,进一步减少封装结构中的应力问题。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明,它们并非用以限制本实用新型的保护范围,凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种芯片封装结构,其特征在于,包括:
芯片,所述芯片具有设置有焊盘的下表面和与所述下表面相背的上表面,所述芯片上表面相对所述焊盘位置处设置第一凹槽,所述第一凹槽暴露出所述焊盘上表面;
第一绝缘层,所述第一绝缘层设置于所述芯片上表面侧和所述第一凹槽的侧表面;
第一金属层,所述第一金属层设置于所述第一绝缘层表面,并延伸覆盖至所述焊盘上表面;
第二绝缘层,所述第二绝缘层设置于所述第一金属层表面,所述第二绝缘层部分区域设置第二凹槽,所述第二凹槽暴露出所述第一金属层;
焊接凸起,所述焊接凸起设置于所述第二凹槽内,所述焊接凸起通过所述第一金属层与所述焊盘电性连接。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述第一金属层为Al层或Cu层。
3.根据权利要求1所述的芯片封装结构,其特征在于,所述第一凹槽截面形状为圆形,在越靠近所述芯片上表面方向上,所述第一凹槽的截面面积逐渐增大。
4.根据权利要求1所述的芯片封装结构,其特征在于,所述第一绝缘层和所述第一金属层之间部分区域处还设置缓冲层,所述缓冲层设置于所述第二凹槽正下方。
5.根据权利要求4所述的芯片封装结构,其特征在于,所述缓冲层截面面积大于所述第二凹槽的截面面积。
6.根据权利要求4所述的芯片封装结构,其特征在于,所述缓冲层截面为圆形。
7.根据权利要求1所述的芯片封装结构,其特征在于,所述焊接凸起和所述第一金属层之间还设置第二金属层,所述第二金属层为Ni层、或Au层、或Pd层。
8.根据权利要求7所述的芯片封装结构,其特征在于,所述第二金属层厚度为1~2μm。
9.根据权利要求1所述的芯片封装结构,其特征在于,所述第一绝缘层和所述第二绝缘层材料为SiO2或Si3N4。
10.根据权利要求1所述的芯片封装结构,其特征在于,所述焊接凸起为锡球。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320288293.2U CN219350207U (zh) | 2023-02-22 | 2023-02-22 | 芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320288293.2U CN219350207U (zh) | 2023-02-22 | 2023-02-22 | 芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219350207U true CN219350207U (zh) | 2023-07-14 |
Family
ID=87102775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320288293.2U Active CN219350207U (zh) | 2023-02-22 | 2023-02-22 | 芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219350207U (zh) |
-
2023
- 2023-02-22 CN CN202320288293.2U patent/CN219350207U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7928590B2 (en) | Integrated circuit package with a heat dissipation device | |
US20090309216A1 (en) | Wafer level package and manufacturing method thereof | |
KR102545168B1 (ko) | 인터포저 및 이를 포함하는 반도체 패키지 | |
KR20160064965A (ko) | 반도체 디바이스 및 그 제조 방법 | |
TWI253695B (en) | Semiconductor package and fabrication method thereof | |
US20210305189A1 (en) | Semiconductor device | |
US11587897B2 (en) | Semiconductor device | |
US20090108446A1 (en) | Electrode structure for semiconductor chip | |
US20080042279A1 (en) | Mounting structure of semiconductor device having flux and under fill resin layer and method of mounting semiconductor device | |
CN113937068A (zh) | 半导体封装件 | |
KR20070048952A (ko) | 내부 접속 단자를 갖는 멀티 칩 패키지 | |
US10784297B2 (en) | Chip scale package structures | |
JP2010528472A (ja) | 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ | |
US20100032831A1 (en) | Bump structure foe semiconductor device | |
CN219350207U (zh) | 芯片封装结构 | |
JP2009505439A (ja) | 低い抵抗値およびインダクタンスを有する高電流半導体デバイスシステム | |
KR100915761B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20070166881A1 (en) | Package structure and method for manufacturing the same | |
CN116031217A (zh) | 芯片封装结构及其制作方法 | |
JP2007273547A (ja) | 半導体素子及び半導体装置 | |
US20120211257A1 (en) | Pyramid bump structure | |
US11482507B2 (en) | Semiconductor package having molding member and heat dissipation member | |
US20210066244A1 (en) | Semiconductor package | |
US9373526B2 (en) | Chip package and method for forming the same | |
US9978723B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |