CN108447837A - 一种半导体器件 - Google Patents

一种半导体器件 Download PDF

Info

Publication number
CN108447837A
CN108447837A CN201710084144.3A CN201710084144A CN108447837A CN 108447837 A CN108447837 A CN 108447837A CN 201710084144 A CN201710084144 A CN 201710084144A CN 108447837 A CN108447837 A CN 108447837A
Authority
CN
China
Prior art keywords
metal layer
hole
pad
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710084144.3A
Other languages
English (en)
Inventor
金立中
胡友存
费春潮
江博渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710084144.3A priority Critical patent/CN108447837A/zh
Publication of CN108447837A publication Critical patent/CN108447837A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Abstract

本发明提供一种半导体器件，包括底部金属层；位于所述底部金属层上方的第一顶部金属层，所述第一顶部金属层与所述底部金属层之间形成有第一顶部通孔，并通过所述第一顶部通孔电连接；位于所述第一顶部金属层上方的第二顶部金属层，所述第二顶部金属层与所述第一顶部金属层之间形成有若干第二顶部通孔，并通过所述第二顶部通孔电连接；位于所述第二顶部金属层上方的焊盘，所述焊盘与所述第二顶部金属层相连；其中，所述第二顶部通孔均匀分布，所述第一顶部通孔形成于所述焊盘垂直下方以外的区域。本发明提供的半导体器件能够有效均匀表面键合应力，并减少对内层互连金属的影响，以此降低剥离风险，从而降低键合制程对芯片封装的影响。

Description

一种半导体器件
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件。
背景技术
在集成电路的封装互连中，半导体器件(比如，芯片)和封装基板(比如，引线框架)的连接为电源和信号的分配提供了电路连接。电子封装常见的连接方法有引线键合(WireBonding，WB)、载带自动焊(TAPE Automated Bonding TAB)与倒装芯片(Flip chip，FC)。引线键合作为常用的封装工艺得到了广泛的应用，其中一个引线键合过程例如为：将金属线垂直插入焊接头内，引线前端在氢气火焰作用下形成熔融球，接着焊接头线将引线焊球压在芯片焊盘表面与金属线焊接。然后焊接头回缩并将金属线弯到引线尖端上，利用加热与施加方式让金属线与引线尖端完成焊接。当焊接头移开时，线夹随即关闭并利用强大的伸展应力切断金属线。
随着半导体制程工艺和微细加工技术的迅速发展，半导体器件的几何尺寸不断缩小，因此焊盘的尺寸也变得更小。在引线键合时，较小的焊盘区域导致了针对焊盘结构应力的增加，需要较大的竖直方向的应力才能保证焊球和焊盘具有较大的粘附力。在40/28nm打线产品，特别是在槽型焊盘打铜线的工艺中，铜比金的硬度更大，因此在封装过程中需要更大的功率和结合作用力(bond force)才能使金属铜与金属焊盘结合，因而焊盘相比金线、银线将承受更多的压力，其中表面金属层和氧化层不同材质结合的槽型焊盘更易碎裂，而通孔自上而下的连接也给内部金属层带来了更多的剥离风险。目前的半导体器件制备过程中通常用到低介电常数(低K)材料。低K材料一般呈现出低模量，其脆度也相应增加，因而开裂的风险更大。
因此，需要提出一种改进的半导体器件，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供一种半导体器件，包括：
底部金属层；
位于所述底部金属层上方的第一顶部金属层，所述第一顶部金属层与所述底部金属层之间形成有第一顶部通孔，并通过所述第一顶部通孔电连接；
位于所述第一顶部金属层上方的第二顶部金属层，所述第二顶部金属层与所述第一顶部金属层之间形成有若干第二顶部通孔，并通过所述第二顶部通孔电连接；
位于所述第二顶部金属层上方的焊盘，所述焊盘与所述第二顶部金属层相连；
其中，所述第二顶部通孔均匀分布，所述第一顶部通孔形成于所述焊盘垂直下方以外的区域。
示例性地，所述第二顶部通孔的密度大于10％。
示例性地，所述焊盘的边角为切角。
示例性地，所述焊盘的材料为Al。
示例性地，所述第一顶部金属层和所述第二顶部金属层为实心金属层。
示例性地，至少有部分所述第二顶部通孔形成于所述焊盘垂直下方的区域。
示例性地，所述第二顶部金属层上形成有钝化层，所述焊盘形成于所述钝化层的开口中。
示例性地，所述第一顶部金属层与所述底部金属层间填充有层间介电层，所述第一顶部通孔形成于所述层间介电层中。
本发明提供的半导体器件，遵循传统工艺流程，未作任何机台和材料变更，在未增加额外成本及时间的条件下，通过使第二顶部通孔均匀分布，并且在焊盘下方不设置第一顶部通孔，使第一顶部金属层、第二顶部通孔以及第二顶部金属层作为一个整体来承担键合应力，从而有效地均匀表面键合应力，并减少对内层互连金属的影响，以此降低剥离风险，从而有效解决键合制程对芯片封装的影响。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明一实施方式的半导体器件的结构示意图；
图2示出了本发明一实施方式的半导体器件中焊盘的俯视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
在目前的引线键合过程中，为了使铜线与铝焊盘相结合，在引线键合过程中往往会加大参数，这样对焊盘的作用力越来越大，增加了焊盘开裂的风险。并且在力的传导过程中，容易导致内部金属互连层承受不住而断裂，使得芯片失效。
针对上述问题，本发明提供一种半导体器件，包括：
底部金属层；
位于所述底部金属层上方的第一顶部金属层，所述第一顶部金属层与所述底部金属层之间形成有第一顶部通孔，并通过所述第一顶部通孔电连接；
位于所述第一顶部金属层上方的第二顶部金属层，所述第二顶部金属层与所述第一顶部金属层之间形成有若干第二顶部通孔，并通过所述第二顶部通孔电连接；
位于所述第二顶部金属层上方的焊盘，所述焊盘与所述第二顶部金属层相连；
其中，所述第二顶部通孔均匀分布，所述第一顶部通孔形成于所述焊盘垂直下方以外的区域。
所述第二顶部通孔的密度大于10％。
所述焊盘的边角为切角。
所述焊盘的材料为Al。
所述第一顶部金属层和所述第二顶部金属层为实心金属层。
至少有部分所述第二顶部通孔形成于所述焊盘垂直下方的区域。
所述第二顶部金属层上形成有钝化层，所述焊盘形成于所述钝化层的开口中。
所述第一顶部金属层与所述底部金属层间填充有层间介电层，所述第一顶部通孔形成于所述层间介电层中。
本发明提供的半导体器件，遵循传统工艺流程，未作任何机台和材料变更，在未增加额外成本及时间的条件下，通过使第二顶部通孔均匀分布，并且在焊盘下方不设置第一顶部通孔，使第一顶部金属层、第二顶部通孔以及第二顶部金属层作为一个整体来承担键合应力，从而有效地均匀表面键合应力，并减少对内层互连金属的影响，以此降低剥离风险，从而有效解决键合制程对芯片封装的影响。
为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[示例性实施例一]
下面将参照图1和图2对本发明一实施方式的半导体器件做详细描述。
如图1所示，所述半导体器件包括依次层叠的第一底部金属层101、第一底部通孔102、第二底部金属层103、第二底部通孔104、第三底部金属层105，第一顶部通孔106和层间介电层107、第一顶部金属层108、第二顶部通孔109以及第二顶部金属层110，所述第二顶部金属层110与焊盘111接触，所述焊盘111形成于钝化层112的开口中。
其中，所述半导体器件下方还包括基板(未示出)，所述基板为半导体基板，该基板上可以形成一个或多个有源器件，所述有源器件可以为晶体管、二极管以及其他所述的已知的有源器件，所述无源器件可以为电阻器、电容器和电感器以及其他已知的各种无源器件，所述基板与本发明的半导体器件相连接来构成集成电路，但是所述基板并不会对本发明的半导体器件带来关键影响，因此在此不再赘述。
所述基板上方为金属层和通孔交替组成的底部金属层，所述底部金属层用于提供基板中器件之间所需的电连接。所述金属层和通孔形成于介电层中，其形成可以选用多种常规的方法。具体地，基板上的有源或者无源器件上方形成有第一底部金属层101，第一底部金属层101上方形成有第一底部通孔102，用于电连接位于第一底部通孔102上方的第二底部金属层103。示例性地，在形成连接所述基板的第一底部金属层101之后，在所述第一底部金属层101上沉积介电层、蚀刻所述介电层以形成多个开口、沉积金属材料以填充开口、以及进行平坦化工艺，以平坦化沉积的金属材料，在平坦化之后即形成了第一底部通孔102。所述第一底部通孔102材料可以为任何传导材料，具体地，可以为金属材料，例如铜、铝等。在所述第二底部金属层103上方为第二底部通孔104，所述第二底部金属层103通过所述第二底部通孔104电连接其上方的第三底部金属层105，依次类推，可以根据需要设置额外的金属层和通孔，以形成底部金属层，从而提供半导体器件中器件之间所需的电连接。
所述第三底部金属层105与第一顶部金属层108之间通过第一顶部通孔106电连接，所述第一顶部通孔106形成于所述焊盘111垂直下方以外的区域，由层间介电层107整体发散由顶部的焊盘111向下传导的压力。示例性地，所述第一顶部通孔106的形成方法为：首先图案化所述第三底部金属层105与第一顶部金属层108之间的层间介电层，以在所述焊盘111垂直下方以外的区域的层间介电层中形成通孔，然后填充金属材料并平坦化，形成所述第一顶部通孔106。所述层间介电层的材料可以选用本领域常用的材料，包括硅氧化物，例如SiO2，SiON，或低K和超低K材料。
所述第一顶部金属层108上方形成有第二顶部金属层110，所述第一顶部金属层108与所述第二顶部金属层110通过若干第二顶部通孔109电连接，所述第二顶部通孔109均匀分布。较佳地，至少有部分所述第二顶部通孔109形成于焊盘111垂直下方的区域，使第一顶部金属层108、第二顶部通孔109以及第二顶部金属层110作为一个整体来承担由焊盘111向下传导的压力，并且由于第一顶部金属层108下方位于焊盘111垂直下方的区域不存在通孔，因而降低了下传的压力。该构造可以最大限度均匀表面键合压力，并减少对底部金属层的影响，以此降低剥离风险。其中，所述第一顶部金属层108和第二顶部金属层110分别为实心金属层(solid metal)，即在其中不设置金属线槽(metal slot)。较佳地，所述第二顶部通孔109的密度大于10％。
所述第一顶部金属层108与所述第二顶部金属层110可以选用常用的金属材料，例如铝、铜、金、钨、锡等金属或其合金，但是为了降低制作成本以及金属互连工艺，在该实施例中所述第一顶部金属层108与所述第二顶部金属层110选用金属材料铜，但并不局限于所述材料，该实施例仅仅是示例性的。本实施例中，所述第二顶部通孔109可以为钨插塞，但并不局限于所述类型，该实施例仅仅是示例性的，其还可以为铜通孔等。
所述第二顶部金属层110上形成有焊盘111。具体地，所述第二顶部金属层上形成有钝化层112，所述钝化层112的开口暴露所述焊盘111。较佳地，所述焊盘111的边角形状为切角，如图2所示。与通常的直角形边角相比，切角形边角能够减少焊盘自身应力，降低成坑(crater)概率。较佳地，所述焊盘的厚度为14.5knm。
在一个实施例中，所述钝化层112包括第一钝化层和第二钝化层。示例性地，在所述第二顶部金属层110上方形成有第一钝化层，所述第一钝化层中具有开口，所述开口中填充有金属层从而形成焊盘111，其中，所述钝化层可以为等离子增强氮化硅层PESIN层、等离子增强正硅酸乙酯PETEOS层、SiN层以及正硅酸乙酯TEOS层中的一种或多种的组合。只要所述钝化层结构致密、稳定、不易受到破坏、能够阻挡各种离子和水分子的侵蚀即可，并不局限于上述示例。所述焊盘的材料优选为Al。所述焊盘上方形成有第二钝化层，在所述第二钝化层中形成有开口，所述开口露出所述焊盘的上表面，其中，所述第二钝化层可以选用本领域常用材料，包括与第一钝化层相同或不同的材料。
本发明中所述半导体器件中，各层金属层之间的层间介电层可以采用低K材料，所述低K材料的介电常数典型的小于4的材料，作为优选，所述低K材料可以选用低模量或高模量的材料，一般的所述低模量材料为小于80Gpa的材料，所述高模量材料为大于80Gpa的材料。
本发明提供的半导体器件，遵循传统工艺流程，未作任何机台和材料变更，在未增加额外成本及时间的条件下，通过使第二顶部通孔均匀分布，并且在焊盘下方不设置第一顶部通孔，使第一顶部金属层、第二顶部通孔以及第二顶部金属层作为一个整体来承担键合应力，从而有效地均匀表面键合应力，并减少对内层互连金属的影响，以此降低剥离风险，从而有效解决键合制程对芯片封装的影响。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种半导体器件，其特征在于，包括：
底部金属层；
位于所述底部金属层上方的第一顶部金属层，所述第一顶部金属层与所述底部金属层之间形成有第一顶部通孔，并通过所述第一顶部通孔电连接；
位于所述第一顶部金属层上方的第二顶部金属层，所述第二顶部金属层与所述第一顶部金属层之间形成有若干第二顶部通孔，并通过所述第二顶部通孔电连接；
位于所述第二顶部金属层上方的焊盘，所述焊盘与所述第二顶部金属层相连；
其中，所述第二顶部通孔均匀分布，所述第一顶部通孔形成于所述焊盘垂直下方以外的区域。
2.根据权利要求1所述的半导体器件，其特征在于，所述第二顶部通孔的密度大于10％。
3.根据权利要求1所述的半导体器件，其特征在于，所述焊盘的边角为切角。
4.根据权利要求1所述的半导体器件，其特征在于，所述焊盘的材料为Al。
5.根据权利要求1所述的半导体器件，其特征在于，所述第一顶部金属层和所述第二顶部金属层为实心金属层。
6.根据权利要求1所述的半导体器件，其特征在于，至少有部分所述第二顶部通孔形成于所述焊盘垂直下方的区域。
7.根据权利要求1所述的半导体器件，其特征在于，所述第二顶部金属层上形成有钝化层，所述焊盘形成于所述钝化层的开口中。
8.根据权利要求1所述的半导体器件，其特征在于，所述第一顶部金属层与所述底部金属层间填充有层间介电层，所述第一顶部通孔形成于所述层间介电层中。
CN201710084144.3A 2017-02-16 2017-02-16 一种半导体器件 Pending CN108447837A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710084144.3A CN108447837A (zh) 2017-02-16 2017-02-16 一种半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710084144.3A CN108447837A (zh) 2017-02-16 2017-02-16 一种半导体器件

Publications (1)

Publication Number Publication Date
CN108447837A true CN108447837A (zh) 2018-08-24

Family

ID=63190632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710084144.3A Pending CN108447837A (zh) 2017-02-16 2017-02-16 一种半导体器件

Country Status (1)

Country Link
CN (1) CN108447837A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106084A (zh) * 2018-10-25 2020-05-05 株洲中车时代电气股份有限公司 用于引线键合的衬底金属层结构及功率半导体器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060065969A1 (en) * 2004-09-30 2006-03-30 Antol Joze E Reinforced bond pad for a semiconductor device
CN1779969A (zh) * 2004-11-17 2006-05-31 联华电子股份有限公司 焊垫设于有源电路上方焊接的集成电路结构
CN101097875A (zh) * 2006-06-30 2008-01-02 台湾积体电路制造股份有限公司 半导体装置及其形成方法
CN101102662A (zh) * 2006-07-04 2008-01-09 三星电子株式会社 用于电子元件的表面贴装结构
US20090079082A1 (en) * 2007-09-24 2009-03-26 Yong Liu Bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same
CN201319699Y (zh) * 2008-11-28 2009-09-30 深圳市实益达科技股份有限公司 用于球栅阵列结构集成电路表面贴装的印锡钢网
CN102136458A (zh) * 2011-02-24 2011-07-27 中颖电子股份有限公司 针对boac构架的改进结构
CN102655127A (zh) * 2011-03-01 2012-09-05 中芯国际集成电路制造(上海)有限公司 一种芯片保护结构以及形成方法
CN103763870A (zh) * 2014-01-02 2014-04-30 兰州空间技术物理研究所 用于减缓应力作用的焊盘图形设计方法
CN104952822A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060065969A1 (en) * 2004-09-30 2006-03-30 Antol Joze E Reinforced bond pad for a semiconductor device
CN1779969A (zh) * 2004-11-17 2006-05-31 联华电子股份有限公司 焊垫设于有源电路上方焊接的集成电路结构
CN101097875A (zh) * 2006-06-30 2008-01-02 台湾积体电路制造股份有限公司 半导体装置及其形成方法
CN101102662A (zh) * 2006-07-04 2008-01-09 三星电子株式会社 用于电子元件的表面贴装结构
US20090079082A1 (en) * 2007-09-24 2009-03-26 Yong Liu Bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same
CN201319699Y (zh) * 2008-11-28 2009-09-30 深圳市实益达科技股份有限公司 用于球栅阵列结构集成电路表面贴装的印锡钢网
CN102136458A (zh) * 2011-02-24 2011-07-27 中颖电子股份有限公司 针对boac构架的改进结构
CN102655127A (zh) * 2011-03-01 2012-09-05 中芯国际集成电路制造(上海)有限公司 一种芯片保护结构以及形成方法
CN103763870A (zh) * 2014-01-02 2014-04-30 兰州空间技术物理研究所 用于减缓应力作用的焊盘图形设计方法
CN104952822A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
程婕主编: "《现代工程教育丛书 电子产品制造工程实践技术》", 31 August 2015 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106084A (zh) * 2018-10-25 2020-05-05 株洲中车时代电气股份有限公司 用于引线键合的衬底金属层结构及功率半导体器件

Similar Documents

Publication Publication Date Title
US8053898B2 (en) Connection for off-chip electrostatic discharge protection
TWI449139B (zh) 積體電路結構
US10319608B2 (en) Package structure and method therof
US7323406B2 (en) Elevated bond-pad structure for high-density flip-clip packaging and a method of fabricating the structures
US7592710B2 (en) Bond pad structure for wire bonding
US20160190102A1 (en) Semiconductor device and method of manufacturing same
CN102456650B (zh) 半导体基板的导电结构以及其制造方法
CN101060088B (zh) 半导体封装结构及其制造方法
CN101770962B (zh) 改善半导体器件中的焊料凸块连接的结构和方法
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
US8361857B2 (en) Semiconductor device having a simplified stack and method for manufacturing thereof
US9972555B2 (en) Semiconductor device and method of manufacturing same
TW201947643A (zh) 半導體結構及半導體結構形成方法
CN107017175B (zh) 用于接合的多撞击工艺
US20210384122A1 (en) Integrated inductor with a stacked metal wire
US11189583B2 (en) Semiconductor structure and manufacturing method thereof
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
US6404061B1 (en) Semiconductor device and semiconductor chip
CN109559998A (zh) 用于mram装置的磁屏蔽封装结构及其制造方法
JP6846117B2 (ja) 半導体装置および半導体装置の製造方法
CN108447837A (zh) 一种半导体器件
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
CN105895614A (zh) 半导体装置及其制造方法
US10181450B2 (en) Method of manufacturing semiconductor device
US20080001289A1 (en) Stacked-type wafer level package, method of manufacturing the same, wafer-level stack package and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180824