JP4436989B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4436989B2 JP4436989B2 JP2001154442A JP2001154442A JP4436989B2 JP 4436989 B2 JP4436989 B2 JP 4436989B2 JP 2001154442 A JP2001154442 A JP 2001154442A JP 2001154442 A JP2001154442 A JP 2001154442A JP 4436989 B2 JP4436989 B2 JP 4436989B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- insulator
- insulating layer
- wiring line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年の半導体装置では、配線の高密度化や多層化が著しい。しかし、配線の高密度化や多層化にともなって、配線同士の相互作用による電気信号の遅延が生じることになる。その結果、半導体装置の動作速度のさらなる向上や消費電力の低減が難しいという問題が指摘されている。
【０００３】
この問題を解決するための１つの方法として、配線容量を低減する方法があり、従来から、配線間に空気領域を設けたエアーギャップ構造または空中配線構造が提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のエアーギャップ構造や空中配線構造では、以下の問題があり、さらなる改良が求められてきた。
【０００５】
たとえば、特開平１０−２２９１２１号公報に開示されているエアーギャップ構造を用いた従来の半導体装置について、模式的な断面図を図７に示す。この半導体装置では、上層絶縁膜１０１を形成する際に、下層絶縁膜１０２上に形成された配線１０３の角部に発生するオーバーハングが重なることによってエアーギャップ１０４が形成される。しかし、この方法では、形成されるエアーギャップ１０４の形状が配線間隔や絶縁膜の形成装置などによって大きく変化する。このため、この方法では、配線間の誘電率のばらつきが大きくなるという問題があった。
【０００６】
また、特開平９−１１６００４号公報に開示されている空中配線構造を用いた従来の半導体装置について、模式的な断面図を図８に示す。この半導体装置では、絶縁膜１１１と配線層１１２とポリイミド膜１１３とが積層されており、隣接する配線層１１２の間に配置されたポリイミド膜１１３によってエアーギャップ１１４が形成される。しかし、この方法では、ポリイミド膜１１３を配線層１１２に信頼性よく接着することが困難であるという問題があった。
【０００７】
また、特開平１１−１２６８２０号公報に開示されている空中配線構造を用いた従来の半導体装置の製造方法について、製造工程の断面図を図９に示す。この製造方法では、まず図９（ａ）に示すように、半導体基板１２１上に、プラグ１２２が形成された仮設絶縁膜１２３と、絶縁膜１２４と、配線層１２５とをこの順番で繰り返し積層する。配線層１２５は、仮設絶縁膜１２５ａと仮設絶縁膜１２５ａに埋め込まれた配線ライン１２５ｂとを含む。その後、図９（ｂ）に示すように、絶縁膜１２４と仮設絶縁膜１２３および１２５ａとを貫通する開口部１２６を形成する。最後に、図９（ｃ）に示すように、開口部１２６を介して、アッシングによって仮設絶縁膜１２３および仮設絶縁膜１２５ａを除去し、空中配線構造を形成する。しかし、この方法では、配線が多層になった場合に、直径が小さく深い開口部１２６を形成することが容易ではない。また、すべての仮設絶縁膜を除去できるような開口部１２６を形成するために、配線のレイアウトを特別に設計することが必要となることが多い。さらに、この方法で形成される構造では、隣接する配線層がプラグ１２２のみによって支えられるため、機械的強度が十分でなかった。
【０００８】
上記問題を解決するため、本発明は、配線容量が小さく製造が容易で信頼性が高い半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置の製造方法は、回路素子を含む半導体基板上に、配線ラインと前記配線ライン間を充填するように配置された第１の絶縁物とを備える配線層を形成する第１の工程と、前記絶縁物に到達する貫通孔と前記配線ラインに到達するビアホールとが形成された絶縁層を前記配線層上に形成する第２の工程と、少なくとも前記ビアホール上に溝が形成された第２の絶縁物を、前記絶縁層上および前記貫通孔内に形成する第３の工程と、前記ビアホールおよび前記溝に金属を充填することによって、上層の配線ラインを設けることにより、前記上層の配線ラインと前記第２の絶縁物とを備える上層の配線層を形成する第４の工程と、前記第２の絶縁物に到達する貫通孔を備える表面絶縁層を、前記上層の配線層上に形成する第５の工程と、前記貫通孔を介して前記第１および第２の絶縁物を除去する第６の工程とを備えることを特徴とする。上記半導体装置の製造方法によれば、配線容量が小さく製造が容易で信頼性が高い半導体装置を製造できる。
【００１３】
上記製造方法では、前記第５の工程の前に、前記第２、第３、および第４の工程をこの順序で複数回繰り返してもよい。上記構成によれば、多層の配線層を備える半導体装置を製造できる。
【００１４】
上記製造方法では、前記第１および第２の絶縁物が、アモルファスカーボン、ポリイミド、またはポリアリルエーテルであってもよい。上記構成によれば、第６の工程において第１および第２の絶縁物を容易に除去できる。
【００１５】
上記製造方法では、前記配線ラインが銅からなるものでもよい。
【００１６】
上記製造方法では、前記第５の工程ののちに、前記表面絶縁層上に金属パッドを形成する工程をさらに備え、前記表面絶縁層を形成する直前の前記第４の工程は、前記金属パッドの下方に位置する部分の全面に環状に閉じた配線ラインを形成する工程と前記閉じた配線ライン内に前記第２の絶縁物を充填する工程とを含み、前記第５の工程において、前記閉じた配線ライン内の上方に位置する前記表面絶縁層には貫通孔を形成しないものでもよい。
【００１７】
上記製造方法では、前記第５の工程ののちに、前記表面絶縁層上に金属パッドを形成する工程をさらに備え、前記表面絶縁層を形成する直前の前記第４の工程において、前記金属パッドの下方に位置する部分の全面に金属膜を形成してもよい。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１９】
（実施形態１）
実施形態１では、本発明の半導体装置について一例を説明する。実施形態１の半導体装置１０について、一部断面図を図１に示す。図１を参照して、半導体装置１０は、半導体基板１１と、半導体基板１１の上方に配置された複数の配線ライン層１２と、貫通孔１３ａが形成された絶縁層１３と、プラグ１４と、表面絶縁層１５とを含む。各層の厚さに特に限定はないが、配線ライン層１２の厚さは、たとえば０．１μｍ〜２．０μｍであり、絶縁層１３の厚さは、たとえば０．１μｍ〜２．０μｍであり、表面絶縁層１５の厚さは、たとえば０．１μｍ〜２．０μｍである。
【００２０】
半導体基板１１には、トランジスタや、抵抗、コンデンサなどの回路素子（図示せず）が形成されている。半導体基板１１には、一般的な半導体基板を用いることができ、たとえば、Ｓｉ基板やＧａＡｓ基板を用いることができる。
【００２１】
配線ライン層１２は、配線ライン１２ａを含む。配線ライン１２ａは、銅やアルミニウムからなる。配線ライン層１２の層数は、半導体装置によって異なるが、たとえば、２層〜１０層程度である。配線ライン１２ａ間には複数の空気層１６が存在し、これらの空気層１６は貫通孔１３ａによって接続されている。空気層１６は、以下の実施形態で説明するように、貫通孔１３ａを介して第１の絶縁物３１および第２の絶縁物３４（図３および４参照）を除去することによって形成される。
【００２２】
絶縁層１３は、隣接する２つの配線ライン層１２の層間に配置されている。絶縁層１３の一部には、隣接する２つの配線ライン層１２の配線ライン１２ａを層間で接続するためのプラグ１４が形成されている。絶縁層１３はアッシングによって除去されにくい材料を用いて形成でき、たとえば、ＳｉＮやＳｉＣからなる。プラグ１４は、たとえば、銅やアルミニウムからなり、一般的には配線ライン１２ａと同じ金属からなる。
【００２３】
表面絶縁層１５は、絶縁層のうち最上層に形成された絶縁層である。表面絶縁層１５は、絶縁層１３と同様の材料で形成できる。表面絶縁層１５の一部には、貫通孔１５ａが形成されている。
【００２４】
ハードマスク１７は、第１の絶縁物３１に対して高いエッチング選択比を有する材料からなり、たとえば、ＳｉＯ2、ＳｉＮ、またはＳｉＣからなる。
【００２５】
半導体装置１０では、１つの配線ライン層１２内において、配線ライン１２ａ間に空気層１６が形成されているため、配線容量を小さくできる。なお、半導体装置１０では、以下で説明する金属パッドの下方に位置する部分を除いて、配線ライン１２ａ間のすべての領域が空気層１６になっていることが好ましい。
【００２６】
また、半導体装置１０では、隣接する２つの配線ライン層１２が、絶縁層１３によって支持されている。したがって、図９に示した従来の半導体装置とは異なり、機械的強度が高い半導体装置が得られる。
【００２７】
また、半導体装置１０では、第１の絶縁物３１および第２の絶縁物３４（図３および図４参照）を除去するための貫通孔１３ａおよび１５ａを、絶縁層ごとに異なる場所に形成してもよいため、製造が容易である。
【００２８】
なお、半導体装置１０は、表面絶縁層１５上に形成された金属パッドをさらに備えてもよい。金属パッド１８を備える半導体装置１０ａおよび１０ｂについて、表面絶縁層１５付近の一部断面図を図２（ａ）および（ｂ）にそれぞれ示す。
【００２９】
金属パッド１８は、ワイヤボンディングを行うためのパッドであり、配線ライン１２ａに電気的に接続されている。半導体装置が金属パッド１８を備える場合には、半導体装置１０ａおよび１０ｂに示すように、表面絶縁層１５に隣接する絶縁層１３と表面絶縁層１５との間であって、金属パッド１８の下方に位置する部分が、絶縁物および配線ライン１２ａ（必要に応じてさらにハードマスク）から選ばれる少なくとも１つで充填されていることが好ましい。たとえば、半導体装置１０ａでは、金属パッド１８の下方に位置する部分の全面に配線ライン１２ａが形成されている。この部分の配線ライン１２ａは、連続する金属膜の状態になっており、金属パッド１８以上の面積を有する。また、半導体装置１０ｂでは、金属パッド１８の下方に位置する部分に、環状に閉じた配線ライン６１（図６（ｄ）参照）が形成され、この閉じた配線ライン１２ａ内には絶縁物２１が充填されている。閉じた配線ライン１２ａ内に充填される絶縁物２１は、以下の実施形態で説明する第２の絶縁物３４と同様の材料で形成でき、具体的には、たとえば、アモルファスカーボン、ポリイミド、またはポリアリルエーテルで形成できる。
【００３０】
半導体装置１０ａまたは１０ｂによれば、ワイヤボンディングの際に配線ライン層にダメージが生じることを防止できるため、信頼性が特に高い半導体装置が得られる。
【００３１】
なお、本発明の半導体装置では、他の配線ライン１２ａと接続されていない擬似的な配線ラインを形成して機械的強度を高めてもよい。
【００３２】
（実施形態２）
実施形態２では、本発明の半導体装置の製造方法について一例を説明する。なお、実施形態１で説明した部分と同様の部分については、同一の符号を付して重複する説明を省略する。
【００３３】
実施形態２の製造方法について、製造工程の一部断面図を図３に示す。この製造方法では、まず、図３（ａ）に示すように、回路素子（図示せず）を含む半導体基板１１上に、配線ライン１２ａと、配線ライン１２ａ間を充填するように配置された第１の絶縁物３１とを備える配線層３２を形成する（第１の工程）。第１の絶縁物３１は、のちの工程で除去が可能な材料からなり、たとえば、酸素プラズマアッシングで除去が可能な、有機物または炭素系材料を用いることができる。具体的には、アモルファスカーボン、ポリイミド、またはポリアリルエーテルを用いることができる。第１の絶縁物３１がアモルファスカーボンからなる場合にはＣＶＤ法などによって形成でき、ポリイミドまたはポリアリルエーテルからなる場合には前駆体溶液の塗布と熱硬化とによって形成できる。配線層３２の形成方法を図５に示す。
【００３４】
配線層３２の形成では、まず、図５（ａ）に示すように、半導体基板１１上に第１の絶縁物３１からなる層を形成し、第１の絶縁物３１上にハードマスク１７を形成する。ハードマスク１７は、第１の絶縁物３１に対して高いエッチング選択比を有する材料からなり、たとえば、ＳｉＯ2、ＳｉＮ、またはＳｉＣからなる。次に、図５（ｂ）に示すように、ハードマスク１７を用いて第１の絶縁物３１の一部をエッチングする。次に、図５（ｃ）に示すように、金属層５１を形成する。次に、図５（ｄ）に示すように、ハードマスク１７上の金属層５１を除去して配線ライン１２ａを形成することによって配線層３２が形成される。金属層５１の除去は、たとえば、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ。以下、ＣＭＰという場合がある）によって行うことができる。
【００３５】
このようにして配線層３２を形成したのち、図３（ｂ）に示すように、第１の絶縁物３１に到達する貫通孔１３ａと配線ライン１２ａに到達するビアホール１３ｂとが形成された絶縁層１３を、配線層３２上に形成する（第２の工程）。絶縁層１３は、たとえば、のちの工程で第１の絶縁物３１および第２の絶縁物３４を除去する際にエッチングされにくい材料からなる。具体的には、たとえば、ＳｉＮ、ＳｉＯ2またはＳｉＣからなる。絶縁層１３は、たとえばＣＶＤ法で形成できる。ビアホール１３ｂは、のちの工程でプラグ１４が形成される位置に形成される。貫通孔１３ａは、のちの工程で上層の配線ライン１２ａが形成される部分、すなわち溝３４ａが形成される部分には形成しない。貫通孔１３ａおよびビアホール１３ｂは、リソグラフィーおよびエッチングによって形成できる。
【００３６】
次に、図３（ｃ）に示すように、少なくともビアホール１３ｂ上に溝３４ａが形成された、第２の絶縁物３４からなる仮設絶縁層３３を絶縁層１３上および貫通孔１３ａ内に形成する（第３の工程）。第２の絶縁物３４には、第１の絶縁物３１で説明した材料を用いることができる。溝３４ａは、ハードマスク１７を用いたエッチングによって形成できる。
【００３７】
次に、図３（ｄ）に示すように、ビアホール１３ｂおよび溝３４ａに金属を充填することによって、上層の配線ライン１２ａと上層の配線ライン１２ａおよびプラグ１４の間を充填するように配置された第２の絶縁物３４とを備える上層の配線層３５、および、下層の配線ライン１２ａと下層の配線ライン１２ａとを層間で接続するプラグ１４を形成する（第４の工程）。上層の配線ライン１２ａおよびビアプラグ１４はデュアルダマシン法で形成でき、具体的には図５（ｃ）および（ｄ）と同様の工程で形成できる。
【００３８】
次に、上記第２、第３、および第４の工程を複数回繰り返すことによって、図４（ｅ）に示すように複数の配線層３５を形成する。そして、図４（ｅ）に示すように、第２の絶縁物３４に到達する貫通孔１５ａを備える表面絶縁層１５を形成する（第５の工程）。表面絶縁層１５は、第１の絶縁物３１および第２の絶縁物３４を除去する際にエッチングされにくい材料からなり、絶縁層１３と同様の材料で形成できる。
【００３９】
最後に、図４（ｆ）に示すように、貫通孔１３ａおよび１５ａを介して第１の絶縁物３１および第２の絶縁物３４を除去する（第６の工程）。第１の絶縁物３１および第２の絶縁物３４が有機物または炭素系材料からなる場合には、酸素プラズマアッシングによって両者を除去できる。第１の絶縁物３１および第２の絶縁物３４が除去された部分は空気層１６となる。このようにして、実施形態１で説明した半導体装置１０を製造できる。
【００４０】
なお、図２に示した半導体装置１０ａを製造する場合には、金属パッド１８に隣接する配線ライン層１２、すなわち最上層の配線ライン層１２において、金属パッド１８の下方の位置の全面に配線ライン１２ａを形成すればよい。また、図２に示した半導体装置１０ｂを製造する場合には、図６に示すように製造できる。
【００４１】
図６（ａ）〜（ｄ）は工程断面図であり、図６（ｅ）〜（ｈ）はそれに対応する上面図である。まず、図６（ａ）および（ｄ）に示すように、絶縁層１３上に、ダマシン法によって配線層３５を形成する。具体的には、環状の配線ライン６１を含む配線ライン１２ａを形成し、環状に閉じた配線ライン６１の内部および配線ライン１２ａ間を、第２の絶縁物３４で充填する。次に、図６（ｂ）および（ｅ）に示すように、配線層３５上に、貫通孔１５ａが形成された表面絶縁層１５を形成する。このとき、閉じた配線ライン６１内の上方には、貫通孔１５ａを形成しない。次に、図６（ｃ）および（ｆ）に示すように、配線ライン１２ａに電気的に接続された金属パッド１８を形成する。最後に、図６（ｄ）および（ｇ）に示すように、第１の絶縁物３１および第２の絶縁物３４を除去することによって半導体装置１０ｂが完成する。このとき、閉じた配線ライン６１の上方には貫通孔１５ａが形成されていないため、閉じた配線ライン６１内の第２の絶縁物３４は除去されずに残る。
【００４２】
上記実施形態２の製造方法によれば、実施形態１で説明した半導体装置１０を容易に製造できる。この製造方法では、貫通孔を形成する位置についての制限が少ないため設計が容易である。また、図９に示した方法とは異なり、深い開口部を形成する必要がないため、製造が容易である。さらに、上記製造方法では、デュアルダマシン工程を用いることができるため、多層配線を備える半導体装置を従来の製造方法よりも容易に形成できる。
【００４３】
以上、本発明の実施の形態について例を挙げて説明したが、本発明は、上記実施の形態に限定されず本発明の技術的思想に基づき他の実施形態に適用することができる。
【００４４】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、配線容量が小さく製造が容易で信頼性が高い半導体装置が得られる。
【図面の簡単な説明】
【図１】 本発明の半導体装置について一例を示す一部断面図である。
【図２】 本発明の半導体装置について（ａ）他の一例および（ｂ）その他の一例を示す一部断面図である。
【図３】 本発明の半導体装置の製造方法について一例を示す工程図である。
【図４】 図３の続きを示す工程図である。
【図５】 本発明の半導体装置の製造方法について一部の工程を示す工程図である。
【図６】 本発明の半導体装置の製造方法について一部の工程を示す工程図である。
【図７】 従来の半導体装置について一例を示す断面図である。
【図８】 従来の半導体装置について他の一例を示す断面図である。
【図９】 従来の半導体装置の製造方法について一例を示す工程図である。
【符号の説明】
１０、１０ａ、１０ｂ 半導体装置
１１ 半導体基板
１２ 配線ライン層
１２ａ 配線ライン
１３ 絶縁層
１３ａ、１５ａ 貫通孔
１４ プラグ
１５ 表面絶縁層
１６ 空気層
１７ ハードマスク
１８ 金属パッド
２１ 絶縁物
３１ 第１の絶縁物
３２ 配線層
３３ 仮設絶縁層
３４ 第２の絶縁層
３５ 上層の配線層
５１ 金属層
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年の半導体装置では、配線の高密度化や多層化が著しい。しかし、配線の高密度化や多層化にともなって、配線同士の相互作用による電気信号の遅延が生じることになる。その結果、半導体装置の動作速度のさらなる向上や消費電力の低減が難しいという問題が指摘されている。
【０００３】
この問題を解決するための１つの方法として、配線容量を低減する方法があり、従来から、配線間に空気領域を設けたエアーギャップ構造または空中配線構造が提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のエアーギャップ構造や空中配線構造では、以下の問題があり、さらなる改良が求められてきた。
【０００５】
たとえば、特開平１０−２２９１２１号公報に開示されているエアーギャップ構造を用いた従来の半導体装置について、模式的な断面図を図７に示す。この半導体装置では、上層絶縁膜１０１を形成する際に、下層絶縁膜１０２上に形成された配線１０３の角部に発生するオーバーハングが重なることによってエアーギャップ１０４が形成される。しかし、この方法では、形成されるエアーギャップ１０４の形状が配線間隔や絶縁膜の形成装置などによって大きく変化する。このため、この方法では、配線間の誘電率のばらつきが大きくなるという問題があった。
【０００６】
また、特開平９−１１６００４号公報に開示されている空中配線構造を用いた従来の半導体装置について、模式的な断面図を図８に示す。この半導体装置では、絶縁膜１１１と配線層１１２とポリイミド膜１１３とが積層されており、隣接する配線層１１２の間に配置されたポリイミド膜１１３によってエアーギャップ１１４が形成される。しかし、この方法では、ポリイミド膜１１３を配線層１１２に信頼性よく接着することが困難であるという問題があった。
【０００７】
また、特開平１１−１２６８２０号公報に開示されている空中配線構造を用いた従来の半導体装置の製造方法について、製造工程の断面図を図９に示す。この製造方法では、まず図９（ａ）に示すように、半導体基板１２１上に、プラグ１２２が形成された仮設絶縁膜１２３と、絶縁膜１２４と、配線層１２５とをこの順番で繰り返し積層する。配線層１２５は、仮設絶縁膜１２５ａと仮設絶縁膜１２５ａに埋め込まれた配線ライン１２５ｂとを含む。その後、図９（ｂ）に示すように、絶縁膜１２４と仮設絶縁膜１２３および１２５ａとを貫通する開口部１２６を形成する。最後に、図９（ｃ）に示すように、開口部１２６を介して、アッシングによって仮設絶縁膜１２３および仮設絶縁膜１２５ａを除去し、空中配線構造を形成する。しかし、この方法では、配線が多層になった場合に、直径が小さく深い開口部１２６を形成することが容易ではない。また、すべての仮設絶縁膜を除去できるような開口部１２６を形成するために、配線のレイアウトを特別に設計することが必要となることが多い。さらに、この方法で形成される構造では、隣接する配線層がプラグ１２２のみによって支えられるため、機械的強度が十分でなかった。
【０００８】
上記問題を解決するため、本発明は、配線容量が小さく製造が容易で信頼性が高い半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置の製造方法は、回路素子を含む半導体基板上に、配線ラインと前記配線ライン間を充填するように配置された第１の絶縁物とを備える配線層を形成する第１の工程と、前記絶縁物に到達する貫通孔と前記配線ラインに到達するビアホールとが形成された絶縁層を前記配線層上に形成する第２の工程と、少なくとも前記ビアホール上に溝が形成された第２の絶縁物を、前記絶縁層上および前記貫通孔内に形成する第３の工程と、前記ビアホールおよび前記溝に金属を充填することによって、上層の配線ラインを設けることにより、前記上層の配線ラインと前記第２の絶縁物とを備える上層の配線層を形成する第４の工程と、前記第２の絶縁物に到達する貫通孔を備える表面絶縁層を、前記上層の配線層上に形成する第５の工程と、前記貫通孔を介して前記第１および第２の絶縁物を除去する第６の工程とを備えることを特徴とする。上記半導体装置の製造方法によれば、配線容量が小さく製造が容易で信頼性が高い半導体装置を製造できる。
【００１３】
上記製造方法では、前記第５の工程の前に、前記第２、第３、および第４の工程をこの順序で複数回繰り返してもよい。上記構成によれば、多層の配線層を備える半導体装置を製造できる。
【００１４】
上記製造方法では、前記第１および第２の絶縁物が、アモルファスカーボン、ポリイミド、またはポリアリルエーテルであってもよい。上記構成によれば、第６の工程において第１および第２の絶縁物を容易に除去できる。
【００１５】
上記製造方法では、前記配線ラインが銅からなるものでもよい。
【００１６】
上記製造方法では、前記第５の工程ののちに、前記表面絶縁層上に金属パッドを形成する工程をさらに備え、前記表面絶縁層を形成する直前の前記第４の工程は、前記金属パッドの下方に位置する部分の全面に環状に閉じた配線ラインを形成する工程と前記閉じた配線ライン内に前記第２の絶縁物を充填する工程とを含み、前記第５の工程において、前記閉じた配線ライン内の上方に位置する前記表面絶縁層には貫通孔を形成しないものでもよい。
【００１７】
上記製造方法では、前記第５の工程ののちに、前記表面絶縁層上に金属パッドを形成する工程をさらに備え、前記表面絶縁層を形成する直前の前記第４の工程において、前記金属パッドの下方に位置する部分の全面に金属膜を形成してもよい。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１９】
（実施形態１）
実施形態１では、本発明の半導体装置について一例を説明する。実施形態１の半導体装置１０について、一部断面図を図１に示す。図１を参照して、半導体装置１０は、半導体基板１１と、半導体基板１１の上方に配置された複数の配線ライン層１２と、貫通孔１３ａが形成された絶縁層１３と、プラグ１４と、表面絶縁層１５とを含む。各層の厚さに特に限定はないが、配線ライン層１２の厚さは、たとえば０．１μｍ〜２．０μｍであり、絶縁層１３の厚さは、たとえば０．１μｍ〜２．０μｍであり、表面絶縁層１５の厚さは、たとえば０．１μｍ〜２．０μｍである。
【００２０】
半導体基板１１には、トランジスタや、抵抗、コンデンサなどの回路素子（図示せず）が形成されている。半導体基板１１には、一般的な半導体基板を用いることができ、たとえば、Ｓｉ基板やＧａＡｓ基板を用いることができる。
【００２１】
配線ライン層１２は、配線ライン１２ａを含む。配線ライン１２ａは、銅やアルミニウムからなる。配線ライン層１２の層数は、半導体装置によって異なるが、たとえば、２層〜１０層程度である。配線ライン１２ａ間には複数の空気層１６が存在し、これらの空気層１６は貫通孔１３ａによって接続されている。空気層１６は、以下の実施形態で説明するように、貫通孔１３ａを介して第１の絶縁物３１および第２の絶縁物３４（図３および４参照）を除去することによって形成される。
【００２２】
絶縁層１３は、隣接する２つの配線ライン層１２の層間に配置されている。絶縁層１３の一部には、隣接する２つの配線ライン層１２の配線ライン１２ａを層間で接続するためのプラグ１４が形成されている。絶縁層１３はアッシングによって除去されにくい材料を用いて形成でき、たとえば、ＳｉＮやＳｉＣからなる。プラグ１４は、たとえば、銅やアルミニウムからなり、一般的には配線ライン１２ａと同じ金属からなる。
【００２３】
表面絶縁層１５は、絶縁層のうち最上層に形成された絶縁層である。表面絶縁層１５は、絶縁層１３と同様の材料で形成できる。表面絶縁層１５の一部には、貫通孔１５ａが形成されている。
【００２４】
ハードマスク１７は、第１の絶縁物３１に対して高いエッチング選択比を有する材料からなり、たとえば、ＳｉＯ2、ＳｉＮ、またはＳｉＣからなる。
【００２５】
半導体装置１０では、１つの配線ライン層１２内において、配線ライン１２ａ間に空気層１６が形成されているため、配線容量を小さくできる。なお、半導体装置１０では、以下で説明する金属パッドの下方に位置する部分を除いて、配線ライン１２ａ間のすべての領域が空気層１６になっていることが好ましい。
【００２６】
また、半導体装置１０では、隣接する２つの配線ライン層１２が、絶縁層１３によって支持されている。したがって、図９に示した従来の半導体装置とは異なり、機械的強度が高い半導体装置が得られる。
【００２７】
また、半導体装置１０では、第１の絶縁物３１および第２の絶縁物３４（図３および図４参照）を除去するための貫通孔１３ａおよび１５ａを、絶縁層ごとに異なる場所に形成してもよいため、製造が容易である。
【００２８】
なお、半導体装置１０は、表面絶縁層１５上に形成された金属パッドをさらに備えてもよい。金属パッド１８を備える半導体装置１０ａおよび１０ｂについて、表面絶縁層１５付近の一部断面図を図２（ａ）および（ｂ）にそれぞれ示す。
【００２９】
金属パッド１８は、ワイヤボンディングを行うためのパッドであり、配線ライン１２ａに電気的に接続されている。半導体装置が金属パッド１８を備える場合には、半導体装置１０ａおよび１０ｂに示すように、表面絶縁層１５に隣接する絶縁層１３と表面絶縁層１５との間であって、金属パッド１８の下方に位置する部分が、絶縁物および配線ライン１２ａ（必要に応じてさらにハードマスク）から選ばれる少なくとも１つで充填されていることが好ましい。たとえば、半導体装置１０ａでは、金属パッド１８の下方に位置する部分の全面に配線ライン１２ａが形成されている。この部分の配線ライン１２ａは、連続する金属膜の状態になっており、金属パッド１８以上の面積を有する。また、半導体装置１０ｂでは、金属パッド１８の下方に位置する部分に、環状に閉じた配線ライン６１（図６（ｄ）参照）が形成され、この閉じた配線ライン１２ａ内には絶縁物２１が充填されている。閉じた配線ライン１２ａ内に充填される絶縁物２１は、以下の実施形態で説明する第２の絶縁物３４と同様の材料で形成でき、具体的には、たとえば、アモルファスカーボン、ポリイミド、またはポリアリルエーテルで形成できる。
【００３０】
半導体装置１０ａまたは１０ｂによれば、ワイヤボンディングの際に配線ライン層にダメージが生じることを防止できるため、信頼性が特に高い半導体装置が得られる。
【００３１】
なお、本発明の半導体装置では、他の配線ライン１２ａと接続されていない擬似的な配線ラインを形成して機械的強度を高めてもよい。
【００３２】
（実施形態２）
実施形態２では、本発明の半導体装置の製造方法について一例を説明する。なお、実施形態１で説明した部分と同様の部分については、同一の符号を付して重複する説明を省略する。
【００３３】
実施形態２の製造方法について、製造工程の一部断面図を図３に示す。この製造方法では、まず、図３（ａ）に示すように、回路素子（図示せず）を含む半導体基板１１上に、配線ライン１２ａと、配線ライン１２ａ間を充填するように配置された第１の絶縁物３１とを備える配線層３２を形成する（第１の工程）。第１の絶縁物３１は、のちの工程で除去が可能な材料からなり、たとえば、酸素プラズマアッシングで除去が可能な、有機物または炭素系材料を用いることができる。具体的には、アモルファスカーボン、ポリイミド、またはポリアリルエーテルを用いることができる。第１の絶縁物３１がアモルファスカーボンからなる場合にはＣＶＤ法などによって形成でき、ポリイミドまたはポリアリルエーテルからなる場合には前駆体溶液の塗布と熱硬化とによって形成できる。配線層３２の形成方法を図５に示す。
【００３４】
配線層３２の形成では、まず、図５（ａ）に示すように、半導体基板１１上に第１の絶縁物３１からなる層を形成し、第１の絶縁物３１上にハードマスク１７を形成する。ハードマスク１７は、第１の絶縁物３１に対して高いエッチング選択比を有する材料からなり、たとえば、ＳｉＯ2、ＳｉＮ、またはＳｉＣからなる。次に、図５（ｂ）に示すように、ハードマスク１７を用いて第１の絶縁物３１の一部をエッチングする。次に、図５（ｃ）に示すように、金属層５１を形成する。次に、図５（ｄ）に示すように、ハードマスク１７上の金属層５１を除去して配線ライン１２ａを形成することによって配線層３２が形成される。金属層５１の除去は、たとえば、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ。以下、ＣＭＰという場合がある）によって行うことができる。
【００３５】
このようにして配線層３２を形成したのち、図３（ｂ）に示すように、第１の絶縁物３１に到達する貫通孔１３ａと配線ライン１２ａに到達するビアホール１３ｂとが形成された絶縁層１３を、配線層３２上に形成する（第２の工程）。絶縁層１３は、たとえば、のちの工程で第１の絶縁物３１および第２の絶縁物３４を除去する際にエッチングされにくい材料からなる。具体的には、たとえば、ＳｉＮ、ＳｉＯ2またはＳｉＣからなる。絶縁層１３は、たとえばＣＶＤ法で形成できる。ビアホール１３ｂは、のちの工程でプラグ１４が形成される位置に形成される。貫通孔１３ａは、のちの工程で上層の配線ライン１２ａが形成される部分、すなわち溝３４ａが形成される部分には形成しない。貫通孔１３ａおよびビアホール１３ｂは、リソグラフィーおよびエッチングによって形成できる。
【００３６】
次に、図３（ｃ）に示すように、少なくともビアホール１３ｂ上に溝３４ａが形成された、第２の絶縁物３４からなる仮設絶縁層３３を絶縁層１３上および貫通孔１３ａ内に形成する（第３の工程）。第２の絶縁物３４には、第１の絶縁物３１で説明した材料を用いることができる。溝３４ａは、ハードマスク１７を用いたエッチングによって形成できる。
【００３７】
次に、図３（ｄ）に示すように、ビアホール１３ｂおよび溝３４ａに金属を充填することによって、上層の配線ライン１２ａと上層の配線ライン１２ａおよびプラグ１４の間を充填するように配置された第２の絶縁物３４とを備える上層の配線層３５、および、下層の配線ライン１２ａと下層の配線ライン１２ａとを層間で接続するプラグ１４を形成する（第４の工程）。上層の配線ライン１２ａおよびビアプラグ１４はデュアルダマシン法で形成でき、具体的には図５（ｃ）および（ｄ）と同様の工程で形成できる。
【００３８】
次に、上記第２、第３、および第４の工程を複数回繰り返すことによって、図４（ｅ）に示すように複数の配線層３５を形成する。そして、図４（ｅ）に示すように、第２の絶縁物３４に到達する貫通孔１５ａを備える表面絶縁層１５を形成する（第５の工程）。表面絶縁層１５は、第１の絶縁物３１および第２の絶縁物３４を除去する際にエッチングされにくい材料からなり、絶縁層１３と同様の材料で形成できる。
【００３９】
最後に、図４（ｆ）に示すように、貫通孔１３ａおよび１５ａを介して第１の絶縁物３１および第２の絶縁物３４を除去する（第６の工程）。第１の絶縁物３１および第２の絶縁物３４が有機物または炭素系材料からなる場合には、酸素プラズマアッシングによって両者を除去できる。第１の絶縁物３１および第２の絶縁物３４が除去された部分は空気層１６となる。このようにして、実施形態１で説明した半導体装置１０を製造できる。
【００４０】
なお、図２に示した半導体装置１０ａを製造する場合には、金属パッド１８に隣接する配線ライン層１２、すなわち最上層の配線ライン層１２において、金属パッド１８の下方の位置の全面に配線ライン１２ａを形成すればよい。また、図２に示した半導体装置１０ｂを製造する場合には、図６に示すように製造できる。
【００４１】
図６（ａ）〜（ｄ）は工程断面図であり、図６（ｅ）〜（ｈ）はそれに対応する上面図である。まず、図６（ａ）および（ｄ）に示すように、絶縁層１３上に、ダマシン法によって配線層３５を形成する。具体的には、環状の配線ライン６１を含む配線ライン１２ａを形成し、環状に閉じた配線ライン６１の内部および配線ライン１２ａ間を、第２の絶縁物３４で充填する。次に、図６（ｂ）および（ｅ）に示すように、配線層３５上に、貫通孔１５ａが形成された表面絶縁層１５を形成する。このとき、閉じた配線ライン６１内の上方には、貫通孔１５ａを形成しない。次に、図６（ｃ）および（ｆ）に示すように、配線ライン１２ａに電気的に接続された金属パッド１８を形成する。最後に、図６（ｄ）および（ｇ）に示すように、第１の絶縁物３１および第２の絶縁物３４を除去することによって半導体装置１０ｂが完成する。このとき、閉じた配線ライン６１の上方には貫通孔１５ａが形成されていないため、閉じた配線ライン６１内の第２の絶縁物３４は除去されずに残る。
【００４２】
上記実施形態２の製造方法によれば、実施形態１で説明した半導体装置１０を容易に製造できる。この製造方法では、貫通孔を形成する位置についての制限が少ないため設計が容易である。また、図９に示した方法とは異なり、深い開口部を形成する必要がないため、製造が容易である。さらに、上記製造方法では、デュアルダマシン工程を用いることができるため、多層配線を備える半導体装置を従来の製造方法よりも容易に形成できる。
【００４３】
以上、本発明の実施の形態について例を挙げて説明したが、本発明は、上記実施の形態に限定されず本発明の技術的思想に基づき他の実施形態に適用することができる。
【００４４】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、配線容量が小さく製造が容易で信頼性が高い半導体装置が得られる。
【図面の簡単な説明】
【図１】 本発明の半導体装置について一例を示す一部断面図である。
【図２】 本発明の半導体装置について（ａ）他の一例および（ｂ）その他の一例を示す一部断面図である。
【図３】 本発明の半導体装置の製造方法について一例を示す工程図である。
【図４】 図３の続きを示す工程図である。
【図５】 本発明の半導体装置の製造方法について一部の工程を示す工程図である。
【図６】 本発明の半導体装置の製造方法について一部の工程を示す工程図である。
【図７】 従来の半導体装置について一例を示す断面図である。
【図８】 従来の半導体装置について他の一例を示す断面図である。
【図９】 従来の半導体装置の製造方法について一例を示す工程図である。
【符号の説明】
１０、１０ａ、１０ｂ 半導体装置
１１ 半導体基板
１２ 配線ライン層
１２ａ 配線ライン
１３ 絶縁層
１３ａ、１５ａ 貫通孔
１４ プラグ
１５ 表面絶縁層
１６ 空気層
１７ ハードマスク
１８ 金属パッド
２１ 絶縁物
３１ 第１の絶縁物
３２ 配線層
３３ 仮設絶縁層
３４ 第２の絶縁層
３５ 上層の配線層
５１ 金属層
Claims (6)
- 回路素子を含む半導体基板上に、配線ラインと前記配線ライン間を充填するように配置された第１の絶縁物とを備える配線層を形成する第１の工程と、
前記絶縁物に到達する貫通孔と前記配線ラインに到達するビアホールとが形成された絶縁層を前記配線層上に形成する第２の工程と、
少なくとも前記ビアホール上に溝が形成された第２の絶縁物を、前記絶縁層上および前記貫通孔内に形成する第３の工程と、
前記ビアホールおよび前記溝に金属を充填することによって、上層の配線ラインを設けることにより、前記上層の配線ラインと前記第２の絶縁物とを備える上層の配線層を形成する第４の工程と、
前記第２の絶縁物に到達する貫通孔を備える表面絶縁層を、前記上層の配線層上に形成する第５の工程と、
前記貫通孔を介して前記第１および第２の絶縁物を除去する第６の工程とを備える半導体装置の製造方法。 - 前記第５の工程の前に、前記第２、第３、および第４の工程をこの順序で複数回繰り返す請求項１に記載の半導体装置の製造方法。
- 前記第１および第２の絶縁物が、アモルファスカーボン、ポリイミド、またはポリアリルエーテルである請求項１または２に記載の半導体装置の製造方法。
- 前記配線ラインが銅からなる請求項１ないし３のいずれかに記載の半導体装置の製造方法。
- 前記第５の工程ののちに、前記表面絶縁層上に金属パッドを形成する工程をさらに備え、
前記表面絶縁層を形成する直前の前記第４の工程は、前記金属パッドの下方に位置する部分の全面に環状に閉じた配線ラインを形成する工程と前記閉じた配線ライン内に前記第２の絶縁物を充填する工程とを含み、
前記第５の工程において、前記閉じた配線ライン内の上方に位置する前記表面絶縁層には貫通孔を形成しない請求項１ないし４のいずれかに記載の半導体装置の製造方法。 - 前記第５の工程ののちに、前記表面絶縁層上に金属パッドを形成する工程をさらに備え、
前記表面絶縁層を形成する直前の前記第４の工程において、前記金属パッドの下方に位置する部分の全面に金属膜を形成する請求項１ないし４のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001154442A JP4436989B2 (ja) | 2001-05-23 | 2001-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001154442A JP4436989B2 (ja) | 2001-05-23 | 2001-05-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353303A JP2002353303A (ja) | 2002-12-06 |
| JP4436989B2 true JP4436989B2 (ja) | 2010-03-24 |
Family
ID=18998783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001154442A Expired - Fee Related JP4436989B2 (ja) | 2001-05-23 | 2001-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4436989B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019508A (ja) * | 2005-07-08 | 2007-01-25 | Stmicroelectronics (Crolles 2) Sas | 相互接続配線内における複数のエアギャップの横方向分布の制御 |
| US7534696B2 (en) * | 2006-05-08 | 2009-05-19 | International Business Machines Corporation | Multilayer interconnect structure containing air gaps and method for making |
| JP4334589B2 (ja) | 2006-12-06 | 2009-09-30 | 株式会社東芝 | 半導体装置、およびその製造方法 |
| JP2009194286A (ja) * | 2008-02-18 | 2009-08-27 | Panasonic Corp | 半導体装置及びその製造方法 |
| WO2015079648A1 (ja) * | 2013-11-29 | 2015-06-04 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| DE112017004206T5 (de) | 2016-08-25 | 2019-05-29 | Sony Semiconductor Solutions Corporation | Halbleitervorrichtung, bildaufnahmevorrichtung und verfahren zum herstellen einer halbleitervorrichtung |
| US11271027B2 (en) | 2018-01-05 | 2022-03-08 | Sony Semiconductor Solutions Corporation | Semiconductor device |
-
2001
- 2001-05-23 JP JP2001154442A patent/JP4436989B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353303A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962272B2 (ja) | 半導体装置の製造方法 | |
| JP4844391B2 (ja) | 半導体装置並びに配線基板及びその製造方法 | |
| KR102423309B1 (ko) | 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법 | |
| US20050116348A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7796372B2 (en) | Manufacture of 3 dimensional MIM capacitors in the last metal level of an integrated circuit | |
| JP2007184324A (ja) | キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板ならびにキャパシタの製造方法 | |
| JP4436989B2 (ja) | 半導体装置の製造方法 | |
| TWI437689B (zh) | 半導體裝置 | |
| JP2004079924A (ja) | 半導体装置 | |
| KR100948297B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3403052B2 (ja) | 半導体装置及びその製造方法 | |
| EP2283517B1 (en) | Integrated circuit manufacturing method and integrated circuit | |
| JP4956874B2 (ja) | 半導体装置及び半導体の製造方法 | |
| KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP5582879B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007073808A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002353304A (ja) | 半導体装置、及びその製造方法 | |
| JP2004235586A (ja) | 半導体装置 | |
| JP6068326B2 (ja) | 多層配線用パッド構造の製造方法 | |
| JP5209269B2 (ja) | 電気装置及びその製造方法 | |
| JP2006253268A (ja) | 半導体装置およびその製造方法 | |
| KR100685877B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH1197530A (ja) | 半導体装置およびその製造方法 | |
| KR100508534B1 (ko) | 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법 | |
| JPH0758204A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |