JP4436989B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4436989B2
JP4436989B2 JP2001154442A JP2001154442A JP4436989B2 JP 4436989 B2 JP4436989 B2 JP 4436989B2 JP 2001154442 A JP2001154442 A JP 2001154442A JP 2001154442 A JP2001154442 A JP 2001154442A JP 4436989 B2 JP4436989 B2 JP 4436989B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
insulator
insulating layer
wiring line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001154442A
Other languages
English (en)
Other versions
JP2002353303A (ja
Inventor
哲郎 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001154442A priority Critical patent/JP4436989B2/ja
Publication of JP2002353303A publication Critical patent/JP2002353303A/ja
Application granted granted Critical
Publication of JP4436989B2 publication Critical patent/JP4436989B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年の半導体装置では、配線の高密度化や多層化が著しい。しかし、配線の高密度化や多層化にともなって、配線同士の相互作用による電気信号の遅延が生じることになる。その結果、半導体装置の動作速度のさらなる向上や消費電力の低減が難しいという問題が指摘されている。
【0003】
この問題を解決するための1つの方法として、配線容量を低減する方法があり、従来から、配線間に空気領域を設けたエアーギャップ構造または空中配線構造が提案されている。
【0004】
【発明が解決しようとする課題】
しかしながら、従来のエアーギャップ構造や空中配線構造では、以下の問題があり、さらなる改良が求められてきた。
【0005】
たとえば、特開平10−229121号公報に開示されているエアーギャップ構造を用いた従来の半導体装置について、模式的な断面図を図7に示す。この半導体装置では、上層絶縁膜101を形成する際に、下層絶縁膜102上に形成された配線103の角部に発生するオーバーハングが重なることによってエアーギャップ104が形成される。しかし、この方法では、形成されるエアーギャップ104の形状が配線間隔や絶縁膜の形成装置などによって大きく変化する。このため、この方法では、配線間の誘電率のばらつきが大きくなるという問題があった。
【0006】
また、特開平9−116004号公報に開示されている空中配線構造を用いた従来の半導体装置について、模式的な断面図を図8に示す。この半導体装置では、絶縁膜111と配線層112とポリイミド膜113とが積層されており、隣接する配線層112の間に配置されたポリイミド膜113によってエアーギャップ114が形成される。しかし、この方法では、ポリイミド膜113を配線層112に信頼性よく接着することが困難であるという問題があった。
【0007】
また、特開平11−126820号公報に開示されている空中配線構造を用いた従来の半導体装置の製造方法について、製造工程の断面図を図9に示す。この製造方法では、まず図9(a)に示すように、半導体基板121上に、プラグ122が形成された仮設絶縁膜123と、絶縁膜124と、配線層125とをこの順番で繰り返し積層する。配線層125は、仮設絶縁膜125aと仮設絶縁膜125aに埋め込まれた配線ライン125bとを含む。その後、図9(b)に示すように、絶縁膜124と仮設絶縁膜123および125aとを貫通する開口部126を形成する。最後に、図9(c)に示すように、開口部126を介して、アッシングによって仮設絶縁膜123および仮設絶縁膜125aを除去し、空中配線構造を形成する。しかし、この方法では、配線が多層になった場合に、直径が小さく深い開口部126を形成することが容易ではない。また、すべての仮設絶縁膜を除去できるような開口部126を形成するために、配線のレイアウトを特別に設計することが必要となることが多い。さらに、この方法で形成される構造では、隣接する配線層がプラグ122のみによって支えられるため、機械的強度が十分でなかった。
【0008】
上記問題を解決するため、本発明は、配線容量が小さく製造が容易で信頼性が高い半導体装置製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置の製造方法は、回路素子を含む半導体基板上に、配線ラインと前記配線ライン間を充填するように配置された第1の絶縁物とを備える配線層を形成する第1の工程と、前記絶縁物に到達する貫通孔と前記配線ラインに到達するビアホールとが形成された絶縁層を前記配線層上に形成する第2の工程と、少なくとも前記ビアホール上に溝が形成された第2の絶縁物を、前記絶縁層上および前記貫通孔内に形成する第3の工程と、前記ビアホールおよび前記溝に金属を充填することによって、上層の配線ラインを設けることにより、前記上層の配線ラインと前記第2の絶縁物とを備える上層の配線層を形成する第4の工程と、前記第2の絶縁物に到達する貫通孔を備える表面絶縁層を、前記上層の配線層上に形成する第5の工程と、前記貫通孔を介して前記第1および第2の絶縁物を除去する第6の工程とを備えることを特徴とする。上記半導体装置の製造方法によれば、配線容量が小さく製造が容易で信頼性が高い半導体装置を製造できる。
【0013】
上記製造方法では、前記第5の工程の前に、前記第2、第3、および第4の工程をこの順序で複数回繰り返してもよい。上記構成によれば、多層の配線層を備える半導体装置を製造できる。
【0014】
上記製造方法では、前記第1および第2の絶縁物が、アモルファスカーボン、ポリイミド、またはポリアリルエーテルであってもよい。上記構成によれば、第6の工程において第1および第2の絶縁物を容易に除去できる。
【0015】
上記製造方法では、前記配線ラインが銅からなるものでもよい。
【0016】
上記製造方法では、前記第5の工程ののちに、前記表面絶縁層上に金属パッドを形成する工程をさらに備え、前記表面絶縁層を形成する直前の前記第4の工程は、前記金属パッドの下方に位置する部分の全面に環状に閉じた配線ラインを形成する工程と前記閉じた配線ライン内に前記第2の絶縁物を充填する工程とを含み、前記第5の工程において、前記閉じた配線ライン内の上方に位置する前記表面絶縁層には貫通孔を形成しないものでもよい。
【0017】
上記製造方法では、前記第5の工程ののちに、前記表面絶縁層上に金属パッドを形成する工程をさらに備え、前記表面絶縁層を形成する直前の前記第4の工程において、前記金属パッドの下方に位置する部分の全面に金属膜を形成してもよい。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【0019】
(実施形態1)
実施形態1では、本発明の半導体装置について一例を説明する。実施形態1の半導体装置10について、一部断面図を図1に示す。図1を参照して、半導体装置10は、半導体基板11と、半導体基板11の上方に配置された複数の配線ライン層12と、貫通孔13aが形成された絶縁層13と、プラグ14と、表面絶縁層15とを含む。各層の厚さに特に限定はないが、配線ライン層12の厚さは、たとえば0.1μm〜2.0μmであり、絶縁層13の厚さは、たとえば0.1μm〜2.0μmであり、表面絶縁層15の厚さは、たとえば0.1μm〜2.0μmである。
【0020】
半導体基板11には、トランジスタや、抵抗、コンデンサなどの回路素子(図示せず)が形成されている。半導体基板11には、一般的な半導体基板を用いることができ、たとえば、Si基板やGaAs基板を用いることができる。
【0021】
配線ライン層12は、配線ライン12aを含む。配線ライン12aは、銅やアルミニウムからなる。配線ライン層12の層数は、半導体装置によって異なるが、たとえば、2層〜10層程度である。配線ライン12a間には複数の空気層16が存在し、これらの空気層16は貫通孔13aによって接続されている。空気層16は、以下の実施形態で説明するように、貫通孔13aを介して第1の絶縁物31および第2の絶縁物34(図3および4参照)を除去することによって形成される。
【0022】
絶縁層13は、隣接する2つの配線ライン層12の層間に配置されている。絶縁層13の一部には、隣接する2つの配線ライン層12の配線ライン12aを層間で接続するためのプラグ14が形成されている。絶縁層13はアッシングによって除去されにくい材料を用いて形成でき、たとえば、SiNやSiCからなる。プラグ14は、たとえば、銅やアルミニウムからなり、一般的には配線ライン12aと同じ金属からなる。
【0023】
表面絶縁層15は、絶縁層のうち最上層に形成された絶縁層である。表面絶縁層15は、絶縁層13と同様の材料で形成できる。表面絶縁層15の一部には、貫通孔15aが形成されている。
【0024】
ハードマスク17は、第1の絶縁物31に対して高いエッチング選択比を有する材料からなり、たとえば、SiO2、SiN、またはSiCからなる。
【0025】
半導体装置10では、1つの配線ライン層12内において、配線ライン12a間に空気層16が形成されているため、配線容量を小さくできる。なお、半導体装置10では、以下で説明する金属パッドの下方に位置する部分を除いて、配線ライン12a間のすべての領域が空気層16になっていることが好ましい。
【0026】
また、半導体装置10では、隣接する2つの配線ライン層12が、絶縁層13によって支持されている。したがって、図9に示した従来の半導体装置とは異なり、機械的強度が高い半導体装置が得られる。
【0027】
また、半導体装置10では、第1の絶縁物31および第2の絶縁物34(図3および図4参照)を除去するための貫通孔13aおよび15aを、絶縁層ごとに異なる場所に形成してもよいため、製造が容易である。
【0028】
なお、半導体装置10は、表面絶縁層15上に形成された金属パッドをさらに備えてもよい。金属パッド18を備える半導体装置10aおよび10bについて、表面絶縁層15付近の一部断面図を図2(a)および(b)にそれぞれ示す。
【0029】
金属パッド18は、ワイヤボンディングを行うためのパッドであり、配線ライン12aに電気的に接続されている。半導体装置が金属パッド18を備える場合には、半導体装置10aおよび10bに示すように、表面絶縁層15に隣接する絶縁層13と表面絶縁層15との間であって、金属パッド18の下方に位置する部分が、絶縁物および配線ライン12a(必要に応じてさらにハードマスク)から選ばれる少なくとも1つで充填されていることが好ましい。たとえば、半導体装置10aでは、金属パッド18の下方に位置する部分の全面に配線ライン12aが形成されている。この部分の配線ライン12aは、連続する金属膜の状態になっており、金属パッド18以上の面積を有する。また、半導体装置10bでは、金属パッド18の下方に位置する部分に、環状に閉じた配線ライン61(図6(d)参照)が形成され、この閉じた配線ライン12a内には絶縁物21が充填されている。閉じた配線ライン12a内に充填される絶縁物21は、以下の実施形態で説明する第2の絶縁物34と同様の材料で形成でき、具体的には、たとえば、アモルファスカーボン、ポリイミド、またはポリアリルエーテルで形成できる。
【0030】
半導体装置10aまたは10bによれば、ワイヤボンディングの際に配線ライン層にダメージが生じることを防止できるため、信頼性が特に高い半導体装置が得られる。
【0031】
なお、本発明の半導体装置では、他の配線ライン12aと接続されていない擬似的な配線ラインを形成して機械的強度を高めてもよい。
【0032】
(実施形態2)
実施形態2では、本発明の半導体装置の製造方法について一例を説明する。なお、実施形態1で説明した部分と同様の部分については、同一の符号を付して重複する説明を省略する。
【0033】
実施形態2の製造方法について、製造工程の一部断面図を図3に示す。この製造方法では、まず、図3(a)に示すように、回路素子(図示せず)を含む半導体基板11上に、配線ライン12aと、配線ライン12a間を充填するように配置された第1の絶縁物31とを備える配線層32を形成する(第1の工程)。第1の絶縁物31は、のちの工程で除去が可能な材料からなり、たとえば、酸素プラズマアッシングで除去が可能な、有機物または炭素系材料を用いることができる。具体的には、アモルファスカーボン、ポリイミド、またはポリアリルエーテルを用いることができる。第1の絶縁物31がアモルファスカーボンからなる場合にはCVD法などによって形成でき、ポリイミドまたはポリアリルエーテルからなる場合には前駆体溶液の塗布と熱硬化とによって形成できる。配線層32の形成方法を図5に示す。
【0034】
配線層32の形成では、まず、図5(a)に示すように、半導体基板11上に第1の絶縁物31からなる層を形成し、第1の絶縁物31上にハードマスク17を形成する。ハードマスク17は、第1の絶縁物31に対して高いエッチング選択比を有する材料からなり、たとえば、SiO2、SiN、またはSiCからなる。次に、図5(b)に示すように、ハードマスク17を用いて第1の絶縁物31の一部をエッチングする。次に、図5(c)に示すように、金属層51を形成する。次に、図5(d)に示すように、ハードマスク17上の金属層51を除去して配線ライン12aを形成することによって配線層32が形成される。金属層51の除去は、たとえば、化学的機械的研磨法(Chemical Mechanical Polishing。以下、CMPという場合がある)によって行うことができる。
【0035】
このようにして配線層32を形成したのち、図3(b)に示すように、第1の絶縁物31に到達する貫通孔13aと配線ライン12aに到達するビアホール13bとが形成された絶縁層13を、配線層32上に形成する(第2の工程)。絶縁層13は、たとえば、のちの工程で第1の絶縁物31および第2の絶縁物34を除去する際にエッチングされにくい材料からなる。具体的には、たとえば、SiN、SiO2またはSiCからなる。絶縁層13は、たとえばCVD法で形成できる。ビアホール13bは、のちの工程でプラグ14が形成される位置に形成される。貫通孔13aは、のちの工程で上層の配線ライン12aが形成される部分、すなわち溝34aが形成される部分には形成しない。貫通孔13aおよびビアホール13bは、リソグラフィーおよびエッチングによって形成できる。
【0036】
次に、図3(c)に示すように、少なくともビアホール13b上に溝34aが形成された、第2の絶縁物34からなる仮設絶縁層33を絶縁層13上および貫通孔13a内に形成する(第3の工程)。第2の絶縁物34には、第1の絶縁物31で説明した材料を用いることができる。溝34aは、ハードマスク17を用いたエッチングによって形成できる。
【0037】
次に、図3(d)に示すように、ビアホール13bおよび溝34aに金属を充填することによって、上層の配線ライン12aと上層の配線ライン12aおよびプラグ14の間を充填するように配置された第2の絶縁物34とを備える上層の配線層35、および、下層の配線ライン12aと下層の配線ライン12aとを層間で接続するプラグ14を形成する(第4の工程)。上層の配線ライン12aおよびビアプラグ14はデュアルダマシン法で形成でき、具体的には図5(c)および(d)と同様の工程で形成できる。
【0038】
次に、上記第2、第3、および第4の工程を複数回繰り返すことによって、図4(e)に示すように複数の配線層35を形成する。そして、図4(e)に示すように、第2の絶縁物34に到達する貫通孔15aを備える表面絶縁層15を形成する(第5の工程)。表面絶縁層15は、第1の絶縁物31および第2の絶縁物34を除去する際にエッチングされにくい材料からなり、絶縁層13と同様の材料で形成できる。
【0039】
最後に、図4(f)に示すように、貫通孔13aおよび15aを介して第1の絶縁物31および第2の絶縁物34を除去する(第6の工程)。第1の絶縁物31および第2の絶縁物34が有機物または炭素系材料からなる場合には、酸素プラズマアッシングによって両者を除去できる。第1の絶縁物31および第2の絶縁物34が除去された部分は空気層16となる。このようにして、実施形態1で説明した半導体装置10を製造できる。
【0040】
なお、図2に示した半導体装置10aを製造する場合には、金属パッド18に隣接する配線ライン層12、すなわち最上層の配線ライン層12において、金属パッド18の下方の位置の全面に配線ライン12aを形成すればよい。また、図2に示した半導体装置10bを製造する場合には、図6に示すように製造できる。
【0041】
図6(a)〜(d)は工程断面図であり、図6(e)〜(h)はそれに対応する上面図である。まず、図6(a)および(d)に示すように、絶縁層13上に、ダマシン法によって配線層35を形成する。具体的には、環状の配線ライン61を含む配線ライン12aを形成し、環状に閉じた配線ライン61の内部および配線ライン12a間を、第2の絶縁物34で充填する。次に、図6(b)および(e)に示すように、配線層35上に、貫通孔15aが形成された表面絶縁層15を形成する。このとき、閉じた配線ライン61内の上方には、貫通孔15aを形成しない。次に、図6(c)および(f)に示すように、配線ライン12aに電気的に接続された金属パッド18を形成する。最後に、図6(d)および(g)に示すように、第1の絶縁物31および第2の絶縁物34を除去することによって半導体装置10bが完成する。このとき、閉じた配線ライン61の上方には貫通孔15aが形成されていないため、閉じた配線ライン61内の第2の絶縁物34は除去されずに残る。
【0042】
上記実施形態2の製造方法によれば、実施形態1で説明した半導体装置10を容易に製造できる。この製造方法では、貫通孔を形成する位置についての制限が少ないため設計が容易である。また、図9に示した方法とは異なり、深い開口部を形成する必要がないため、製造が容易である。さらに、上記製造方法では、デュアルダマシン工程を用いることができるため、多層配線を備える半導体装置を従来の製造方法よりも容易に形成できる。
【0043】
以上、本発明の実施の形態について例を挙げて説明したが、本発明は、上記実施の形態に限定されず本発明の技術的思想に基づき他の実施形態に適用することができる。
【0044】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、配線容量が小さく製造が容易で信頼性が高い半導体装置が得られる。
【図面の簡単な説明】
【図1】 本発明の半導体装置について一例を示す一部断面図である。
【図2】 本発明の半導体装置について(a)他の一例および(b)その他の一例を示す一部断面図である。
【図3】 本発明の半導体装置の製造方法について一例を示す工程図である。
【図4】 図3の続きを示す工程図である。
【図5】 本発明の半導体装置の製造方法について一部の工程を示す工程図である。
【図6】 本発明の半導体装置の製造方法について一部の工程を示す工程図である。
【図7】 従来の半導体装置について一例を示す断面図である。
【図8】 従来の半導体装置について他の一例を示す断面図である。
【図9】 従来の半導体装置の製造方法について一例を示す工程図である。
【符号の説明】
10、10a、10b 半導体装置
11 半導体基板
12 配線ライン層
12a 配線ライン
13 絶縁層
13a、15a 貫通孔
14 プラグ
15 表面絶縁層
16 空気層
17 ハードマスク
18 金属パッド
21 絶縁物
31 第1の絶縁物
32 配線層
33 仮設絶縁層
34 第2の絶縁層
35 上層の配線層
51 金属層

Claims (6)

  1. 回路素子を含む半導体基板上に、配線ラインと前記配線ライン間を充填するように配置された第1の絶縁物とを備える配線層を形成する第1の工程と、
    前記絶縁物に到達する貫通孔と前記配線ラインに到達するビアホールとが形成された絶縁層を前記配線層上に形成する第2の工程と、
    少なくとも前記ビアホール上に溝が形成された第2の絶縁物を、前記絶縁層上および前記貫通孔内に形成する第3の工程と、
    前記ビアホールおよび前記溝に金属を充填することによって、上層の配線ラインを設けることにより、前記上層の配線ラインと前記第2の絶縁物とを備える上層の配線層を形成する第4の工程と、
    前記第2の絶縁物に到達する貫通孔を備える表面絶縁層を、前記上層の配線層上に形成する第5の工程と、
    前記貫通孔を介して前記第1および第2の絶縁物を除去する第6の工程とを備える半導体装置の製造方法。
  2. 前記第5の工程の前に、前記第2、第3、および第4の工程をこの順序で複数回繰り返す請求項に記載の半導体装置の製造方法。
  3. 前記第1および第2の絶縁物が、アモルファスカーボン、ポリイミド、またはポリアリルエーテルである請求項またはに記載の半導体装置の製造方法。
  4. 前記配線ラインが銅からなる請求項ないしのいずれかに記載の半導体装置の製造方法。
  5. 前記第5の工程ののちに、前記表面絶縁層上に金属パッドを形成する工程をさらに備え、
    前記表面絶縁層を形成する直前の前記第4の工程は、前記金属パッドの下方に位置する部分の全面に環状に閉じた配線ラインを形成する工程と前記閉じた配線ライン内に前記第2の絶縁物を充填する工程とを含み、
    前記第5の工程において、前記閉じた配線ライン内の上方に位置する前記表面絶縁層には貫通孔を形成しない請求項ないしのいずれかに記載の半導体装置の製造方法。
  6. 前記第5の工程ののちに、前記表面絶縁層上に金属パッドを形成する工程をさらに備え、
    前記表面絶縁層を形成する直前の前記第4の工程において、前記金属パッドの下方に位置する部分の全面に金属膜を形成する請求項ないしのいずれかに記載の半導体装置の製造方法。
JP2001154442A 2001-05-23 2001-05-23 半導体装置の製造方法 Expired - Fee Related JP4436989B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001154442A JP4436989B2 (ja) 2001-05-23 2001-05-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001154442A JP4436989B2 (ja) 2001-05-23 2001-05-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002353303A JP2002353303A (ja) 2002-12-06
JP4436989B2 true JP4436989B2 (ja) 2010-03-24

Family

ID=18998783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001154442A Expired - Fee Related JP4436989B2 (ja) 2001-05-23 2001-05-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4436989B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200721379A (en) * 2005-07-08 2007-06-01 St Microelectronics Crolles 2 Controlling lateral distribution of air gaps in interconnects
US7534696B2 (en) * 2006-05-08 2009-05-19 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
JP4334589B2 (ja) 2006-12-06 2009-09-30 株式会社東芝 半導体装置、およびその製造方法
JP2009194286A (ja) * 2008-02-18 2009-08-27 Panasonic Corp 半導体装置及びその製造方法
WO2015079648A1 (ja) * 2013-11-29 2015-06-04 パナソニックIpマネジメント株式会社 半導体装置
DE112017004206T5 (de) * 2016-08-25 2019-05-29 Sony Semiconductor Solutions Corporation Halbleitervorrichtung, bildaufnahmevorrichtung und verfahren zum herstellen einer halbleitervorrichtung
JP7143329B2 (ja) * 2018-01-05 2022-09-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Also Published As

Publication number Publication date
JP2002353303A (ja) 2002-12-06

Similar Documents

Publication Publication Date Title
JP2962272B2 (ja) 半導体装置の製造方法
JP4844391B2 (ja) 半導体装置並びに配線基板及びその製造方法
KR102423309B1 (ko) 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
US20050116348A1 (en) Semiconductor device and method of manufacturing the same
US7796372B2 (en) Manufacture of 3 dimensional MIM capacitors in the last metal level of an integrated circuit
JP2007184324A (ja) キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板ならびにキャパシタの製造方法
JP4436989B2 (ja) 半導体装置の製造方法
JP3923440B2 (ja) ボンディングパッド下部に補強構造を有する半導体素子及びその製造方法
TWI437689B (zh) 半導體裝置
JP2004079924A (ja) 半導体装置
KR100948297B1 (ko) 반도체 소자 및 그 제조 방법
EP2283517B1 (en) Integrated circuit manufacturing method and integrated circuit
JP4956874B2 (ja) 半導体装置及び半導体の製造方法
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
JP5582879B2 (ja) 半導体装置及びその製造方法
JP2007073808A (ja) 半導体装置の製造方法及び半導体装置
JP2002353304A (ja) 半導体装置、及びその製造方法
JP2004235586A (ja) 半導体装置
JP6068326B2 (ja) 多層配線用パッド構造の製造方法
JPH11233624A (ja) 半導体装置及びその製造方法
JP5209269B2 (ja) 電気装置及びその製造方法
JP2007227970A (ja) 半導体装置及びその製造方法
KR100685877B1 (ko) 반도체 소자 및 그 제조방법
JPH1197530A (ja) 半導体装置およびその製造方法
KR100508534B1 (ko) 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees