KR100953742B1 - 반도체 소자 및 그 제조 방법 - Google Patents
반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100953742B1 KR100953742B1 KR1020090053763A KR20090053763A KR100953742B1 KR 100953742 B1 KR100953742 B1 KR 100953742B1 KR 1020090053763 A KR1020090053763 A KR 1020090053763A KR 20090053763 A KR20090053763 A KR 20090053763A KR 100953742 B1 KR100953742 B1 KR 100953742B1
- Authority
- KR
- South Korea
- Prior art keywords
- etch stop
- layer
- stop layer
- impurity
- interlayer insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 260
- 238000005530 etching Methods 0.000 claims abstract description 53
- 239000012535 impurity Substances 0.000 claims abstract description 48
- 239000011229 interlayer Substances 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 4
- 239000002994 raw material Substances 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims 1
- 230000009977 dual effect Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 2
- 239000000463 material Substances 0.000 description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 17
- 229910052799 carbon Inorganic materials 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- -1 silicon carbide nitride Chemical class 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 반도체 기판 상에 막질 차이에 의해 식각률이 다른 적어도 2중 구조의 식각 정지막을 형성하는 단계와, 식각 정지막 상에 층간 절연막을 형성한 후 층간 절연막 및 식각 정지막의 일 영역을 식각하여 개구부를 형성하는 단계와, 개구부가 매립되도록 금속 배선을 형성하는 단계를 포함한다.
다마신, 식각 정지막, 막질, 불순물, 식각률, 수직 프로파일
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 막질이 차이나고 그에 따라 식각률이 차이나는 적어도 2중 구조의 식각 정지막을 이용하는 반도체 소자 및 그 제조 방법에 관한 것이다.
반도체 소자의 고속화 및 고집적화에 따라 근래에는 금속 배선의 미세화 및 다층화가 이루어지고 있다. 또한, 신호 지연(RC Signal Delay)을 감소시키기 위하여 배선 재료로 구리를 이용하고, 절연층 재료로 유전 상수(k)가 낮은 물질을 이용하고 있다. 그리고, 디자인 룰(Design Rule) 감소에 따른 금속 패터닝(metal patterning)의 어려움 등으로 인하여 배선 형성 공정에서 금속 식각 및 절연층 갭 충전 공정을 실시하지 않는 다마신(Damascene) 공정이 개발되었다.
다마신 공정은 소정의 구조가 형성된 기판 상에 식각 정지막 및 층간 절연막을 형성한 후 식각 정지막이 노출될 때까지 층간 절연막의 소정 영역을 식각하고 노출된 식각 정지막을 식각하여 홀 또는 트렌치를 형성한다. 이후 홀 또는 트렌치에 금속층을 매립하여 금속 배선을 형성한다. 이때, 식각 정지막은 층간 절연막과 식각률이 차이나는 물질로 형성하는데, 층간 절연막으로 실리콘 산화막 계열의 물질을 이용하는 경우 예를들어 실리콘 질화막(SiN)을 형성한다.
종래의 다마신 공정에서 식각 정지막은 단일 구조를 이용한다. 그런데, 식각 정지막을 노출시킨 후 식각 정지막을 식각하는 동안 식각 정지막의 하부가 더 식각된다. 즉, 식각 정지막의 식각 시 하부 구조, 예를들어 금속층이 노출된 후에도 일정 시간 식각 정지막이 더 식각되고, 이에 따라 식각 정지막의 하부가 상부보다 더 많이 식각된다. 따라서, 식각 정지막의 측면이 네가티브 프로파일(negative profile)을 갖게 되거나 심한 경우 언더컷(under dut) 발생된다.
이후 트렌치 또는 홀에 배선을 형성하는 공정에서 언더컷 부분에 배선이 형성되면, 항복 전압(breakdown voltage) 및 누설 전류(leakage current)에 좋지 않은 영향을 미치게 된다. 이러한 영향은 반도체 소자가 축소(shrink)되어 배선 간격이 좁아지는 경우 더 크게 작용한다. 따라서, 반도체 소자의 TDDB(Time Dependent Dielectric Breakdown)이나 EM(Electro Migration) 특성이 저하될 수 있다.
본 발명은 식각 정지막의 식각 프로파일이 하부로 갈수록 폭이 좁아지는 포지티브 식각 프로파일을 갖도록 하는 반도체 소자 및 그 제조 방법을 제공한다.
본 발명은 적어도 2중 구조의 식각 정지막을 이용하고, 하부의 막 구조가 상부막보다 치밀하고, 그에 따라 상부막보다 식각률이 낮도록 하여 포지티브 식각 프로파일을 갖도록 하는 반도체 소자 및 그 제조 방법을 제공한다.
본 발명은 적어도 2중 구조의 식각 정지막을 인시투로 형성하는 반도체 소자 및 그 제조 방법을 제공한다.
본 발명의 일 양태에 따른 반도체 소자는 반도체 기판 상에 형성되며 막질 차이에 의해 식각률이 다른 적어도 2중 구조의 식각 정지막; 상기 식각 정지막 상에 형성되는 층간 절연막; 상기 층간 절연막 및 식각 정지막의 소정 영역이 제거된 개구부; 및 상기 개구부를 매립하도록 형성된 금속 배선을 포함하고, 상기 식각 정지막은 하부막이 상부막보다 식각률이 낮다.
상기 식각 정지막은 하부막에 불순물이 도핑되고 상부막은 상기 불순물이 도핑되지 않는다.
상기 식각 정지막은 상기 불순물의 도핑 농도가 상부로 갈수록 줄어든다.
상기 식각 정지막은 하부막에 불순물이 도핑되지 않고 상부막은 불순물이 도 핑된다.
본 발명의 다른 양태에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 막질 차이에 의해 식각률이 다른 적어도 2중 구조의 식각 정지막을 형성하는 단계; 상기 식각 정지막 상에 층간 절연막을 형성한 후 상기 층간 절연막 및 상기 식각 정지막의 일 영역을 식각하여 개구부를 형성하는 단계; 및 상기 개구부가 매립되도록 금속 배선을 형성하는 단계를 포함하며, 상기 식각 정지막은 하부막이 상부막보다 식각률이 낮다.
상기 적어도 2중 구조의 식각 정지막은 동일 증착 장비에서 인시투로 형성한다.
상기 적어도 2중 구조의 식각 정지막은 하부에 불순물을 도핑하여 형성한다.
상기 식각 정지막은 적어도 2종류의 원료 소오스와 불순물 소오스를 상기 증착 장비에 유입시켜 제 1 두께로 형성한 후 상기 불순물 소오스의 유입을 중단하여 제 2 두께로 형성한다.
상기 식각 정지막은 적어도 2종류의 원료 소오스와 불순물 소오스를 상기 증착 장비에 유입시켜 형성하며, 상기 불순물 소오스의 유입량을 지속적으로 줄여 제 1 두께로 형성한 후 상기 불순물 소오스의 유입을 완전히 중단하여 제 2 두께로 형성한다.
상기 불순물 소오스의 유입량은 단계적으로 줄이고, 소정 시간 유지한다.
상기 식각 정지막은 상부에 불순물을 도핑하여 형성한다.
상기 식각 정지막은 PECVD 방법으로 형성하고, RF 파워와 압력을 조절하여 형성한다.
상기 식각 정지막은 제 1 RF 파워와 제 1 압력으로 제 1 두께를 형성한 후 상기 제 1 RF 파워보다 낮은 제 2 RF 파워 및 상기 제 1 압력보다 높은 제 2 압력으로 제 2 두께를 형성한다.
본 발명은 하부의 막질이 상부보다 치밀하고 그에 따라 식각률이 상부보다 낮은 적어도 2중 구조의 식각 정지막을 이용하여 다마신 공정을 실시한다. 적어도 2중 구조의 식각 정지막은 PECVD 장비를 이용하여 인시투로 형성할 수 있는데, 하부는 불순물을 도핑하여 형성하고 상부는 불순물을 도핑하지 않고 형성하거나, RF 파워 및 압력 등의 공정 조건을 조절하여 형성할 수 있다. 또한, 하부는 불순물을 도핑하지 않고 상부는 불순물을 도핑하여 적어도 2중 구조의 식각 정지막을 형성할 수 있다.
이에 따라, 식각 정지막의 하부는 상부보다 적게 식각되어 하부 구조가 노출된 후의 과도 식각에 의해서도 하부의 식각 정지막이 과도 식각되지 않아 포지티브 식각 프로파일을 갖게 된다.
따라서, 종래의 단일 구조의 식각 정지막을 이용하는 경우 네가티브 프로파일 또는 언더컷이 발생되고, 그에 따라 항복 전압 및 누설 전류의 문제가 발생되는 것을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자의 단면도로서, 다마신 공정으로 금속 배선이 형성된 반도체 소자의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 반도체 소자는 하부 도전층(110)이 형성된 반도체 기판(100) 상부에 적어도 2중 구조의 식각 정지막(120) 및 층간 절연막(130)이 적층되고, 층간 절연막(130) 및 식각 정지막(120)의 소정 영역이 식각되어 개구부(140)가 형성되며, 하부 도전층(110)과 연결되는 금속 배선(160)이 개구부(140)를 매립하여 형성된다.
반도체 기판(100)에는 트랜지스터 등의 개별 소자가 형성될 수 있고, 하부 도전층(110)이 형성될 수 있다. 하부 도전층(110)은 저저항 금속인 구리 등으로 형 성될 수 있다.
식각 정지막(120)은 적어도 2중 구조로 형성되는데, 예를들어 막질이 다르고, 이에 따라 식각률이 다른 제 1 및 제 2 식각 정지막(122 및 124)로 형성될 수 있다. 제 1 식각 정지막(122)은 제 2 식각 정지막(124)에 비해 막질이 치밀하고, 이에 따라 식각률이 더 낮은 물질로 형성할 수 있다. 더욱이, 본 발명에 따른 제 1 및 제 2 식각 정지막(122 및 124)은 PECVD 공정으로 형성할 수 있으며, 단일 챔버에서 인시투(insitu)로 형성할 수 있다. 이때, 제 1 식각 정지막(122)은 제 2 식각 정지막(124)을 형성하는 물질에 불순물을 도핑하여 형성할 수 있는데, 예를들어 제 1 식각 정지막(122)은 탄소 불순물이 도핑된 실리콘 질화막으로 형성할 수 있고, 제 2 식각 정지막(124)은 실리콘 질화막으로 형성할 수 있다. 즉, 실리콘 소오스, 질소 소오스 및 탄소 소오스, 예를들어 SiH4, NH3 및 CH4를 유입시켜 제 1 식각 정지막(122)을 형성한 후 탄소 소오스의 유입을 중단시키고 실리콘 소오스 및 질소 소오스를 계속 유입시켜 제 2 식각 정지막(124)을 형성할 수 있다. 여기서, 제 1 식각 정지막(122)을 형성하기 위한 탄소 소오스는 제 1 식각 정지막(122)의 제 2 식각 정지막(124)과의 두께 비율, 식각률 등의 조건에 따라 유입량 또는 유입 비율을 조절할 수 있다. 또한, 제 1 식각 정지막(122)은 제 2 식각 정지막(124)보다 얇게 형성할 수 있는데, 예를들어 제 1 식각 정지막(122)과 제 2 식각 정지막(124)은 약 1:9 내지 4:6의 두께 비율로 형성할 수 있다. 이러한 제 1 식각 정지막(122)과 제 2 식각 정지막(124)의 2중 구조로 식각 정지막을 형성함으로써 층간 절연막(130)을 식각하여 식각 정지막(120)을 노출시킨 후 식각 정지막(120)을 식각할 때 제 1 식각 정지막(122)의 측면이 제 2 식각 정지막(124)의 측면보다 덜 식각되어 식각 정지막(120)의 식각 프로파일이 제 1 식각 정지막(122)의 식각 폭은 좁고, 제 2 식각 정지막(124)의 식각 폭은 넓은 포지티브 식각 프로파일을 가질 수 있다. 따라서, 종래의 단일층 식각 정지막을 이용하는 경우, 상부에서 하부로 폭이 넓어지는 네가티브 식각 프로파일이 되거나 또는 하부의 과도 식각에 의한 언더컷이 형성되는 것에 비해 반도체 소자의 신뢰성을 향상시킬 수 있다. 한편, 제 1 식각 정지막(122) 및 제 2 식각 정지막(124)은 공정 조건을 변화시켜 막질이 서로 다르게 형성할 수도 있는데, 예를들어 PECVD 장치의 RF 파워는 높히고 압력은 낮춰 제 1 식각 정지막(122)을 막질이 치밀하게 형성하고, 제 2 식각 정지막(124)은 RF 파워는 낮추고 압력은 높혀 제 1 식각 정지막(122)에 비해 막질이 치밀하지 않게 형성할 수 있다. 이 경우에도 식각률이 상이하여 포지티브 프로파일의 식각 프로파일을 갖게 된다.
층간 절연막(130)은 다공성 실리콘 산화막, PSG(phosphorous silicate glass)막, BPSG(boron phosphorous silicate glass)막, USG(undoped silicate glass)막, FSG(fluorine doped silicate glass)막, SiOC막, HDP(high density plasma)막, PE-TEOS(plasma enhanced-tetra ethyl ortho silicate)막 또는 SOG(spin on glass)막과 같은 유전율이 낮은 물질로 형성하는 것이 바람직하다.
층간 절연막(130) 및 식각 정지막(120)의 소정 영역을 식각하여 하부 도전층(110)을 노출시키는 개구부(140)가 형성된다. 개구부(140)는 트렌치 및 비아홀을 포함할 수 있다. 트렌치는 일 방향으로 연장되어 형성될 수 있고, 비아홀은 특정 영역에서 하부 도전층(110)을 노출시키도록 형성될 수 있다.
개구부(140) 내에는 하부 도전층(110) 또는 개별 소자와 전기적으로 연결되는 장벽 금속층(barrier metal)(150) 및 금속 배선(160)이 형성된다. 장벽 금속층(150)은 개구부(140)의 내벽을 따라 얇게 형성되며, 금속 배선(150)은 장벽 금속층(150) 상에 형성되어 개구부(140)를 매립하도록 형성된다. 장벽 금속층(150)은 금속 배선(160)의 금속 물질이 층간 절연막(130)과 같은 다른층으로 확산되는 것을 방지하고, 층간 절연막(130)과 금속 배선(160)의 접합성(adhension)을 강화시킨다. 장벽 금속층(150)은 TaN, Ta, TiN, TaSiN, TiSiN 등의 물질로 형성할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 금속 배선(160)은 저저항 금속인 구리를 이용하여 형성할 수 있다.
한편, 상기 실시 예는 식각 정지막(120)으로 탄소 불순물이 도핑된 실리콘 질화막으로 형성된 제 1 식각 정지막(122) 및 실리콘 질화막으로 형성된 제 2 식각 정지막(124)을 예로 설명하였다. 그러나, 식각 정지막(120)은 실리콘 질화막에 국한되지 않으며, 층간 절연막(130) 물질에 따라 층간 절연막(130)과 식각 선택비가 차이나는 물질, 예를들어 식각 정지막:층간 절연막의 식각 선택비가 1:10 이상의 물질을 이용할 수 있다. 이러한 물질로는 실리콘 탄화막(SiC), 실리콘 산화질화막(SiON), 실리콘 탄화질화막(SiCN) 등이 있으며, 이러한 물질에 막질을 치밀하게 하고 그에 따라 식각률이 차이나게 할 수 있는 불순물을 도핑하여 2중 구조의 식각 정지막, 즉 불순물이 도핑된 제 1 식각 정지막(122)과 불순물이 도핑되지 않은 제 2 식각 정지막(124)의 2중 구조로 식각 정지막(120)을 형성할 수도 있다.
또한, 상기 실시 예는 불순물이 도핑된 제 1 식각 정지막(122)과 불순물이 도핑되지 않은 제 2 식각 정지막(124)을 예로들어 설명하였다. 그러나, 제 1 식각 정지막(122)은 불순물을 도핑하지 않고 제 2 식각 정지막(124)은 불순물을 도핑하여 형성할 수도 있다. 예를들어 제 1 식각 정지막(122)으로 실리콘 질화막을 형성하고, 제 2 식각 정지막(124)으로 실리콘 탄화질화막을 형성할 수도 있다. 이 경우 식각 가스로는 실리콘 탄화질화막을 식각하기 위한 가스를 이용하고, 그에 따라 실리콘 질화막은 실리콘 탄화질화막보다 적게 식각될 수 있다.
또한, 상기 실시 예는 2중 구조의 식각 정지막(120)에 대해서 예를들어 설명하였으나, 2중 구조 이상의 다중 구조의 식각 정지막(120) 또한 가능하다. 이때, 다중 구조의 식각 정지막(120)은 하부에서 상부로 갈수록 막질이 치밀하지 않게 형성한다. 식각 정지막(120)으로 실리콘 질화막을 형성하는 상기 실시 예를 예로 들면, 탄소 유입량을 지속적으로 줄여 상부로 갈수록 탄소 불순물의 도핑량이 줄어들고 최상부의 소정 두께는 불순물이 도핑되지 않은 실리콘 질화막으로 형성할 수도 있다. 또한, 탄소 유입량의 유입량 조절을 단계적으로 줄여, 즉 제 1 탄소 유입량으로 제 1 두께를 형성하고, 제 1 탄소 유입량보다 적은 제 2 유입량으로 제 2 두께를 형성하는 방법으로 탄소 불순물의 도핑량이 줄어드는 실리콘 질화막을 형성할 수도 있다.
도 2 내지 도 4는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, 싱글 다마신 공정을 이용한 반도체 소자의 제조 방법을 설명한다.
도 2를 참조하면, 하부 도전층(110)이 형성된 반도체 기판(100) 상에 적어도 2중 구조의 식각 정지막(120), 예를들어 제 1 및 제 2 식각 정지막(122 및 124)을 형성한다. 제 1 식각 정지막(122)은 제 2 식각 정지막(124)에 비해 막질이 치밀하고, 이에 따라 식각률이 낮게 형성한다. 또한, 제 1 및 제 2 식각 정지막(122 및 124)은 동일 증착 장비, 예를들어 PECVD 장치를 이용하여 인시투로 형성한다. 예를들어 제 1 식각 정지막(122)은 탄소 불순물이 도핑된 실리콘 질화막으로 형성하고, 제 2 식각 정지막(124)은 불순물이 도핑되지 않은 실리콘 질화막으로 형성한다. 제 1 및 제 2 식각 정지막(122 및 124)을 인시투로 형성하기 위해 실리콘 소오스, 질소 소오스 및 탄소 소오스를 소정 비율로 유입시켜 제 1 식각 정지막(122)을 소정 두께로 형성한 후 탄소 소오스의 유입을 중단하고 실리콘 소오스 및 질소 소오스를 유입시켜 제 2 식각 정지막(124)을 형성한다. 여기서, 제 1 식각 정지막(122)의 탄소 불순물의 도핑량은 제 1 식각 정지막(122)의 두께, 증착 조건, 이후 식각 조건 등의 공정 조건에 따라 달라질 수 있다. 이어서, 제 2 식각 정지막(124) 상부에 층간 절연막(130)을 형성하는데, 층간 절연막(130)은 식각 정지막(120)과 식각 선택비가 큰 물질로 형성한다. 예를들어 식각 정지막(120)이 실리콘 질화막으로 형성하면 층간 절연막(130)은 산화막 계열의 물질로 형성한다. 또한, 층간 절연막(130)은 유전율이 낮은 물질로 형성하는 것이 바람직하다.
도 3을 참조하면, 층간 절연막(130)의 소정 영역을 식각하여 개구부(140)를 형성한다. 개구부(140)는 제 2 식각 정지막(124)에서 층간 절연막(130)의 식각이 정지하여 형성된다. 이때, 층간 절연막(130)이 유기 저유전 물질로 형성된 경우 CxHy 또는 N2/H2 가스를 주식각 가스로 이용한 플라즈마 건식 식각 공정으로 식각하고, 무기 저유전 물질인 경우 CxFy, CO, N2, Ar 및 이들의 조합에서 선택된 적어도 어느 하나를 이용한 플라즈마 건식 식각 공정으로 식각한다. 또한, 층간 절연막(130)을 식각한 후 제 1 및 제 2 식각 정지막(122 및 124)도 식각하여 하부 도전층(110)을 노출시킨다. 이때, 제 1 및 제 2 식각 정지막(122 및 124)은 예를들어 CF4, CHF3, Ar 및 이들의 조합에서 선택된 적어도 어느 하나를 이용한 플라즈마 건식 식각 공정으로 식각할 수 있다. 그런데, 제 2 식각 정지막(124)의 식각률이 제 1 식각 정지막(122)의 식각률보다 높고, 이에 따라 제 2 식각 정지막(124)은 폭이 넓고, 제 1 식각 정지막(122)은 폭이 좁게 식각된다. 따라서, 식각 정지막(120)의 식각 프로파일은 상부가 폭이 넓고 하부가 폭이 좁은 포지티브 프로파일을 갖고, 식각 정지막(120)과 하부 도전층(110)의 계면에서 언더컷이 발생되지 않는다.
도 4를 참조하면, 개구부(140) 내벽을 포함한 층간 절연막(130) 상에 장벽 금속층(150)을 형성한다. 장벽 금속층(150)은 예를들어 원자층 증착(Atomic Layer Deposition; ALD) 또는 RF 스퍼터링 방법을 이용하여 형성할 수 있다. ALD 방법 또는 RF 스퍼터링은 스텝 커버러지 특성을 개선하고, 막질이 보다 균일하게 증착할 수 있다. 따라서, 개구부(140)의 내벽에서 장벽 금속층(150)이 불연속되는 부분 없 이 증착된다. 장벽 금속층(150)은 TaN, Ta, TiN, TaSiN, TiSiN 등의 물질을 이용하여 단일층 또는 다층으로 형성할 수 있다. 또한, 장벽 금속층(150) 상에 개구부(140)를 매립하도록 금속 배선(160)을 형성한다. 금속 배선(160)은 구리를 이용하여 형성할 수 있는데, 이 경우 장벽 금속층(150) 상에 시드층을 형성한 후 CVD 방법 또는 플레이팅(plaiting)법으로 형성할 수 있다. 이후, 금속 배선(160) 및 장벽 금속층(150)을 연마하여 층간 절연막(140)을 노출시킨다.
상기 본 발명의 일 실시 예에서는 식각 정지막(120)은 제 1 식각 정지막(122) 형성 시 탄소 불순물을 더 유입하여 탄소 분순물이 도핑된 실리콘 질화막으로 형성하고, 제 2 식각 정지막(124)은 불순물이 도핑되지 않은 실리콘 질화막으로 형성하였다. 그러나, 불순물 도핑 이외에도 공정 조건을 변화시켜 제 1 및 제 2 식각 정지막(122 및 124)의 막질을 차이나게 할 수 있다. 즉, PECVD 방법으로 식각 정지막(120)을 형성할 때 RF 파워는 높히고 압력은 낮춰 제 1 식각 정지막(122)을 막질이 치밀하게 형성하고, 제 2 식각 정지막(124)은 RF 파워는 낮추고 압력을 높혀 제 1 식각 정지막(122)에 비해 막질이 치밀하지 않게 형성할 수 있다.
도 5 내지 도 8은 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법을 설명하기 위한 것이다.
도 5를 참조하면, 하부 도전층(110)이 형성된 반도체 기판(100) 상에 적어도 2중 구조의 식각 정지막(120), 예를들어 제 1 및 제 2 식각 정지막(122 및 124)을 형성한다. 제 1 식각 정지막(122)은 제 2 식각 정지막(124)에 비해 막질이 치밀하고, 이에 따라 식각률이 낮게 형성한다. 또한, 제 1 및 제 2 식각 정지막(122 및 124)은 동일 증착 장비, 예를들어 PECVD 장치를 이용하여 인시투로 형성한다. 여기서, 제 1 식각 정지막(122)은 높은 RF 파워와 낮은 압력 조건에서 형성하고, 제 2 식각 정지막(124)은 제 1 식각 정지막(122)에 비해 낮은 RF 파워와 높은 압력 조건에서 형성한다. 제 1 식각 정지막(122)의 막질에 따라 RF 파워와 압력 조건을 조절할 수 있다. 이어서, 제 2 식각 정지막(124) 상부에 층간 절연막(130)을 형성하는데, 층간 절연막(130)은 식각 정지막(120)과의 식각 선택비가 크고 유전율이 낮은 물질로 형성하는 것이 바람직하다.
도 6을 참조하면, 층간 절연막(130)의 소정 영역을 소정 깊이로 식각하여 제 1 개구부(142)를 형성한다. 제 1 개구부(142)는 이후 공정에서 하부 도전층(110)의 소정 영역을 노출시키는 비아홀이 형성될 영역에 형성한다. 이때, 층간 절연막(130) 사이에 식각 정지막(미도시)을 형성하고, 식각 정지막에서 식각이 정지되도록 하여 제 1 개부구(142)를 형성할 수도 있다. 여기서, 층간 절연막(130) 사이에 식각 정지막을 형성하는 경우에도 적어도 2중 구조의 식각 정지막을 형성하여 하부의 막질이 상부보다 치밀하게 함으로써 식각률이 다르도록 할 수 있다.
도 7을 참조하면, 제 1 개구부(142)를 포함한 소정 영역을 일 방향으로 연장되도록 소정 깊이로 식각하여 트렌치(146)를 형성한다. 이때, 트렌치(146)가 형성되면서 제 1 개구부(142) 하부의 층간 절연막(130)도 식각되어 비아홀(144)이 형성 된다. 따라서, 제 1 개구부(142) 하부의 식각 정지막(120)을 노출시키는 비아홀(144)과 비아홀(144)보다 폭이 넓고 일 방향으로 연장되는 트렌치(146)가 형성된다. 이이서, 비아홀(144)에 의해 노출된 제 1 및 제 2 식각 정지막(122 및 124)을 식각하여 하부 도전층(110)을 노출시킨다. 이때, 제 2 식각 정지막(124)의 식각률이 제 1 식각 정지막(122)의 식각률보다 높고, 이에 따라 제 2 식각 정지막(124)은 폭이 넓고, 제 1 식각 정지막(122)은 폭이 좁게 식각된다. 따라서, 식각 정지막(120)의 식각 프로파일은 상부가 폭이 넓고 하부가 폭이 좁은 포지티브 프로파일을 갖고, 식각 정지막(120)과 하부 도전층(110)의 계면에서 언더컷이 발생되지 않는다.
도 8을 참조하면, 비아홀(144) 및 트렌치(146)의 내벽을 포함한 층간 절연막(130) 상에 장벽 금속층(150)을 형성한다. 이어서, 장벽 금속층(150) 상에 비아홀(144) 및 트렌치(146)을 매립하도록 금속 배선(160)을 형성한다. 이후, 금속 배선(160) 및 장벽 금속층(150)을 연마하여 층간 절연막(140)을 노출시킨다.
한편, 상기 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법은 비아홀이 형성될 영역에 제 1 개구부(142)를 형성한 후 트렌치(146)가 형성될 영역 및 제 1 개구부(142) 하측의 층간 절연막(130)을 식각하여 비아홀(144)과 트렌치(146)를 형성하는 듀얼 다마신 구조를 형성하였다. 그러나, 듀얼 다마신 구조의 형성 방법을 상기 방법에 국한되지 않고 다양한 방법이 가능하다. 예를들어, 트렌치(146)를 먼저 형성한 후 비아홀(144)을 형성할 수도 있다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다. 예를들어 다마신 공정 이외에 식각 정지막을 이용하는 반도체 소자의 제조 공정에 본 발명이 적용될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자의 단면도.
도 2 내지 도 4는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도.
도 5 내지 도 8은 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 110 : 하부 도전층
120 : 식각 정지막 122 : 제 1 식각 정지막
124 : 제 2 식각 정지막 130 : 층간 절연막
140 : 개구부 150 : 장벽 금속층
160 : 금속 배선 142 : 제 1 개구부
144 : 비아홀 146 : 트렌치
Claims (13)
- 반도체 기판 상에 형성되며 막질 차이에 의해 식각률이 다른 적어도 2중 구조의 식각 정지막;상기 식각 정지막 상에 형성되는 층간 절연막;상기 층간 절연막 및 식각 정지막의 소정 영역이 제거된 개구부; 및상기 개구부를 매립하도록 형성된 금속 배선을 포함하고,상기 식각 정지막은 하부막이 상부막보다 식각률이 낮으며,상기 식각 정지막은 하부막에 불순물이 도핑되고 상부막은 상기 불순물이 도핑되지 않고,상기 식각 정지막은 상기 불순물의 도핑 농도가 상부로 갈수록 줄어드는 반도체 소자.
- 삭제
- 삭제
- 삭제
- 반도체 기판 상에 막질 차이에 의해 식각률이 다른 적어도 2중 구조의 식각 정지막을 형성하는 단계;상기 식각 정지막 상에 층간 절연막을 형성한 후 상기 층간 절연막 및 상기 식각 정지막의 일 영역을 식각하여 개구부를 형성하는 단계; 및상기 개구부가 매립되도록 금속 배선을 형성하는 단계를 포함하며,상기 식각 정지막은 하부막이 상부막보다 식각률이 낮고,상기 식각 정지막은 하부막에 불순물을 도핑하고 상부막은 상기 불순물을 도핑하지 않으며, 상기 식각 정지막의 하부막은 상기 불순물의 도핑 농도가 상부로 갈수록 줄어들게 도핑하는 반도체 소자의 제조 방법.
- 제 5 항에 있어서, 상기 적어도 2중 구조의 식각 정지막은 동일 증착 장비에서 인시투로 형성하는 반도체 소자의 제조 방법.
- 삭제
- 삭제
- 제 6 항에 있어서, 상기 식각 정지막은 적어도 2종류의 원료 소오스와 불순물 소오스를 상기 증착 장비에 유입시켜 형성하며, 상기 불순물 소오스의 유입량을 지속적으로 줄여 제 1 두께로 형성한 후 상기 불순물 소오스의 유입을 완전히 중단하여 제 2 두께로 형성하는 반도체 소자의 제조 방법.
- 제 9 항에 있어서, 상기 불순물 소오스의 유입량은 단계적으로 줄이고, 소정 시간 유지하는 반도체 소자의 제조 방법.
- 삭제
- 반도체 기판 상에 막질 차이에 의해 식각률이 다른 적어도 2중 구조의 식각 정지막을 형성하는 단계;상기 식각 정지막 상에 층간 절연막을 형성한 후 상기 층간 절연막 및 상기 식각 정지막의 일 영역을 식각하여 개구부를 형성하는 단계; 및상기 개구부가 매립되도록 금속 배선을 형성하는 단계를 포함하며,상기 식각 정지막은 PECVD 방법으로 형성하고, RF 파워와 압력을 조절하여 상기 식각 정지막의 하부막이 상부막보다 식각률이 낮도록 형성하며,상기 식각 정지막은 제 1 RF 파워와 제 1 압력으로 제 1 두께를 형성한 후 상기 제 1 RF 파워보다 낮은 제 2 RF 파워 및 상기 제 1 압력보다 높은 제 2 압력으로 제 2 두께를 형성하는 반도체 소자의 제조 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090053763A KR100953742B1 (ko) | 2009-06-17 | 2009-06-17 | 반도체 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090053763A KR100953742B1 (ko) | 2009-06-17 | 2009-06-17 | 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100953742B1 true KR100953742B1 (ko) | 2010-04-19 |
Family
ID=42220116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090053763A KR100953742B1 (ko) | 2009-06-17 | 2009-06-17 | 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100953742B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040084668A (ko) * | 2003-03-25 | 2004-10-06 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 그 제조 방법 |
| KR100771370B1 (ko) * | 2005-12-29 | 2007-10-30 | 동부일렉트로닉스 주식회사 | 반도체 장치의 금속 배선 및 그 형성 방법 |
-
2009
- 2009-06-17 KR KR1020090053763A patent/KR100953742B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040084668A (ko) * | 2003-03-25 | 2004-10-06 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 그 제조 방법 |
| KR100771370B1 (ko) * | 2005-12-29 | 2007-10-30 | 동부일렉트로닉스 주식회사 | 반도체 장치의 금속 배선 및 그 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6309801B1 (en) | Method of manufacturing an electronic device comprising two layers of organic-containing material | |
| US6787911B1 (en) | Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing | |
| US6297554B1 (en) | Dual damascene interconnect structure with reduced parasitic capacitance | |
| US8138082B2 (en) | Method for forming metal interconnects in a dielectric material | |
| US20040232552A1 (en) | Air gap dual damascene process and structure | |
| KR100691492B1 (ko) | 플래시 메모리 소자의 금속배선 형성방법 | |
| JP2003332418A (ja) | 半導体装置及びその製造方法 | |
| US7052990B2 (en) | Sealed pores in low-k material damascene conductive structures | |
| US7056826B2 (en) | Method of forming copper interconnects | |
| US6506680B1 (en) | Method of forming connections with low dielectric insulating layers | |
| US7157380B2 (en) | Damascene process for fabricating interconnect layers in an integrated circuit | |
| KR100818108B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
| KR20070087856A (ko) | 반도체 장치의 금속 배선 및 그 형성 방법 | |
| US10453794B2 (en) | Interconnect structure for semiconductor devices | |
| KR100953742B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100591179B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100905828B1 (ko) | 반도체 소자의 금속 배선 및 그 형성 방법 | |
| KR100937953B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100688758B1 (ko) | 반도체 소자의 금속 배선용 갭필 형성 방법 | |
| US11990365B2 (en) | Method for manufacturing semiconductor device | |
| US20230178379A1 (en) | Film deposition for patterning process | |
| KR101051808B1 (ko) | 국부연결배선을 이용한 반도체장치 제조 방법 | |
| KR20070013894A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20040057513A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130412 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140402 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160308 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190311 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 11 |