JP2007220967A - 配線構造とその製造方法及び半導体装置 - Google Patents
配線構造とその製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2007220967A JP2007220967A JP2006041024A JP2006041024A JP2007220967A JP 2007220967 A JP2007220967 A JP 2007220967A JP 2006041024 A JP2006041024 A JP 2006041024A JP 2006041024 A JP2006041024 A JP 2006041024A JP 2007220967 A JP2007220967 A JP 2007220967A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- wiring structure
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 (1)絶縁膜に形成した溝に銅層又は銅を含む合金層を形成する工程、及びバリアメタル層を形成する工程、
(2)前記銅層又は銅を含む合金層の表面を、Co又はNi又はWを含む金属層で構成されるキャップ層を形成する工程、(3)銅拡散防止能を有する有機系絶縁材料層を形成する工程、を有することを特徴とする配線構造の製造方法。前記製造方法を用いて作製した銅層又は銅を含む合金層を有する配線構造。前記配線構造を具備する半導体装置。
【選択図】 図4
Description
銅層又は銅を含む合金層の表面を、Co又はNi又はWを含む金属層で構成されるキャップ層を形成する技術においても、実質的にエッチングを制御するためのストッパー膜は必要であり、上記のSiN、SiCN、SiC系の膜を用いる必要があり、誘電率の高い膜を使用せざるを得ないのが実情である。
これらのことから、Low-k層以外の絶縁膜として、Cu配線のキャップ膜に低誘電率でかつCuの拡散防止能を備えた材料、その配線構造、半導体装置の提案が必要となっている。
(2)前記銅層又は銅を含む合金層の表面を、Co又はNi又はWを含む金属層で構成されるキャップ層を形成する工程、
(3)銅拡散防止能を有する有機系絶縁材料層を形成する工程、
を有することを特徴とする配線構造の製造方法である。
本発明の配線構造の製造方法は、前記銅層又は銅を含む合金層の表面を、Co又はNi又はWを含む金属層で構成されるキャップ層を形成する工程において、前記キャップ層はCo又はNiとWを含む合金により形成されるものであることが好ましい。
また、前記銅層又は銅を含む合金層の表面を、Co又はNi又はWを含む金属層で構成されるキャップ層を形成する工程において、前記キャップ層は1〜30nmの厚みを有するものであることがより好ましい。
また、前記銅層又は銅を含む合金層の表面を、Co又はNi又はWを含む金属層で構成されるキャップ層を形成する工程において、前記キャップ層はCo又はNi又はWを含む金属の無電解メッキにより形成されるものであることが好ましい。
前記銅拡散防止能を有する有機系絶縁材料層は、窒素原子を含む有機系絶縁材料で構成されるものであることが好ましく、ポリベンゾオキサゾールで構成されるものであることがより好ましい。さらに好ましくは、前記銅拡散防止能を有する有機系絶縁材料層は、加熱又は活性放射線照射により反応し得る官能基を有するポリベンゾオキサゾール前駆体より形成されるものである。
また、本発明は、前記製造方法を用いて作製した銅層又は銅を含む合金層を有する配線構造である。
さらに、本発明は、前記配線構造を具備する半導体装置である。
また、本発明は、前記多層配線構造を具備することにより、電気特性に優れる半導体装置を提供できる。
(1)Low−k層及びLow−kハードマスク層に配線層を形成する工程について説明する。
まず、シリコンウエハーにトランジスタ等のデバイスが作製された基板を用意し、その上にLow−k層及びLow−kハードマスク層を形成し、前記Low−k層及びLow−kハードマスク層に配線層を形成するためのフォトレジスト層を形成する(図1)。
さらに具体的には、M1配線を形成するため、Low−k層(2)をCVD法又はスピンコート法等で製膜をする。
前記バリアメタル層は、必要により2種以上の金属層を積層して用いることができる。
前記銅層は、電解メッキ法による銅層の製膜方法に替えて、CVD法により銅層を作製する方法であってもよい。銅層の材質としては、銅以外に、銅を含む合金であってもよい。
配線層の微細化に対応するため、配線抵抗上昇を防ぐためのバリアメタル層の薄膜化がなされるが、薄膜の形成においては、ALD法等により形成することも可能である。また、低誘電率に対応するため、Low−k膜に空孔を導入した材料を用いる場合、配線溝を加工後に、ポアシーリング等に代表される表面処理をすることもできる。
キャップ層の形成方法としては、例えば、低圧CVD法によるWの製膜方法、無電解メッキ法によるCoWPやNiWP等の選択形成方法が挙げられる。前記選択形成方法いついては、例えば、CoWP等の合金を無電解メッキで形成する方法が米国特許第5695810号明細書に開示されている。無電解メッキで作製する場合、Cuを触媒にして製膜する場合やCu表面のCuをパラジウム等に置換してパラジウム等を核にして製膜を行うことができる。また、Cu配線上の選択性向上やCuの酸化層除去のため、例えばシュウ酸等による洗浄等、種々の前処理、後処理を用いることが好ましい。このCu配線上のキャップ層は1〜30nmの範囲で用いるのが好ましい。1nmより薄いとキャップ層にピンホール等が生じると被覆が十分でなくなる場合があり、30nmより厚く形成すると、形成時間が長くなることに加えて、配線間の間隔が短くなり、絶縁性が低下することがある。なお、これらの合金表面をシリサイド化して用いることも可能である。
上記キャップ層(8)の形成位置としては、銅層(7)と有機系絶縁材料層(9)との接触がないよう形成されることが好ましく、例えば、上記工程で平坦化した少なくとも銅層(7)とシード層(6)の露出面上面に、キャップ層(8)を形成して(Fig.4)、銅層(7)と有機系絶縁材料層(9)との接触がないようにしても良いし、上記工程で配線層を平坦化後に、さらに銅層(7)の一部を削除して凹状に加工して、該凹部にキャップ層(8)を形成して(Fig.5)、銅層(7)と有機系絶縁材料層(9)との接触がないようにしても良い。
前記有機系絶縁材料層は、低誘電率の有機系絶縁材料であり、かつ銅拡散防止能を有するもので構成されるものであり、その形成方法としては、真空化で有機系絶縁材料を構成するモノマー等の原料を気化させて、例えばプラズマ重合して作製する方法、有機系絶縁材料を構成するモノマー、オリゴマー、ポリマーを溶剤に溶解し、スピンコート等により製膜し、加熱処理することにより樹脂膜として得る方法などを挙げることができる。前記樹脂膜とする際に、加熱による方法以外にも活性放射線を照射することができ、両者を併用すると、より好ましい。前記活性放射線としては、マイクロ波、可視光、UV光及びX線などの活性エネルギー光線ならびに電子線などが挙げられる。
この中でも、特にポリベンゾオキサゾール樹脂が好ましく、なかでも、ポリベンゾオキサゾール前駆体に、前記環化反応における加熱や活性放射線などにより反応し得る官能基を有するポリベンゾオキサゾール前駆体を溶剤に溶解し、スピンコートで製膜して、加熱又は活性放射線照射により樹脂膜として作製するのが好ましい。
前記ポリベンゾオキサゾールの構造は限定されないが、加熱や活性放射線などにより反応し得る官能基としては、例えば、エチニル基及びフェニルエチニル基などのアセチレン結合を有する官能基、ビフェニレン基、シアナト基、マレイミド基、ナジイミド基、ビニル基、シクロペンタジエニル基等が挙げられる。これらの中でもアセチレン結合を有する官能基が好ましい。
なお、実施例及び比較例で作製した膜を、下記の方法により、比誘電率、Cu拡散性を測定した。
(1)比誘電率
低抵抗(0.01Ωcm以下)のP型Si基板上に製膜した膜を、SSM495(SSM社製)Hgプローブにより測定をした。
(2)Cu拡散性
低抵抗(0.01Ωcm以下)のP型Si基板上に製膜した膜上に、Cuを、メタルマスクを用いて、直径1mmのパッドを真空蒸着により作製し、温度200℃で任意の電界を印加して、1E−2の大電流が流れるまでの時間を測定することにより得た。
窒素ガスフロー下で、2,2−ビス(3−アミノ−4−ヒドロキシフェニル)ヘキサフルオロプロパン36.6g(0.1mol)を、乾燥したN−メチル−2−ピロリドン200gに溶解し、ピリジン17.4g(0.22mol)を添加した後、−15℃に冷却し、イソフタル酸ジクロリド19.3g(0.095mol)を、少しずつ添加した。滴下終了後、−15℃で、1時間撹拌後、室温まで戻し、室温で5時間撹拌した。その後、反応液を、蒸留水4リットルに、小さな液滴で滴下し、沈殿物を集めて乾燥することにより、ポリベンゾオキサゾール樹脂前駆体を得た。得られたポリベンゾオキサゾール樹脂前駆体の数平均分子量(Mn)を、東ソー株式会社製GPCを用いて、ポリスチレン換算で求めたところ、19,000であった。
このポリベンゾオキサゾール樹脂前駆体10gを、N−メチル−2−ピロリドン50gに溶解し、50nmのフィルターでろ過して、コーティング用の塗布液を得た。
製造例1において、2,2−ビス(3−アミノ−4−ヒドロキシフェニル)ヘキサフルオロプロパン36.6g(0.1mol)の代わりに、3,3’,4,4’−テトラアミノビフェニル)を用いた以外は、全て製造例1と同様にして、ポリベンズイミダゾール樹脂前駆体を得た。この樹脂の数平均分子量(Mn)を、東ソー株式会社製GPCを用いて、ポリスチレン換算で求めたところ、16,000であった。このポリベンズイミダゾール前駆体樹脂を用いて、製造例1と同様にして塗布膜を調製した。
製造例1において、2,2−ビス(3−アミノ−4−ヒドロキシフェニル)ヘキサフルオロプロパン36.6g(0.1mol)の代わりに、9,9−ビス(3−アミノー4−ヒドロキシフェニル)フルオレン38.0g(0.1mol)を、イソフタル酸ジクロリド19.3g(0.095mol)の代わりに5−フェニルエチニルイソフタル酸28.8g(0.095mol)用いた以外は、全て製造例1と同様にして、ポリベンゾオキサゾール樹脂前駆体を得た。この樹脂の数平均分子量(Mn)を、東ソー株式会社製GPCを用いて、ポリスチレン換算で求めたところ、18,000であった。このポリベンゾオキサゾール前駆体樹脂を用いて、製造例1と同様にして塗布膜を調製した。
シリコン基板上に、CuをPVD法により作製し、その基板を、10%しゅう酸で洗浄し、次いで、PdCl2の溶液中に40℃、3分間浸漬する事により、Cu上にPd触媒を置換する。引き続いて、5%塩化ニッケル、10%シュウ酸アンモニウム、2%タングステン酸アンモニウム、5%次亜燐酸アンモニウムの液中に、80℃で浸漬し、NiWPの製膜を行った。
このようにして、Siウエハー上にCu層、Cu上にNiWP層を製膜した。
次いで、製造例1で得た塗布液を、上記NiWP層が形成された基板上に、スピンコーターを用いて、500rpm/5秒、1200rpm30秒回転塗布し、100℃ホットプレート上で1分、200℃ホットプレート上で30秒乾燥し、窒素を30L/分フローの電気炉中で、400℃/1時間加熱して塗布膜を得た。
シリコン基板上に、CuをPVD法により作製し、その基板を、10%しゅう酸で洗浄し、次いで、PdCl2の溶液中に40℃、3分間浸漬する事により、Cu上にPd触媒を置換する。引き続いて、5%塩化コバルト、10%シュウ酸アンモニウム、2%タングステン酸アンモニウム、5%次亜燐酸アンモニウムの液中に、80℃で浸漬し、CoWPの製膜を行った。
このようにして、Siウエハー上にCu層、Cu上にCoWP層を製膜した。
上記CoWP層が形成された基板上に、製造例1で得た塗布液を用いて、実施例1と同様にして塗布膜を得た。
製造例2で得た塗布液を用いて、実施例1で用いたNiWP層が形成された基板上に、実施例1と同様の方法により、塗布膜を得た。
製造例4で得た塗布液を用いて、実施例2で用いたCoWP層が形成された基板上に、実施例1と同様の方法により、塗布膜を得た。
シリコン基板上に、CVD法により、トリメチルシラン、NH3、Heガスを用いて膜厚100nmになるようにSiCN膜の製膜を行った。
実施例1で用いたNiWP層が形成された基板上に、比較例1と同様の方法により、SiCN膜を得た。
2 Low−k層
3 Low−kハードマスク層
4 フォトレジスト層
5 バリアメタル層
6 シード層
7 銅層
8 キャップ層
9 有機系絶縁材料層
Claims (9)
- (1)絶縁膜に形成した溝に、銅層又は銅を含む合金層を形成する工程、及びバリアメタル層を形成する工程、
(2)前記銅層又は銅を含む合金層の表面を、Co又はNi又はWを含む金属層で構成されるキャップ層を形成する工程、
(3)銅拡散防止能を有する有機系絶縁材料層を形成する工程、
を有することを特徴とする配線構造の製造方法。 - 前記銅層又は銅を含む合金層の表面を、Co又はNi又はWを含む金属層で構成されるキャップ層を形成する工程において、前記キャップ層はCo又はNi又はWを含む合金より形成されるものである請求項1記載の配線構造の製造方法。
- 前記銅層又は銅を含む合金層の表面を、Co又はNi又はWを含む金属層で構成されるキャップ層を形成する工程において、前記キャップ層は1〜30nmの厚みを有するものである請求項1又は2に記載の配線構造の製造方法。
- 前記銅層又は銅を含む合金層の表面を、Co又はNi又はWを含む金属層で構成されるキャップ層を形成する工程において、前記キャップ層はCo又はNi又はWを含む金属の無電解メッキにより形成されるものである請求項1〜3のいずれか1項に記載の配線構造の製造方法。
- 前記銅拡散防止能を有する有機系絶縁材料層は、窒素原子を含む有機系絶縁材料で構成されるものである、請求項1〜4のいずれか1項に記載の配線構造の製造方法。
- 前記銅拡散防止能を有する有機系絶縁材料層は、ポリベンゾオキサゾールで構成されるものである、請求項1〜5のいずれか1項に記載の配線構造の製造方法。
- 前記銅拡散防止能を有する有機系絶縁材料層は、加熱又は活性放射線照射により反応し得る官能基を有するポリベンゾオキサゾール前駆体より形成されるものである、請求項1〜6いずれか1項に記載の配線構造の製造方法。
- 請求項1〜7のいずれか1項に記載の製造方法を用いて作製した銅層又は銅を含む合金層を有する配線構造。
- 請求項8に記載の配線構造を具備する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006041024A JP2007220967A (ja) | 2006-02-17 | 2006-02-17 | 配線構造とその製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006041024A JP2007220967A (ja) | 2006-02-17 | 2006-02-17 | 配線構造とその製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007220967A true JP2007220967A (ja) | 2007-08-30 |
Family
ID=38497899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006041024A Pending JP2007220967A (ja) | 2006-02-17 | 2006-02-17 | 配線構造とその製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007220967A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10763204B2 (en) | 2016-09-12 | 2020-09-01 | Denso Corporation | Semiconductor device |
US11322441B2 (en) | 2020-03-17 | 2022-05-03 | Kioxia Corporation | Semiconductor storage device including a memory cell array and manufacturing method of the same |
CN117156661A (zh) * | 2023-10-30 | 2023-12-01 | 四川龙裕天凌电子科技有限公司 | 高频微波印制电路板及其加工制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004095865A (ja) * | 2002-08-30 | 2004-03-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2004296515A (ja) * | 2003-03-25 | 2004-10-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005056945A (ja) * | 2003-08-08 | 2005-03-03 | Hitachi Ltd | 半導体装置の製造方法 |
JP2005311069A (ja) * | 2004-04-21 | 2005-11-04 | Jsr Corp | 半導体装置およびその製造方法 |
WO2005114724A1 (ja) * | 2004-05-21 | 2005-12-01 | Jsr Corporation | 積層体および半導体装置 |
-
2006
- 2006-02-17 JP JP2006041024A patent/JP2007220967A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004095865A (ja) * | 2002-08-30 | 2004-03-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2004296515A (ja) * | 2003-03-25 | 2004-10-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005056945A (ja) * | 2003-08-08 | 2005-03-03 | Hitachi Ltd | 半導体装置の製造方法 |
JP2005311069A (ja) * | 2004-04-21 | 2005-11-04 | Jsr Corp | 半導体装置およびその製造方法 |
WO2005114724A1 (ja) * | 2004-05-21 | 2005-12-01 | Jsr Corporation | 積層体および半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10763204B2 (en) | 2016-09-12 | 2020-09-01 | Denso Corporation | Semiconductor device |
US11322441B2 (en) | 2020-03-17 | 2022-05-03 | Kioxia Corporation | Semiconductor storage device including a memory cell array and manufacturing method of the same |
CN117156661A (zh) * | 2023-10-30 | 2023-12-01 | 四川龙裕天凌电子科技有限公司 | 高频微波印制电路板及其加工制造方法 |
CN117156661B (zh) * | 2023-10-30 | 2024-02-02 | 四川龙裕天凌电子科技有限公司 | 高频微波印制电路板及其加工制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI269373B (en) | Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof | |
TWI277158B (en) | Multilayered cap barrier in microelectronic interconnect structures | |
TWI402887B (zh) | 用以整合具有改良可靠度之超低k介電質之結構與方法 | |
TWI358105B (en) | Method for fabricating semiconductor device | |
JP3189781B2 (ja) | 半導体装置の製造方法 | |
TWI602246B (zh) | 半導體裝置及其製造方法及清洗液 | |
CN100440433C (zh) | 制造半导体器件的方法 | |
TW201207995A (en) | Interconnect structure with an oxygen-doped SiC antireflective coating and method of fabrication | |
TW201142945A (en) | Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition | |
US7064060B2 (en) | Method for manufacturing semiconductor device | |
US7830012B2 (en) | Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device | |
JP2007324536A (ja) | 層間絶縁膜およびその製造方法、ならびに半導体装置 | |
JP2007220967A (ja) | 配線構造とその製造方法及び半導体装置 | |
JP5194503B2 (ja) | 樹脂膜の製造方法、樹脂膜及び半導体装置 | |
JP2005311350A (ja) | 半導体装置の製造方法 | |
JP4223012B2 (ja) | 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 | |
JP2007081162A (ja) | 半導体装置およびその製造方法 | |
EP2457932A1 (en) | Composition for film formation, insulating film, and semiconductor device | |
JP2003252982A (ja) | 有機絶縁膜材料、その製造方法、有機絶縁膜の形成方法、及び、有機絶縁膜を設けた半導体装置 | |
EP3413131B1 (en) | Positive-type photosensitive resin composition | |
JP2005093688A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004281837A (ja) | 半導体装置の製造方法 | |
JP2004260076A (ja) | 被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置 | |
JPH0677208A (ja) | 半導体装置の製造方法 | |
JP2010070618A (ja) | 絶縁膜形成用組成物、絶縁膜、および電子デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Effective date: 20101026 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20110118 Free format text: JAPANESE INTERMEDIATE CODE: A02 |