JP2005311069A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005311069A
JP2005311069A JP2004125901A JP2004125901A JP2005311069A JP 2005311069 A JP2005311069 A JP 2005311069A JP 2004125901 A JP2004125901 A JP 2004125901A JP 2004125901 A JP2004125901 A JP 2004125901A JP 2005311069 A JP2005311069 A JP 2005311069A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
silica
layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004125901A
Other languages
English (en)
Inventor
Kaori Shirato
香織 白土
Atsushi Shioda
淳 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Priority to JP2004125901A priority Critical patent/JP2005311069A/ja
Publication of JP2005311069A publication Critical patent/JP2005311069A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 銅を含む導電層の上に銅の拡散を良好に抑制することができるバリア層を有する半導体装置を提供する。
【解決手段】 本発明の半導体装置は、基材と、
前記基材の上に設けられた導電層20と、
前記導電層20の上方に設けられたバリア膜30と、を含み、
前記バリア膜30は、ポリベンゾオキサゾールを加熱して得られた膜である
【選択図】 図1


Description

本発明は、銅を含む導電材料からなる配線を有する半導体装置およびその製造方法に関する。
近年、半導体装置の微細化に伴い、レベルの異なる層に形成された配線を接続するために多層配線の技術が用いられている。このような多層配線の技術として、従来例の一つに第1絶縁層上に設けられた第1配線層と、この第1配線層を覆い、かつ第1配線層の上にコンタクトホールを有する層間絶縁層と、コンタクトホール上に設けられた第2配線層とを有する構造をあげることができる。この場合、コンタクトホールには、導電層であるコンタクト層が設けられ、第1配線層と第2配線層とを電気的に接続している。このようなコンタクト層の導電材料として銅が用いられることがある。銅は、RC遅延を低減し、高速動作性の向上を図ることができる点で有望視されている。しかし、そのような利点がある一方で、銅は、層間絶縁層などの各種絶縁層へ拡散しやすい材質であることが知られている。そのため、銅を用いて配線を形成する際には、銅の上に拡散を防止するためのバリア層を形成することがある。バリア層の材質しては、窒化シリコン膜が用いられることがある。しかし、窒化シリコン膜は、銅の拡散は低減できるものの比誘電率が高いために、配線遅延を招くことがあった。また、バリア層として用いられる他の材質としては、ポリカルボシラン化合物を硬化して得られるポリカルボシラン膜が挙げられる(特許文献1参照)。特許文献1に記載されているポリカルボシラン膜では、基材上に膜形成用組成物を塗布した後に酸化雰囲気で加熱処理を行っている。
米国特許第5,602,060号明細書
しかし、上述の方法では、良好なSi−O結合を有する膜を形成することができないことがある。また、減圧雰囲気下で硬化処理を行うことにより、橋かけ重合をさせ高密度な膜を形成する方法もある。しかし、これらの形成方法では、膜厚の制御が困難であったり、また熱的安定性の面からもさらなる向上が望まれている。
本発明の目的は、特に銅を含む導電層を有する半導体装置であって、導電層の上にバリア層を形成することで金属の拡散が抑制された半導体装置を提供することにある。
本発明の半導体装置は、基材と、
前記基材の上方に設けられたシリカ系絶縁膜と、
前記基材上のシリカ系絶縁膜中に設けられた導電層と、
前記シリカ系絶縁膜および導電層の上に設けられたバリア膜と、を含み、
前記バリア膜は、ポリベンゾオキサゾールである。
本発明の半導体装置は、さらに、下記の態様をとることができる。
本発明の半導体装置において、前記導電層は、銅を含む層であることができる。
本発明の半導体装置において、前記絶縁層は、比誘電率が3以下の低比誘電率のシリカ系膜であることができる。
本発明の半導体装置において、前記低比誘電率のシリカ系膜は、下記一般式(1)〜(4)で表される化合物からなる群から選ばれた少なくとも1種の化合物を加水分解、縮合して得られる加水分解縮合物を加熱してなる膜であることができる。
HSi(OR ・・・・・(1)
(式中、Rは1価の有機基を示す。)
Si(OR4−a ・・・・・(2)
(式中、Rはフッ素原子または1価の有機基、Rは1価の有機基、aは1〜2の整数を示す。)
Si(OR ・・・・・(3)
(式中、Rは1価の有機基を示す。)
(RO)3−bSi−(R−Si(OR3−c (4)
〔式中、R〜Rは同一または異なり、それぞれ1価の有機基、bとcは同一または異なり、0〜2の整数、Rは酸素原子、フェニレン基または−(CH−で表される基(ここで、nは1〜6の整数である)、dは0または1を示す。〕
本発明の半導体装置において、前記基材は、Si、Si−Ge、GaAs、InP、GaP、GaN層の少なくともいずれか1種の層を含むことができる。
本発明の半導体装置の製造方法は、基材の上方にシリカ系絶縁膜を形成し、シリカ系絶縁膜をパターン加工した後、導電層を埋め込み、CMPにより上部を平坦化した後、前記シリカ系絶縁膜および導電層の上にバリア層を形成すること、を含み、
前記バリア層の形成は、ポリベンゾオキサゾール前駆体を含む組成物を塗布して塗膜を形成した後に、該塗膜を加熱することを含むことができる。
本発明の半導体装置によれば、銅の拡散バリア層としてポリベンゾオキサゾール膜を用いている。ポリベンゾオキサゾール膜は、低比誘電率であり、かつ高密度および高ガラス転移温度であるため、導電層を構成する材料である銅などの金属の拡散を防止することができる。
1.半導体装置
以下、本発明について図1を参照しながらさらに詳細に説明する。図1は、本発明の一例にかかる半導体装置を模式的に示す断面図である。
図1に示すように、本実施の形態の半導体装置は、基材8の上方に設けられた第1絶縁層10と、第1絶縁層10に設けられた所定のパターンを有する配線層20と、配線層20の上面を覆うように設けられたバリア膜30とを有する。
基材8としては、Si、Si−Ge、GaAs、InP、GaP、GaN層の少なくともいずれか1種の層を挙げることができる。
配線層20は、所定のパターンを有しており、その材質としては、公知の絶縁材料を挙げることができる。配線層20は単一の金属層で形成されている必要はなく、金属の窒化物層や酸化物層などとの積層構造をとっていてもよく、たとえば、窒化チタン層、窒化タンタル層、アルミニウム、アルミニウムの合金層、銅、銅の合金層などが例示される。配線層は、導電層もしくは絶縁層の上に形成されている。
バリア膜30は、アミノ基を2個有するフェノール化合物とジカルボン酸化合物とを反応させてなるポリベンゾオキサゾール前駆体を加熱して得られた膜である。バリア膜30は、少なくとも配線層20の上面を覆うように設けられていればよい。
まず、バリア膜30を形成するための膜形成用組成物について説明する。
本発明の半導体装置に含まれるバリア膜30は、アミノ基を2個有するフェノール化合物と、ジカルボン酸化合物とを反応させて得られるポリベンゾオキサゾール前駆体を縮合させてなるポリベンゾオキサゾール膜である。まず、ポリベンゾオキサゾール前駆体について説明する。ポリベンゾオキサゾール前駆体は、アミノ基を2個有するフェノール化合物と、ジカルボン酸化合物とを反応させて得られる。以下に、ポリベンゾオキサゾール前駆体に用いられるアミノ基を2個有するフェノール化合物およびジカルボン酸化合物について説明する。
(アミノ基を2個有するフェノール化合物)
本発明に用いるアミノ基を2個有するフェノール化合物は、好ましくは、単環型、ビフェニル型、フルオレン型のものである。これらは単独でもよく、また2種類以上を組み合せて使用してもよい。
(ジカルボン酸化合物)
本発明のバリア膜30のためのジカルボン酸化合物の例としては、芳香族ジカルボン酸化合物が好ましい。これらは単独で用いてもよく、また2種類以上を組み合わせて使用してもよい。また、加熱により架橋するエチニル、フェニルエチニル、アルキルエチニル、ビフェニレン、及び内部アセチレン、シアネート基、マレイミド基、エポキシ基、アリル基などの架橋性基を有するジカルボン酸化合物を組み合わせて使用しても良い。
これら架橋性基を有するジカルボン酸化合物を用いることで、より耐熱性を向上させることができる。
(膜形成用組成物の調整方法)
本発明のバリア膜30にかかるポリベンゾオキサゾール前駆体の製造方法の例としては、アミノ基を2個有するフェノール化合物の少なくとも1種と、ジカルボン酸化合物とを用いて、従来の酸クロリド法、活性化エステル法、ポリリン酸やジシクロヘキシルカルボジイミド等の脱水縮合剤の存在下で縮合反応等の方法を挙げることができる。これらの製造方法の中で、例えば、酸クロリド法では、使用する酸クロリドは、まず、N,N'−ジメチルホルムアミド等の触媒存在下で、ジカルボン酸化合物と過剰量の塩化チオニルとを、室温ないし130℃程度の温度で反応させ、過剰の塩化チオニルを加熱及び減圧により留去した後、残査をヘキサン等の溶媒で再結晶することにより得ることができる。このようにして製造したジカルボン酸クロリドを、ビスアミノフェノール化合物と共に、通常N−メチル−2−ピロリドン、N,N'−ジメチルアセトアミド等の極性溶媒に溶解し、ピリジン等の酸受容剤存在下で、室温ないし−30℃程度の温度で反応させることにより、ポリベンゾオキサゾール前駆体を得ることができる。
本発明のポリベンゾオキサゾール前駆体は、加熱することにより縮合反応または/及び架橋反応を生じさせ、ポリベンゾオキサゾールを得ることができる。ポリベンゾオキサゾール前駆体の分子量は、1,000〜500,000が好ましいが、より好ましくは、5,000〜50,000とするのが良い。500,000以上の場合は、例えば有機溶剤へ溶解した際にワニスの粘度が高く、取り扱いが非常に困難になり実用的ではない。1,000以下の場合は、フィルム化できない場合がある。
本発明のポリベンゾオキサゾール前駆体は、例えば、N−メチル−2−ピロリドン等の有機溶媒に溶解することでワニスを作製し、このワニスを適当な支持体、例えば、シリコーンウエーハやセラミック基板等に塗布する。塗布方法としては、スピンナーを用いた回
転塗布、スプレーコーターを用いた噴霧塗布、浸漬、印刷、ロールコーティング等が挙げられる。その後、乾燥し、加熱処理をして、溶媒除去に続いて、縮合反応、及び架橋性基を有する場合は架橋反応させ、ポリベンゾオキサゾールとし、それを含む絶縁膜として使用することができる。
本発明において、ポリベンゾオキサゾール前駆体をたとえば有機溶媒に溶解したものを膜形成用組成物として用いる。有機溶媒としては、例えば、炭酸プロピレン、ジアセトンアルコール、N−メチル−2−ピロリドン、γ−ブチロラクトン、N,N−ジメチルアセ
トアミド、ジメチルスルホキシド、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールジブチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノプロピルエーテル、プロピレングリコール1−モノ−n−ブチルエーテル、プロピレングリコールジアセテート、ジプロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、シクロヘキサノン、シクロペンタノン、乳酸メチル、乳酸エチル、乳酸ブチル、メチル−1,3−ブチレングリコールアセテート、1,3−ブチレングリコール−3−モノメチルエーテル、ピルビン酸メチル、ピルビン酸エチル、メチル−3−メトキシプロピオネート、シクロヘキサノン、シクロペンタノン、アニソール、4−エチルシクロヘキサノン、フェニルシクロヘキサノン、ジプロピレングリコールプロピルエーテル、ジプロピレングリコールブチルエーテル、トリプロピレングリコールメチルエーテル、トリプロピレングリコールプロピルエーテル、トリプロピレングリコールブチルエーテル等を挙げることができる。これらは1種または2種以上を混合して用いることができる。
本発明のバリア膜30のための膜形成用組成物には、必要に応じて、各種添加剤として、界面活性剤、シラン系に代表されるカップリング剤、酸素ラジカルやイオウラジカルを加熱により発生するラジカル開始剤等を添加することができる。また、当該前駆体に、感光剤としてのナフトキノンジアジド化合物と一緒に用いることで、感光性樹脂組成物として用いることが可能である。
バリア層は、銅を含む導電材料からなるトレンチ層26の上面を覆うことができるだけの膜厚を有していればよく、その膜厚は特に限定されるものではない。
本発明の半導体装置によれば、配線層20の上面には、ポリベンゾオキサゾール膜からなるバリア膜30が設けられている。ポリベンゾオキサゾール膜は、高密度、高ガラス転移温度を有し、低誘電率膜であるため、特に、銅の拡散を防止するバリア膜として好適に用いることができる。その結果、銅などの拡散による絶縁層の劣化などが抑制され、信頼性の高い半導体装置を提供することができる。
なお、本実施の形態の半導体装置の例として、配線層20の上にバリア膜30が設けられている態様のみを図示したが、バリア膜30の上に公知の絶縁層を設けその配線層20中に、配線層20と上層の配線層(図示せず)とを電気的に接続するためのコンタクト層(図示せず)などの各種を配線層を設けることができる。
2.半導体装置の製造方法
次に、図1に示す半導体装置の製造方法の一例について説明する。まず、第1絶縁層10と、所定のパターンを有する配線層20を形成する。配線層20の形成方法は、公知の技術により行うことができる。配線層20の材質としては、上述した導電性材料を用いることができる。ついで、少なくとも配線層20を覆うようにその上にバリア膜30を形成する。バリア膜30の形成では、まず、前述のポリベンゾオキサゾール前駆体を含む膜形成用組成物を用いて第1絶縁層10および配線層20の上に塗膜を形成する。塗膜の形成方法としては、スピンコート、浸漬法、ロールコート法、スプレー法などを例示すること
ができる。ついで、塗膜に熱処理を施し前駆体を縮合させる。これにより、バリア膜30を形成することができる。
ついで、このバリア膜30の上に、絶縁層(図示せず)を形成し、シングルダマシン法やデュアルダマシン法により配線層を形成することができる。以上の工程により、本発明の一例にかかる半導体装置を製造することができる。
3.実施例
以下、本発明を実施例を挙げてさらに具体的に説明する。ただし、以下の記載は、本発明の態様例を概括的に示すものであり、特に理由なく、かかる記載により本発明は限定されるものではない。なお、実施例および比較例中の部および%は、特記しない限り、それぞれ重量部および重量%であることを示している。
[合成例1](バリア膜のための膜形成用組成物の調整)
窒素ガスフロー下で、2,6-ジヒドロキシ-3,5-ジアミノ-1−安息香酸18.4g(0.1mol)を、乾燥したN−メチル−2−ピロリドン200gに溶解し、ピリジン17.4g(0.22mol)を添加した後、−15℃に冷却し、テレフタル酸ジクロリド19.
3g(0.095mol)を、少しずつ添加した。滴下終了後、−15℃で、1時間撹拌後、室温まで戻し、室温で5時間撹拌した。その後、反応液を蒸留水4リットルに小さな液滴で滴下し、沈殿物を集めて乾燥することにより、ポリベンゾオキサゾール前駆体を得た。得られたポリベンゾオキサゾール前駆体の数平均分子量(Mn)を、東ソー株式会社製GPCを用いてポリスチレン換算で求めたところ、10,000であった。このポリベンゾ
オキサゾール前駆体10gを、N−メチル−2−ピロリドン50gに溶解し、孔径200nmのテフロン(R)フィルターでろ過して、コーティング用のワニスを得た。このワニスを、ガラス板上にドクターナイフを用いて塗布した。その後、窒素雰囲気のオーブン中で、70℃/1時間、150℃/30分、420℃/1時間の順で加熱し、フィルムを得た。ガラス転移温度は450℃以上、熱分解温度は560℃、溶解性は良好、比誘電率は、2.98であった。
8インチシリコンウエハ上に厚さ1000ÅのシランとアンモニアのCVD膜(元素組成は、Si(50atomic%)、O(4atomic%)、C(3atomic%)、N(40atomic%)、H(4atomic%)を形成し、フォトレジストパターンをマスクにしてRIE法によりエッチングを行いCVD膜に溝を形成した後、銅を前記溝に埋め込み、CMP法で表面を平坦化し、絶縁膜中に導電層を形成した。
この上に合成例1で調整したバリア膜用の膜形成用組成物を厚さ500Åに塗布した後、さらにこの基板を420℃の窒素雰囲気のホットプレートで60分間焼成した。得られた積層膜に対して、蒸着法によりアルミニウム電極パターンを形成させ絶縁破壊電圧測定用サンプルを作成した。横河・ヒューレットパッカード(株)製、HP16451B電極およびHP4284AプレシジョンLCRメータを用いてIV法により当該塗膜の絶縁破壊電圧を測定したところ、6.0MV/cmと良好な絶縁破壊耐性を示した。その結果、本実施例によれば、導電層の上にバリア膜を有することで、その上方に形成される絶縁層に銅が拡散することを防ぐことができることが確認された。
本発明の半導体装置の一例を模式的に示す断面図である。
符号の説明
10 絶縁層、 20 配線層、 30 バリア膜

Claims (7)

  1. 基材と、
    前記基材の上方に設けられたシリカ系絶縁膜と、
    前記基材上のシリカ系絶縁膜中に設けられた導電層と、
    前記シリカ系絶縁膜および導電層の上に設けられたバリア膜と、を含み、
    前記バリア膜は、ポリベンゾオキサゾールである、半導体装置。
  2. 請求項1において、
    前記導電層は、銅を含む層である、半導体装置。
  3. 請求項1または2において、
    前記絶縁膜は、比誘電率が3以下の低比誘電率のシリカ系膜である、半導体装置。
  4. 請求項3において、
    低比誘電率のシリカ系膜が、下記一般式(1)〜(4)で表される化合物からなる群から選ばれた少なくとも1種の化合物を加水分解、縮合して得られる加水分解縮合物を加熱してなる膜である、半導体装置。
    HSi(OR ・・・・・(1)
    (式中、Rは1価の有機基を示す。)
    Si(OR4−a ・・・・・(2)
    (式中、Rはフッ素原子または1価の有機基、Rは1価の有機基、aは1〜2の整数を示す。)
    Si(OR ・・・・・(3)
    (式中、Rは1価の有機基を示す。)
    (RO)3−bSi−(R−Si(OR3−c (4)
    〔式中、R〜Rは同一または異なり、それぞれ1価の有機基、bとcは同一または異なり、0〜2の整数、Rは酸素原子、フェニレン基または−(CH−で表される基(ここで、nは1〜6の整数である)、dは0または1を示す。〕
  5. 請求項1〜4のいずれかにおいて、
    前記基材は、Si、Si−Ge、GaAs、InP、GaP、GaN層の少なくともいずれか1種の層を含む、半導体装置。
  6. 基材の上方にシリカ系絶縁膜を形成し、シリカ系絶縁膜をパターン加工した後、導電層を埋め込み、CMPにより上部を平坦化した後、前記シリカ系絶縁膜および導電層の上にバリア層を形成すること、を含み、
    前記バリア層の形成は、ポリベンゾオキサゾール前駆体を含む組成物を塗布して塗膜を形成した後に、該塗膜を加熱することを含む、半導体装置の製造方法。
  7. 請求項6において、
    前記導電層として銅を含む層を形成する、半導体装置の製造方法。
JP2004125901A 2004-04-21 2004-04-21 半導体装置およびその製造方法 Pending JP2005311069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004125901A JP2005311069A (ja) 2004-04-21 2004-04-21 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004125901A JP2005311069A (ja) 2004-04-21 2004-04-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005311069A true JP2005311069A (ja) 2005-11-04

Family

ID=35439485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004125901A Pending JP2005311069A (ja) 2004-04-21 2004-04-21 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005311069A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220967A (ja) * 2006-02-17 2007-08-30 Sumitomo Bakelite Co Ltd 配線構造とその製造方法及び半導体装置
JP2008016640A (ja) * 2006-07-06 2008-01-24 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置
JP2021162317A (ja) * 2020-03-30 2021-10-11 昭和電工マテリアルズ株式会社 重金属イオンの拡散性の評価方法、構造体及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151500A (ja) * 2000-08-31 2002-05-24 Sumitomo Bakelite Co Ltd 有機絶縁膜用材料及び有機絶縁膜
JP2003092294A (ja) * 2001-09-17 2003-03-28 Jsr Corp 積層膜、積層膜の形成方法、絶縁膜ならびに半導体用基板
JP2004068005A (ja) * 2002-06-27 2004-03-04 Infineon Technologies Ag 銅の拡散に対するバリア効果を有する誘電体
JP2004111795A (ja) * 2002-09-20 2004-04-08 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151500A (ja) * 2000-08-31 2002-05-24 Sumitomo Bakelite Co Ltd 有機絶縁膜用材料及び有機絶縁膜
JP2003092294A (ja) * 2001-09-17 2003-03-28 Jsr Corp 積層膜、積層膜の形成方法、絶縁膜ならびに半導体用基板
JP2004068005A (ja) * 2002-06-27 2004-03-04 Infineon Technologies Ag 銅の拡散に対するバリア効果を有する誘電体
JP2004111795A (ja) * 2002-09-20 2004-04-08 Renesas Technology Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220967A (ja) * 2006-02-17 2007-08-30 Sumitomo Bakelite Co Ltd 配線構造とその製造方法及び半導体装置
JP2008016640A (ja) * 2006-07-06 2008-01-24 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置
JP2021162317A (ja) * 2020-03-30 2021-10-11 昭和電工マテリアルズ株式会社 重金属イオンの拡散性の評価方法、構造体及びその製造方法
JP7452187B2 (ja) 2020-03-30 2024-03-19 株式会社レゾナック 重金属イオンの拡散性の評価方法、及び、構造体の製造方法

Similar Documents

Publication Publication Date Title
KR100795714B1 (ko) 마이크로일렉트로닉 장치의 제조에 있어서 유기 중합체유전체용 하드마스크로서의 유기 규산염 수지
KR101992690B1 (ko) 하지층용 방향족 수지
US20070178319A1 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device
KR102289697B1 (ko) 유기막 조성물 및 패턴형성방법
US7358316B2 (en) Process for preparing organic silicate polymer
KR20040087888A (ko) 절연막 형성용 코팅 조성물, 이를 이용한 저유전 절연막의제조방법 및 이로부터 제조되는 반도체 소자용 저유전절연막과 이를 포함하는 반도체 소자
KR20170045592A (ko) 중합체, 유기막 조성물, 및 패턴형성방법
US7608928B2 (en) Laminated body and semiconductor device
JP4142643B2 (ja) 有機シリケート重合体およびこれを含む絶縁膜
KR101850890B1 (ko) 유기막 조성물, 유기막, 및 패턴형성방법
US7728065B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
KR101767080B1 (ko) 하드마스크 조성물 및 상기 하드마스크 조성물을 사용하는 패턴형성방법
US20180033688A1 (en) Gap-fill polymer for filling fine pattern gaps and method for fabricating semiconductor device using the same
JP2005311069A (ja) 半導体装置およびその製造方法
KR101804258B1 (ko) 중합체, 유기막 조성물, 유기막, 및 패턴형성방법
TWI283254B (en) Film-forming composition containing carbosilane-based polymer and film obtained from the same
KR100826208B1 (ko) 유기실록산 중합체의 제조방법, 및 이를 이용한 절연막의제조방법
JP2004307693A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
KR20190038111A (ko) 중합체, 유기막 조성물, 및 패턴 형성 방법
JP4344903B2 (ja) 半導体素子用の層間絶縁膜形成用材料
KR20070022775A (ko) 적층체 및 반도체 장치
JP4378805B2 (ja) ポリベンゾオキサゾール樹脂及びその前駆体
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
KR0149237B1 (ko) 반도체 디바이스와 그 제조 방법
TWI824696B (zh) 硬遮罩組合物、硬遮罩層以及形成圖案的方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20060501

Free format text: JAPANESE INTERMEDIATE CODE: A711

A521 Written amendment

Effective date: 20060501

Free format text: JAPANESE INTERMEDIATE CODE: A821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A977 Report on retrieval

Effective date: 20081120

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100609

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20101013

Free format text: JAPANESE INTERMEDIATE CODE: A02