JP2008016640A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008016640A
JP2008016640A JP2006186361A JP2006186361A JP2008016640A JP 2008016640 A JP2008016640 A JP 2008016640A JP 2006186361 A JP2006186361 A JP 2006186361A JP 2006186361 A JP2006186361 A JP 2006186361A JP 2008016640 A JP2008016640 A JP 2008016640A
Authority
JP
Japan
Prior art keywords
wiring
copper
film
insulating film
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006186361A
Other languages
English (en)
Inventor
Nobuhide Maeda
展秀 前田
Shinya Arase
荒瀬  慎哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CONSORTIUM ADVANCED SEMICONDUCTOR MATERIALS & RELATED TECHNOLOGIES
CONSORTIUM FOR ADVANCED SEMICONDUCTOR MATERIALS &RELATED TECHNOLOGIES
Consortium for Advanced Semiconductor Materials and Related Technologies
Original Assignee
CONSORTIUM ADVANCED SEMICONDUCTOR MATERIALS & RELATED TECHNOLOGIES
CONSORTIUM FOR ADVANCED SEMICONDUCTOR MATERIALS &RELATED TECHNOLOGIES
Consortium for Advanced Semiconductor Materials and Related Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CONSORTIUM ADVANCED SEMICONDUCTOR MATERIALS & RELATED TECHNOLOGIES, CONSORTIUM FOR ADVANCED SEMICONDUCTOR MATERIALS &RELATED TECHNOLOGIES, Consortium for Advanced Semiconductor Materials and Related Technologies filed Critical CONSORTIUM ADVANCED SEMICONDUCTOR MATERIALS & RELATED TECHNOLOGIES
Priority to JP2006186361A priority Critical patent/JP2008016640A/ja
Publication of JP2008016640A publication Critical patent/JP2008016640A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】絶縁膜自体にCu拡散防止機能を持たせ、製造工程が簡略化されてコストが低廉で、比誘電率が抑えられて、処理速度が速い高性能な半導体装置を提供する。
【解決手段】銅配線膜1,7と配線間絶縁膜2,6とからなる銅配線構造と、上層の銅配線膜7と下層の銅配線膜1との間に層間絶縁膜4を具備し、更に前記層間絶縁膜に形成されたビア10に充填された銅9を介して前記上層の銅配線膜と下層の銅配線膜とが電気的に接続されている半導体装置において、前記配線間絶縁膜および前記層間絶縁膜は、C,N,O,Hを構成元素として含む有機樹脂で構成される。 前記有機樹脂は、構成O元素が、必ず、共有結合で結合された銅拡散防止性のものであり、前記銅配線膜と前記配線間絶縁膜を構成する銅拡散防止性の有機樹脂とは、直接、接触しており、前記ビアに充填された銅と前記層間絶縁膜を構成する銅拡散防止性の有機樹脂とは、直接、接触している。
【選択図】図1

Description

本発明は、特に、絶縁膜と該絶縁膜中に設けられた銅とを具備するダマシン配線構造の半導体装置において、銅拡散防止膜を銅と絶縁膜との間に特別には設けなくても済む技術に関する。
大規模集積回路(LSI)は、益々、集積度が高くなっており、これに伴って集積回路を構成するトランジスタ等の半導体素子は小型化されている。この小型化により半導体素子の動作速度は向上するものの、集積度の向上によって配線量が増大する為、配線の増大による遅延時間がLSIの動作速度を律速するようになっている。配線に起因する遅延時間は配線抵抗(R)と配線容量(C)との積(RC)によって決まることから、配線抵抗と配線容量との低減が求められている。
配線抵抗の低抵抗化は、配線の主材料をAlからCuに変更することで達成できる。尚、配線材料による更なる低抵抗化は、現在の処、困難である。
さて、微細化の進行に伴い、集積度を上げ、半導体1チップに搭載される半導体素子の数が増加すると、これら多数の半導体素子を結線して動作させる為に、信号を伝達する為の信号配線のみではなく、電源を供給する為の電源配線も増加し、配線総数は増加して行く一方である。従って、配線の高密度化によって、配線容量は増加せざるを得ない状況にある。よって、配線による遅延時間を短縮し、所期の性能を確保する為には、配線容量を低減することが要求されている。この要求を満たす為、配線間絶縁膜や層間絶縁膜として、比誘電率がより低い材料を用いる必要がある。
ところで、Cu配線膜と低誘電率絶縁膜との配線構造において、Cuの絶縁膜への拡散を防止することが信頼性の観点から非常に大事である。
この為、従来では、Cu配線膜と絶縁膜との間に、Cu拡散防止バリア膜(銅拡散防止膜)、例えばTaN,TiN,WN等の膜を設けることが提案されている。又、Cu配線膜の上にはCu拡散防止絶縁膜が設けられている。しかしながら、TaN,TiN,WN等のCu拡散防止バリア膜は、抵抗が銅の10〜1000倍程度も有り、又、Cu拡散防止絶縁膜は、比誘電率が層間絶縁膜の2〜3倍程度も高い。従って、配線膜材料としてCuを用いたことから採用せざるを得ないCu拡散防止バリア膜やCu拡散防止絶縁膜が、抵抗や配線容量の増大を引き起こしている。
このような観点から、Cu拡散防止バリア膜を用いないで済む技術が提案され出した。
例えば、特許第2917909号明細書では、Cuを主成分とする導体配線を有し、ベンゾシクロブテン樹脂を導体配線の層間絶縁体に用いることを特徴とする多層配線基板の製造方法であって、基板表面に設けられたCuを主成分とする導体配線層上にベンゾシクロブテン樹脂を塗布した後200℃程度の温度において加熱硬化させる工程を有することを特徴とする多層配線基板の製造方法が提案されている。
又、特開2000−114367号公報では、ベンゾシクロブテン樹脂で構成される層間膜を堆積する工程と、N2プラズマで前記層間膜表面を改質する工程と、前記改質された表面に銅を主成分とする材料を堆積する工程とを備えた半導体装置の製造方法が提案されている。
又、特許第3533171号明細書では、複数の銅配線層を有し、上下該銅配線層はプラグを介して互いに接続された半導体装置において、少なくとも、該銅配線の側壁部は酸素を含まずフッ素、炭素、水素で構成された絶縁膜あるいは酸素を含まず窒素、炭素、水素で構成された絶縁膜あるいは酸素を含まず窒素、炭素、水素、フッ素で構成された絶縁膜と直接接したことを特徴とした半導体装置や、複数の銅配線層を有し、上下該銅配線層はプラグを介して互いに接続された半導体装置において、少なくとも、該銅配線の側壁部は酸素を含まずフッ素、炭素、水素で構成された絶縁膜あるいは酸素を含まず窒素、炭素、水素で構成された絶縁膜あるいは酸素を含まず窒素、炭素、水素、フッ素で構成された絶縁膜と直接接し、かつ上下該銅配線層を繋ぐ該プラグは銅で形成され上層の該銅配線から下層の該銅配線まで連続して銅で形成されており、該プラグの側壁部は酸素を含まずフッ素、炭素、水素で構成された絶縁膜あるいは酸素を含まず窒素、炭素、水素で構成された絶縁膜あるいは酸素を含まず窒素、炭素、水素、フッ素で構成された絶縁膜と直接接していることを特徴とした半導体装置が提案されている。
特許第2917909号明細書 特開2000−114367号公報 特許第3533171号明細書
さて、上記特許文献1,2が提案しているベンゾシクロブテン樹脂(BCB)は、その耐熱温度が低い。例えば、配線形成で通常用いられる化学気相成長方法(CVD)における典型的な成膜温度の350℃と言った温度では使用に耐えられ無い。従って、BCBを用いる場合には、CVDが用いられないと言った致命的な問題が有る。すなわち、配線間絶縁膜や層間絶縁膜は、CVDの使用が可能な耐熱性を持つことが必要である。
そこで、BCBに代わる配線間絶縁膜や層間絶縁膜の材料として、特許文献3は、フッ化エチレン系ポリマーの如きの酸素を含まない有機樹脂を提案している。すなわち、特許文献3では、Cuが絶縁膜中に拡散して行く原因として、絶縁膜を構成する樹脂の分子構造中のOを指摘している。つまり、分子中に酸素が有ると、酸素が銅と結合し、これが拡散の原因になると主張されている。
しかしながら、フッ素系樹脂は、フッ素に起因して密着性に劣る問題が有る。すなわち、絶縁膜として用いた場合、層同士の密着性に問題が引き起こされる。又、極性が大きくなることから、誘電率も相対的に大きくなり、従って配線容量を小さくする観点からも問題が有る。
従って、本発明が解決しようとする課題は、TaN,TiN,WN等のCu拡散防止バリア膜を、Cu配線膜と絶縁膜との間に、わざわざ、設けなくても済み、即ち、絶縁膜自体にCu拡散防止機能を持たせ、それ故に製造工程が簡略化されてコストが低廉なものになり、そしてCuの拡散が抑制されていることから、信頼性に富む半導体装置が得られ、更には比誘電率が抑えられて、配線容量の増大も抑えられ、処理速度が速い高性能な半導体装置を提供することである。
さて、特許文献3の発明者は、分子構造中にOが有ると、OによってCuが酸化され、かつ、Cuを絶縁膜中に拡散せしめてしまうと考えている。
しかしながら、本発明者の研究によれば、分子構造中にOが有っても、このOが共有結合によって他の元素と結合したものであれば、特に、分子構造の基本骨格中においてOが存在・共有結合したものであれば、OがCuとの間で結合するようなことは起きないことが判って来た。
中でも、C又は/及びNとOとが共有結合した構造の有機樹脂、更にはC又は/及びNとOとが共有結合した構造であって、かつ、前記C又は/及びNとOとの結合は環状構造の中において存在する有機樹脂は、該有機樹脂の構成元素OがCuに結合するようなことは無く、従ってCuの酸化・拡散が起きること無く、即ち、このような樹脂を配線間絶縁膜や層間絶縁膜として用いたならば、TaN,TiN,WN等のCu拡散防止バリア膜を、Cu配線膜と絶縁膜との間に、わざわざ、設けなくても済むであろうと考えるに至った。又、前記のような構造のものは、分子の極性が小さく、結果的に比誘電率が小さくなり、配線容量が小さくなるであろうとも考えるに至った。
前記知見に基づいて本発明が達成されたものである。
すなわち、前記の課題は、銅配線膜と配線間絶縁膜とからなる銅配線構造を具備する半導体装置において、
前記配線間絶縁膜は、C,N,O,Hを構成元素として含む有機樹脂で構成されたものであり、
前記有機樹脂は、構成O元素が、必ず、共有結合で結合された銅拡散防止性のものであり、
前記銅配線膜と前記配線間絶縁膜を構成する銅拡散防止性の有機樹脂とは、直接、接触している
ことを特徴とする半導体装置によって解決される。
又、銅配線膜と配線間絶縁膜とからなる銅配線構造を二層以上具備し、かつ、前記上層の銅配線膜と下層の銅配線膜との間に層間絶縁膜を具備し、更に前記層間絶縁膜に形成されたビアに充填された銅を介して前記上層の銅配線膜と下層の銅配線膜とが電気的に接続されている半導体装置において、
前記層間絶縁膜は、C,N,O,Hを構成元素として含む有機樹脂で構成されたものであり、
前記有機樹脂は、構成O元素が、必ず、共有結合で結合された銅拡散防止性のものであり、
前記ビアに充填された銅と前記層間絶縁膜を構成する銅拡散防止性の有機樹脂とは、直接、接触している
ことを特徴とする半導体装置によって解決される。
特に、銅配線膜と配線間絶縁膜とからなる銅配線構造を二層以上具備し、かつ、前記上層の銅配線膜と下層の銅配線膜との間に層間絶縁膜を具備し、更に前記層間絶縁膜に形成されたビアに充填された銅を介して前記上層の銅配線膜と下層の銅配線膜とが電気的に接続されている半導体装置において、
前記配線間絶縁膜は、C,N,O,Hを構成元素として含む有機樹脂で構成されたものであり、
前記層間絶縁膜は、C,N,O,Hを構成元素として含む有機樹脂で構成されたものであり、
前記有機樹脂は、構成O元素が、必ず、共有結合で結合された銅拡散防止性のものであり、
前記銅配線膜と前記配線間絶縁膜を構成する銅拡散防止性の有機樹脂とは、直接、接触しており、
前記ビアに充填された銅と前記層間絶縁膜を構成する銅拡散防止性の有機樹脂とは、直接、接触している
ことを特徴とする半導体装置によって解決される。
又、上記の半導体装置であって、C,N,O,Hを構成元素として含む銅拡散防止性の有機樹脂は、耐熱温度が400〜500℃であり、比誘電率が3以下のものである半導体装置によって解決される。
中でも、上記の半導体装置であって、C,N,O,Hを構成元素として含む銅拡散防止性の有機樹脂がポリベンゾオキサゾールである半導体装置によって解決される。
本発明にあっては、TaN,TiN,WN等のCu拡散防止バリア膜を、銅と絶縁膜との間に、わざわざ、設けなくても済む。すなわち、絶縁膜自体にCu拡散防止機能を持たせたから、TaN,TiN,WN等のCu拡散防止バリア膜を、銅と絶縁膜との間に、わざわざ、設けなくても済み、それ故に製造工程が簡略化されてコストが低廉なものになる。
そして、銅の拡散が抑制されていることから、半導体装置は信頼性に富む。
更には、絶縁膜は比誘電率が抑えられたものであるから、配線容量の増大が抑えられ、半導体装置は処理速度が速い高性能なものである。
中でも、ポリベンゾオキサゾール(PBO)は、分子中にOを有するものの、銅の拡散防止性に優れている。かつ、極性が小さくて、比誘電率が比較的小さく、配線容量も小さい。更には、分子中にNを持っていて耐熱性にも優れており、例えばBCBよりも耐熱性に優れている。しかも、フッ素系樹脂に比べて密着性にも優れている。又、SiN,SiCN等に比べて微細加工性にも優れている。
本発明は、銅配線膜と配線間絶縁膜とからなる銅配線構造を具備する半導体装置である。銅配線膜と配線間絶縁膜とからなる銅配線構造を二層以上具備し、かつ、前記上層の銅配線膜と下層の銅配線膜との間に層間絶縁膜を具備し、更に前記層間絶縁膜に形成されたビアに充填された銅を介して前記上層の銅配線膜と下層の銅配線膜とが電気的に接続されている半導体装置である。配線間絶縁膜は、C,N,O,Hを構成元素として含む有機樹脂で構成されたものである。層間絶縁膜は、C,N,O,Hを構成元素として含む有機樹脂で構成されたものである。有機樹脂は、構成O元素が、必ず、共有結合で結合された銅拡散防止性のものである。中でも、C又は/及びNとOとが共有結合した構造の有機樹脂である。更には、C又は/及びNとOとが共有結合した構造であって、かつ、前記C又は/及びNとOとの結合は環状構造の中において存在する有機樹脂である。特に、OはC及びNと共有結合によって結合されており、かつ、C,N.Oによって環状構造が構成された有機樹脂である。有機樹脂は、耐熱温度が400〜500℃(特に、400〜450℃)である。比誘電率は3以下(特に、2.0〜3.0)のものである。有機樹脂は、中でも、ポリベンゾオキサゾール(PBO)である。銅配線膜と配線間絶縁膜を構成する銅拡散防止性の有機樹脂とは、直接、接触している。ビアに充填された銅と前記層間絶縁膜を構成する銅拡散防止性の有機樹脂とは、直接、接触している。すなわち、銅と絶縁膜との間には、TaN,TiN,WN等のCu拡散防止バリア膜が特別に設けられていない。
以下、更に詳しく説明する。
図1は、本発明(第1実施形態)になるCu拡散防止膜が特別には設けられていないタイプのダマシン配線構造を説明する半導体装置の概略図である。図2(a),(b),(c),(d),(e)は、図1タイプの半導体装置の製造工程図である。
各図中、1は基板上に設けられた下層配線Cu膜、2は下層配線間絶縁膜である。3は下層配線間絶縁膜2上に設けられたバリア絶縁膜(SiCN膜)である。4はバリア絶縁膜3上に設けられた層間絶縁膜である。5は層間絶縁膜4上に設けられたバリア絶縁膜(SiCN)である。6はバリア絶縁膜5上に設けられた上層配線間絶縁膜である。7は上層配線間絶縁膜6に設けられた上層配線Cu膜である。8は、上層配線間絶縁膜6上に設けられたバリア絶縁膜(SiCN)である。9は、下層配線Cu膜1と上層配線Cu膜7とを電気的に接続する為、層間絶縁膜4に形成されたビア10に充填されたCuである。
ここで、下層配線間絶縁膜2、層間絶縁膜4、及び上層配線間絶縁膜6は、ポリベンゾオキサゾール(住友ベークライト社製のCRC−5200)で構成されたものである。
上記のダマシン配線構造は次のようにして得られる。
先ず、図2(a)に示される如く、塗布手段によって設けられた下層配線間絶縁膜(PBO)2上にバリア絶縁膜3がCVD手段により設けられた後、所定のフォトリソグラフィ技術により所定パターンの配線溝が形成される。そして、この配線溝にCuが充填される。そして、CMPによって表面が平坦化処理される。この後、表面に、PBO含有塗料を塗布手段によって塗布し、所定厚さの層間絶縁膜(PBO)4を設ける。この層間絶縁膜4上に、CVD手段により、バリア絶縁膜5が設けられる。次いで、バリア絶縁膜5上にPBO含有塗料を塗布手段によって塗布し、所定厚さの上層配線間絶縁膜(PBO)6を設ける。この上層配線間絶縁膜6上に、CVD手段により、バリア絶縁膜8が設けられる。更に、SiO膜11及びSiCN膜12を設ける。
この後、図2(b)に示される如く、SiCN膜12上にフォトレジスト膜13を塗布手段によって設け、所定のフォトリソグラフィ技術により所定パターンのものにする。そして、これ等をマスクとして、バリア絶縁膜8、SiO膜11及びSiCN膜12を所定パターンのものにする。
次に、図2(c)に示される如く、所定パターンのバリア絶縁膜8、SiO膜11及びSiCN膜12をマスクとして、層間絶縁膜4及び上層配線間絶縁膜6を所定パターンのものにする。
この後、図2(c)で形成された溝表面に、CVD手段により、Cuシード膜14を形成し、次いで湿式メッキ手段によりCuを溝内に充填し、Cu膜15を形成する(図2(d)参照)。
そして、図2(e)に示される如く、CMPによって表面が平坦化処理される。
尚、従来にあっては、図2(c)の工程、即ち、層間絶縁膜4及び上層配線間絶縁膜6を所定パターンのものにした後、図2(d)の工程でCuシード膜14を設ける前に、図2(c)で形成された溝表面にTaN,TiN,WN等のCu拡散防止バリア膜が設けられていたのであるが、本発明にあっては、Cu拡散防止バリア膜形成工程を省略した以外は同様に行われる。
図3は、本発明(第2実施形態)になるCu拡散防止バリア膜が特別には設けられていないタイプのダマシン配線構造を説明する半導体装置の概略図である。
本実施形態にあっては、PBO含有塗料を塗布手段によって塗布してPBO膜(層間絶縁膜4、上層配線間絶縁膜6)を成膜する際に、絶縁膜の前駆体の薬液が銅部分に接触し固化前の膜中に溶出することを防止する為にバリア絶縁膜21を設けたものである。このバリア絶縁膜(SiCN)21によって、銅の溶出性が有る薬液であっても、銅拡散バリア層に適合できる。
図4は、比較の為(従来)のCu拡散防止バリア膜が特別に設けられたタイプのダマシン配線構造を説明する半導体装置の概略図である。
同図中、31は下層配線Cu膜、32は下層配線間絶縁膜、33はキャップ膜、34はバリア絶縁膜、35は層間絶縁膜、36はキャップ膜、37はバリア絶縁膜、38は上層配線間絶縁膜、39は上層配線Cu膜、40は層間絶縁膜35に形成されたビアに充填されたCu、41はキャップ膜、42はバリア絶縁膜である。43は、絶縁膜とCuとの界面に設けられている例えばTaN,TiN,WN等のCu拡散防止バリア膜(銅拡散防止膜)である。
そして、図1と図4との対比から判る通り、Cu拡散防止バリア膜(銅拡散防止膜)43が無いことが本発明の大きな特徴である。そして、Ta等の如きの高抵抗のCu拡散防止バリア膜(銅拡散防止膜)43が存在しない為、ビア部の低抵抗化を格段に向上させることが出来る。これは、従来、ビア底部に設けたCu拡散防止バリア膜43が銅配線を分断しているからである。そして、ビアの位置精度が悪くて配線の位置に対してビアの位置が偏った場合には、その弊害が極端に大きくなる。そして、半導体装置の歩留が大きく低下する。このような問題点も本発明では解消される。又、SiN,SiCN等の銅拡散防止絶縁材料は高誘電率であるが、上記実施形態における本発明のものでは、配線上層におけるSiN,SiCN等の銅拡散防止絶縁膜が不要となっているので、この点からも配線の実効誘電率が低減されると言う特長を有する。
第1実施形態になる半導体装置の概略図 第1実施形態になる半導体装置の製造工程概略図 第2実施形態になる半導体装置の概略図 従来の半導体装置の概略図
符号の説明
1 下層配線Cu膜
2 下層配線間絶縁膜
4 層間絶縁膜
6 上層配線間絶縁膜
7 上層配線Cu膜
9 ビア充填Cu

特許出願人 次世代半導体材料技術研究組合
代 理 人 宇 高 克 己

Claims (4)

  1. 銅配線膜と配線間絶縁膜とからなる銅配線構造を具備する半導体装置において、
    前記配線間絶縁膜は、C,N,O,Hを構成元素として含む有機樹脂で構成されたものであり、
    前記有機樹脂は、構成O元素が、必ず、共有結合で結合された銅拡散防止性のものであり、
    前記銅配線膜と前記配線間絶縁膜を構成する銅拡散防止性の有機樹脂とは、直接、接触している
    ことを特徴とする半導体装置。
  2. 銅配線膜と配線間絶縁膜とからなる銅配線構造を二層以上具備し、かつ、前記上層の銅配線膜と下層の銅配線膜との間に層間絶縁膜を具備し、更に前記層間絶縁膜に形成されたビアに充填された銅を介して前記上層の銅配線膜と下層の銅配線膜とが電気的に接続されている半導体装置において、
    前記層間絶縁膜は、C,N,O,Hを構成元素として含む有機樹脂で構成されたものであり、
    前記有機樹脂は、構成O元素が、必ず、共有結合で結合された銅拡散防止性のものであり、
    前記ビアに充填された銅と前記層間絶縁膜を構成する銅拡散防止性の有機樹脂とは、直接、接触している
    ことを特徴とする半導体装置。
  3. C,N,O,Hを構成元素として含む銅拡散防止性の有機樹脂は、耐熱温度が400〜500℃であり、比誘電率が3以下のものであることを特徴とする請求項1又は請求項2の半導体装置。
  4. C,N,O,Hを構成元素として含む銅拡散防止性の有機樹脂がポリベンゾオキサゾールであることを特徴とする請求項1〜請求項3いずれかの半導体装置。
JP2006186361A 2006-07-06 2006-07-06 半導体装置 Pending JP2008016640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006186361A JP2008016640A (ja) 2006-07-06 2006-07-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006186361A JP2008016640A (ja) 2006-07-06 2006-07-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2008016640A true JP2008016640A (ja) 2008-01-24

Family

ID=39073378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006186361A Pending JP2008016640A (ja) 2006-07-06 2006-07-06 半導体装置

Country Status (1)

Country Link
JP (1) JP2008016640A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264962A (ja) * 1996-05-07 1996-10-11 Nec Corp 多層配線基板の製造方法
JP2000114367A (ja) * 1998-10-05 2000-04-21 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2001168191A (ja) * 1999-12-13 2001-06-22 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2002134613A (ja) * 2000-10-27 2002-05-10 Hitachi Ltd 半導体装置およびその製造方法
JP2004068005A (ja) * 2002-06-27 2004-03-04 Infineon Technologies Ag 銅の拡散に対するバリア効果を有する誘電体
JP2005311069A (ja) * 2004-04-21 2005-11-04 Jsr Corp 半導体装置およびその製造方法
WO2005114724A1 (ja) * 2004-05-21 2005-12-01 Jsr Corporation 積層体および半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264962A (ja) * 1996-05-07 1996-10-11 Nec Corp 多層配線基板の製造方法
JP2000114367A (ja) * 1998-10-05 2000-04-21 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2001168191A (ja) * 1999-12-13 2001-06-22 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2002134613A (ja) * 2000-10-27 2002-05-10 Hitachi Ltd 半導体装置およびその製造方法
JP2004068005A (ja) * 2002-06-27 2004-03-04 Infineon Technologies Ag 銅の拡散に対するバリア効果を有する誘電体
JP2005311069A (ja) * 2004-04-21 2005-11-04 Jsr Corp 半導体装置およびその製造方法
WO2005114724A1 (ja) * 2004-05-21 2005-12-01 Jsr Corporation 積層体および半導体装置

Similar Documents

Publication Publication Date Title
JP6908090B2 (ja) 配線構造体
US11398405B2 (en) Method and apparatus for back end of line semiconductor device processing
US8242600B2 (en) Redundant metal barrier structure for interconnect applications
KR100571896B1 (ko) 반도체 장치의 제조 방법
US7268434B2 (en) Semiconductor device and method of manufacturing the same
US8828865B2 (en) Method of forming metal interconnections of semiconductor device
CN101958311B (zh) 半导体结构和形成方法
US6486557B1 (en) Hybrid dielectric structure for improving the stiffness of back end of the line structures
JP2004241464A (ja) 半導体装置及びその製造方法
JP2006024811A (ja) 半導体装置の製造方法
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP2006216746A (ja) 半導体装置
JP5400355B2 (ja) 半導体装置
WO2005013356A1 (ja) 溝配線を有する半導体装置および半導体装置の製造方法
US20080061442A1 (en) Interconnect structures and methods for fabricating the same
US20020063338A1 (en) Semiconductor device
JP2005203672A (ja) 半導体装置の製造方法
US7755202B2 (en) Semiconductor device and method of fabricating the same
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
JP2009016790A (ja) 半導体装置および半導体装置の製造方法
KR19990054912A (ko) 반도체 장치의 층간 절연막 형성방법
JP2006196642A (ja) 半導体装置およびその製造方法
JP2008016640A (ja) 半導体装置
US8536710B2 (en) Semiconductor device and manufacturing method thereof
JP2006278930A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111122

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111213

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120210