JPH05303210A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH05303210A JPH05303210A JP10964892A JP10964892A JPH05303210A JP H05303210 A JPH05303210 A JP H05303210A JP 10964892 A JP10964892 A JP 10964892A JP 10964892 A JP10964892 A JP 10964892A JP H05303210 A JPH05303210 A JP H05303210A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- etching
- oxygen plasma
- isotropic
- rie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 シリル化によるパターン形成において、残さ
の無い、良好な形状のパターンを形成する。 【構成】 Ｓｉ基板１１上に塗布したレジスト１２をＫ
ｒＦエキシマレーザ１３により露光した。気相ＨＭＤＳ
１５をレジスト１２に接触させて、露光部にシリル化層
１６を選択的に形成し、同時に未露光部にシリコン付着
物１７が生じた。Ｏ2等方性ＲＩＥ１８により、シリコ
ン付着物１７をリフトオフさせて除去した。その後、Ｏ
2異方性ＲＩＥ１９によりエッチングを行って、露光部
に垂直な形状のネガパターンを形成した。このようにし
て、Ｏ2プラズマを用いたエッチングを、最初に等方
性、次に異方性と２段階にすることにより、残さの無
い、良好なパターンが形成できた。
の無い、良好な形状のパターンを形成する。 【構成】 Ｓｉ基板１１上に塗布したレジスト１２をＫ
ｒＦエキシマレーザ１３により露光した。気相ＨＭＤＳ
１５をレジスト１２に接触させて、露光部にシリル化層
１６を選択的に形成し、同時に未露光部にシリコン付着
物１７が生じた。Ｏ2等方性ＲＩＥ１８により、シリコ
ン付着物１７をリフトオフさせて除去した。その後、Ｏ
2異方性ＲＩＥ１９によりエッチングを行って、露光部
に垂直な形状のネガパターンを形成した。このようにし
て、Ｏ2プラズマを用いたエッチングを、最初に等方
性、次に異方性と２段階にすることにより、残さの無
い、良好なパターンが形成できた。
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイスの微細
加工のためのリソグラフィ技術に関するものであり、特
に、レジストの表面解像を利用したパターン形成方法に
関するものである。
加工のためのリソグラフィ技術に関するものであり、特
に、レジストの表面解像を利用したパターン形成方法に
関するものである。
【０００２】
【従来の技術】フォトリソグラフィ技術は、レチクルを
用いて、ステップアンドリピートでパターンを縮小投影
するためスループットが高く、かつ微細パターン形成が
可能であることから、ＬＳＩの量産に不可欠な技術であ
る。光の波長をλ、レンズの開口数をＮＡとすると、フ
ォトリソグラフィの解像度Ｒは、Ｒ＝ｋ1λ／ＮＡの関
係式が成り立つ。ただし、ｋ1はレジスト材料、プロセ
スに依存する定数である。この関係式からわかるよう
に、微細化がすすむにつれ、より短波長の光源を用いた
フォトリソグラフィが必要とされている。現在、Ｉ線
（３６５ｎｍ）、ＫｒＦエキシマレーザ（２４８ｎｍ）
を光源にしたステッパを用いて、単層レジストプロセス
により超ＬＳＩの開発が行われている。しかしながら、
単層レジストプロセスはバルクの反応を使っているた
め、高解像性、高焦点余裕度が望めず、また定在波効果
による寸法ばらつきなどの問題点がある。これらの問題
点を解決するために、レジストの表面の反応を利用した
表面解像プロセス、中でもシリル化プロセスの必要性が
高まっている。本発明は、このシリル化プロセスに関す
るものであるが、従来のシリル化プロセスによるパター
ン形成方法について図を用いて説明する。
用いて、ステップアンドリピートでパターンを縮小投影
するためスループットが高く、かつ微細パターン形成が
可能であることから、ＬＳＩの量産に不可欠な技術であ
る。光の波長をλ、レンズの開口数をＮＡとすると、フ
ォトリソグラフィの解像度Ｒは、Ｒ＝ｋ1λ／ＮＡの関
係式が成り立つ。ただし、ｋ1はレジスト材料、プロセ
スに依存する定数である。この関係式からわかるよう
に、微細化がすすむにつれ、より短波長の光源を用いた
フォトリソグラフィが必要とされている。現在、Ｉ線
（３６５ｎｍ）、ＫｒＦエキシマレーザ（２４８ｎｍ）
を光源にしたステッパを用いて、単層レジストプロセス
により超ＬＳＩの開発が行われている。しかしながら、
単層レジストプロセスはバルクの反応を使っているた
め、高解像性、高焦点余裕度が望めず、また定在波効果
による寸法ばらつきなどの問題点がある。これらの問題
点を解決するために、レジストの表面の反応を利用した
表面解像プロセス、中でもシリル化プロセスの必要性が
高まっている。本発明は、このシリル化プロセスに関す
るものであるが、従来のシリル化プロセスによるパター
ン形成方法について図を用いて説明する。
【０００３】従来のパターン形成方法の工程断面図を
（図３）に示す。Ｓｉ基板１１上にレジスト１２を膜厚
１．２μｍ塗布する（図３（ａ））。マスク１４上にＫ
ｒＦエキシマレーザ１３を照射して、マスク１４上のパ
ターンをレジスト１２に転写する（図３（ｂ））。露光
後にレジスト１２を１６０℃で３分間加熱して、レジス
ト１２の未露光部を架橋させる。その後、レジスト１２
を１６０℃に加熱しながら、３分間気相のＨＭＤＳ（ヘ
キサメチルジシラザン）１５をレジスト１２に接触させ
て、レジスト１２の露光部に耐酸素プラズマ性のシリル
化層１６を形成する（図３（ｃ））。このとき、露光部
は気相ＨＭＤＳ１５とレジスト１２との表面反応が進
み、気相ＨＭＤＳから脱離したシリコンがレジスト１２
中を拡散してシリル化層１６を形成する。一方、未露光
部は気相ＨＭＤＳ１５の導入の前にレジスト１２を加熱
して架橋させてあるため、気相ＨＭＤＳ１５とレジスト
１２との表面反応速度は露光部に対して十分に遅いた
め、シリル化層は形成されない。このようにして露光部
のみシリル化されるが、未露光部にも若干のシリコン付
着物１７が生じる。以上のようにシリル化した後、Ｏ2
のプラズマを用いた異方性ＲＩＥ（反応性イオンエッチ
ング）１９によりレジスト１２をエッチングする（図３
（ｄ））。Ｏ2異方性ＲＩＥ１９により、露光部にはネ
ガのパターンが形成されているが、未露光部に望ましく
ない残さ３１が生じる（図３（ｅ））。この残さ３１
は、エッチングの異方性のためシリコン付着物１７がレ
ジスト１２に転写されたために生じたものである。
（図３）に示す。Ｓｉ基板１１上にレジスト１２を膜厚
１．２μｍ塗布する（図３（ａ））。マスク１４上にＫ
ｒＦエキシマレーザ１３を照射して、マスク１４上のパ
ターンをレジスト１２に転写する（図３（ｂ））。露光
後にレジスト１２を１６０℃で３分間加熱して、レジス
ト１２の未露光部を架橋させる。その後、レジスト１２
を１６０℃に加熱しながら、３分間気相のＨＭＤＳ（ヘ
キサメチルジシラザン）１５をレジスト１２に接触させ
て、レジスト１２の露光部に耐酸素プラズマ性のシリル
化層１６を形成する（図３（ｃ））。このとき、露光部
は気相ＨＭＤＳ１５とレジスト１２との表面反応が進
み、気相ＨＭＤＳから脱離したシリコンがレジスト１２
中を拡散してシリル化層１６を形成する。一方、未露光
部は気相ＨＭＤＳ１５の導入の前にレジスト１２を加熱
して架橋させてあるため、気相ＨＭＤＳ１５とレジスト
１２との表面反応速度は露光部に対して十分に遅いた
め、シリル化層は形成されない。このようにして露光部
のみシリル化されるが、未露光部にも若干のシリコン付
着物１７が生じる。以上のようにシリル化した後、Ｏ2
のプラズマを用いた異方性ＲＩＥ（反応性イオンエッチ
ング）１９によりレジスト１２をエッチングする（図３
（ｄ））。Ｏ2異方性ＲＩＥ１９により、露光部にはネ
ガのパターンが形成されているが、未露光部に望ましく
ない残さ３１が生じる（図３（ｅ））。この残さ３１
は、エッチングの異方性のためシリコン付着物１７がレ
ジスト１２に転写されたために生じたものである。
【０００４】
【発明が解決しようとする課題】上記のような構成で
は、シリル化の工程の後のＯ2プラズマを用いた異方性
ＲＩＥエッチングの工程において、エッチングが異方性
であるため、シリル化の工程で未露光部に生じたシリコ
ン付着物がレジストに転写されて、未露光部に望ましく
ない残さが生じるという問題点を有していた。
は、シリル化の工程の後のＯ2プラズマを用いた異方性
ＲＩＥエッチングの工程において、エッチングが異方性
であるため、シリル化の工程で未露光部に生じたシリコ
ン付着物がレジストに転写されて、未露光部に望ましく
ない残さが生じるという問題点を有していた。
【０００５】本発明は、上記課題を解決するもので、未
露光部に生じたシリコン付着物をエッチングの工程にお
いて除去することにより、残さの無い、良好なパターン
形状の得られるシリル化法を用いたパターン形成方法を
提供することを目的としている。
露光部に生じたシリコン付着物をエッチングの工程にお
いて除去することにより、残さの無い、良好なパターン
形状の得られるシリル化法を用いたパターン形成方法を
提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明は、半導体基板上
にレジストを塗布する工程と、前記レジストを露光する
工程と、前記レジスト表面にシリコン化合物を気相ある
いは液相で接触させて、前記レジストに選択的にシリル
化層を形成する工程と、最初に酸素プラズマを用いた等
方性のエッチング、後に酸素プラズマを用いた異方性の
エッチングの２段階に分けて前記レジストをエッチング
する工程とを備えて成ることを特徴とするパターン形成
方法を提供するものである。また望ましくは、前記の最
初に酸素プラズマを用いた等方性のエッチング、後に酸
素プラズマを用いた異方性のエッチングの２段階に分け
て前記レジストをエッチングする工程は、最初の酸素プ
ラズマを用いた等方性のエッチングのときに、シリル化
層の厚さ以下の深さまで前記レジストをエッチングする
ことを特徴とする上記のパターン形成方法を提供するも
のである。
にレジストを塗布する工程と、前記レジストを露光する
工程と、前記レジスト表面にシリコン化合物を気相ある
いは液相で接触させて、前記レジストに選択的にシリル
化層を形成する工程と、最初に酸素プラズマを用いた等
方性のエッチング、後に酸素プラズマを用いた異方性の
エッチングの２段階に分けて前記レジストをエッチング
する工程とを備えて成ることを特徴とするパターン形成
方法を提供するものである。また望ましくは、前記の最
初に酸素プラズマを用いた等方性のエッチング、後に酸
素プラズマを用いた異方性のエッチングの２段階に分け
て前記レジストをエッチングする工程は、最初の酸素プ
ラズマを用いた等方性のエッチングのときに、シリル化
層の厚さ以下の深さまで前記レジストをエッチングする
ことを特徴とする上記のパターン形成方法を提供するも
のである。
【０００７】
【作用】本発明では、レジストの露光部を選択的にシリ
ル化した後に、レジストのエッチングを、最初に酸素プ
ラズマを用いた等方性のエッチング、後に酸素プラズマ
を用いた異方性のエッチングの２段階に分けて行うこと
によって、残さの無い、良好なパターンが形成される。
シリル化の工程において、露光部においては耐酸素プラ
ズマ性のシリル化層を形成し、未露光部にはシリコン付
着物が生じる。最初の酸素プラズマを用いた等方性エッ
チングにより、シリコン付着物の下部のレジストに酸素
ラジカルが反応して侵食が生じ、シリコン付着物はリフ
トオフされる。リフトオフされたシリコン付着物は、プ
ラズマ反応室が十分に高真空であるため、レジスト上に
再付着せず排気される。従って、この工程でシリコン付
着物が除去され、次の工程の酸素プラズマを用いた異方
性エッチングにより、露光部のパターン形状を垂直に形
成する。このようにして、シリル化後のエッチングを、
最初に酸素プラズマを用いた等方性のエッチング、後に
酸素プラズマを用いた異方性のエッチングの２段階に分
けて行うことによって、残さの無い、良好なパターンが
形成される。特に、最初の酸素プラズマを用いた等方性
のエッチングのときに、露光部のシリル化層の厚さ以下
の深さまでレジストをエッチングすることにより、露光
部のレジスト形状にアンダーカットが発生せずに、残さ
のない、良好なパターンが形成される。この条件で等方
性エッチングすると、露光部のシリル化層の下部のレジ
ストが酸素ラジカルに接触しないため、露光部のレジス
ト形状にアンダーカットが発生しない。しかも、未露光
部のシリコン付着物は露光部のシリル化層の厚さに比べ
て十分に小さいため、シリコン付着物はリフトオフによ
り除去され、結果として残さが発生しなくなる。
ル化した後に、レジストのエッチングを、最初に酸素プ
ラズマを用いた等方性のエッチング、後に酸素プラズマ
を用いた異方性のエッチングの２段階に分けて行うこと
によって、残さの無い、良好なパターンが形成される。
シリル化の工程において、露光部においては耐酸素プラ
ズマ性のシリル化層を形成し、未露光部にはシリコン付
着物が生じる。最初の酸素プラズマを用いた等方性エッ
チングにより、シリコン付着物の下部のレジストに酸素
ラジカルが反応して侵食が生じ、シリコン付着物はリフ
トオフされる。リフトオフされたシリコン付着物は、プ
ラズマ反応室が十分に高真空であるため、レジスト上に
再付着せず排気される。従って、この工程でシリコン付
着物が除去され、次の工程の酸素プラズマを用いた異方
性エッチングにより、露光部のパターン形状を垂直に形
成する。このようにして、シリル化後のエッチングを、
最初に酸素プラズマを用いた等方性のエッチング、後に
酸素プラズマを用いた異方性のエッチングの２段階に分
けて行うことによって、残さの無い、良好なパターンが
形成される。特に、最初の酸素プラズマを用いた等方性
のエッチングのときに、露光部のシリル化層の厚さ以下
の深さまでレジストをエッチングすることにより、露光
部のレジスト形状にアンダーカットが発生せずに、残さ
のない、良好なパターンが形成される。この条件で等方
性エッチングすると、露光部のシリル化層の下部のレジ
ストが酸素ラジカルに接触しないため、露光部のレジス
ト形状にアンダーカットが発生しない。しかも、未露光
部のシリコン付着物は露光部のシリル化層の厚さに比べ
て十分に小さいため、シリコン付着物はリフトオフによ
り除去され、結果として残さが発生しなくなる。
【０００８】従って、本発明を用いることによって、シ
リル化を用いたレジストの表面解像によるフォトリソグ
ラフィにおいて、無残さで、微細なパターン形成に有効
に作用する。
リル化を用いたレジストの表面解像によるフォトリソグ
ラフィにおいて、無残さで、微細なパターン形成に有効
に作用する。
【０００９】
【実施例】以下本発明の一実施例のパターン形成方法に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００１０】（図１）は本発明の第一の実施例における
パターン形成方法の工程断面図を示すものである。Ｓｉ
基板１１上にレジスト１２を膜厚１．２μｍ塗布した
（図１（ａ））。マスク１４上にＫｒＦエキシマレーザ
１３を照射して、マスク１４上のパターンをレジスト１
２に転写した（図１（ｂ））。露光後にレジスト１２を
１６０℃で３分間加熱して、レジスト１２の未露光部を
架橋させた。その後、レジスト１２を１６０℃に加熱し
ながら、３分間気相のＨＭＤＳ１５をレジスト１２に接
触させて、レジスト１２の露光部に耐酸素プラズマ性の
シリル化層１６を厚さ４００ｎｍ形成した（図１
（ｃ））。このとき、露光部は気相ＨＭＤＳ１５とレジ
スト１２との表面反応が進み、気相ＨＭＤＳから脱離し
たシリコンがレジスト１２中を拡散してシリル化層１６
を形成した。一方、未露光部は気相ＨＭＤＳ１５の導入
の前にレジスト１２を加熱して架橋させてあるため、気
相ＨＭＤＳ１５とレジスト１２との表面反応速度は露光
部に対して十分に遅いため、シリル化層は形成されなか
った。このようにして露光部のみシリル化されたが、未
露光部にも若干直径５０ｎｍ以下のシリコン付着物１７
が生じた。以上のようにシリル化した後、Ｏ2プラズマ
を用いた等方性ＲＩＥ１８によりレジスト１２を深さ４
００ｎｍエッチングした（図１（ｄ））。このときのエ
ッチング条件は、平行平板形ＲＩＥを用いて、Ｏ2を流
量４０ＳＣＣＭで流し、圧力１５Ｐａ、パワー１００Ｗ
で行った。この等方性ＲＩＥ１８により、シリコン付着
物１７の下部のレジストに酸素ラジカルが反応して侵食
が生じ、シリコン付着物はリフトオフされた。リフトオ
フされたシリコン付着物は、プラズマ反応室が十分に高
真空であるため、レジスト上に再付着せず排気された。
その後Ｏ2プラズマを用いた異方性ＲＩＥ１９によりレ
ジスト１２をエッチングした（図１（ｅ））。このとき
のエッチング条件は、平行平板形ＲＩＥを用いて、Ｏ2
を流量３０ＳＣＣＭで流し、圧力０．７Ｐａ、パワー９
００Ｗで行った。以上のようにして、残さのない、垂直
な形状のパターンが形成できた（図１（ｆ））。
パターン形成方法の工程断面図を示すものである。Ｓｉ
基板１１上にレジスト１２を膜厚１．２μｍ塗布した
（図１（ａ））。マスク１４上にＫｒＦエキシマレーザ
１３を照射して、マスク１４上のパターンをレジスト１
２に転写した（図１（ｂ））。露光後にレジスト１２を
１６０℃で３分間加熱して、レジスト１２の未露光部を
架橋させた。その後、レジスト１２を１６０℃に加熱し
ながら、３分間気相のＨＭＤＳ１５をレジスト１２に接
触させて、レジスト１２の露光部に耐酸素プラズマ性の
シリル化層１６を厚さ４００ｎｍ形成した（図１
（ｃ））。このとき、露光部は気相ＨＭＤＳ１５とレジ
スト１２との表面反応が進み、気相ＨＭＤＳから脱離し
たシリコンがレジスト１２中を拡散してシリル化層１６
を形成した。一方、未露光部は気相ＨＭＤＳ１５の導入
の前にレジスト１２を加熱して架橋させてあるため、気
相ＨＭＤＳ１５とレジスト１２との表面反応速度は露光
部に対して十分に遅いため、シリル化層は形成されなか
った。このようにして露光部のみシリル化されたが、未
露光部にも若干直径５０ｎｍ以下のシリコン付着物１７
が生じた。以上のようにシリル化した後、Ｏ2プラズマ
を用いた等方性ＲＩＥ１８によりレジスト１２を深さ４
００ｎｍエッチングした（図１（ｄ））。このときのエ
ッチング条件は、平行平板形ＲＩＥを用いて、Ｏ2を流
量４０ＳＣＣＭで流し、圧力１５Ｐａ、パワー１００Ｗ
で行った。この等方性ＲＩＥ１８により、シリコン付着
物１７の下部のレジストに酸素ラジカルが反応して侵食
が生じ、シリコン付着物はリフトオフされた。リフトオ
フされたシリコン付着物は、プラズマ反応室が十分に高
真空であるため、レジスト上に再付着せず排気された。
その後Ｏ2プラズマを用いた異方性ＲＩＥ１９によりレ
ジスト１２をエッチングした（図１（ｅ））。このとき
のエッチング条件は、平行平板形ＲＩＥを用いて、Ｏ2
を流量３０ＳＣＣＭで流し、圧力０．７Ｐａ、パワー９
００Ｗで行った。以上のようにして、残さのない、垂直
な形状のパターンが形成できた（図１（ｆ））。
【００１１】以上のように、本実施例によれば、レジス
トの露光部を選択的にシリル化した後に、レジストのエ
ッチングを、最初に酸素プラズマを用いた等方性ＲＩ
Ｅ、後に酸素プラズマを用いた異方性ＲＩＥの２段階に
分けて行うことによって、残さの無い、良好なパターン
が形成された。しかも、最初の酸素プラズマを用いた等
方性ＲＩＥのときに、露光部のシリル化層の厚さと同じ
深さまでレジストをエッチングしたので、露光部のシリ
ル化層の下部のレジストが酸素ラジカルに接触すること
がないため、露光部のレジスト形状にアンダーカットが
発生せずに、良好なパターンが形成された。
トの露光部を選択的にシリル化した後に、レジストのエ
ッチングを、最初に酸素プラズマを用いた等方性ＲＩ
Ｅ、後に酸素プラズマを用いた異方性ＲＩＥの２段階に
分けて行うことによって、残さの無い、良好なパターン
が形成された。しかも、最初の酸素プラズマを用いた等
方性ＲＩＥのときに、露光部のシリル化層の厚さと同じ
深さまでレジストをエッチングしたので、露光部のシリ
ル化層の下部のレジストが酸素ラジカルに接触すること
がないため、露光部のレジスト形状にアンダーカットが
発生せずに、良好なパターンが形成された。
【００１２】なお、本実施例において、露光にＫｒＦエ
キシマレーザを用いたが、他の光源を用いてもよく、ま
たは電子ビームによる描画を行ってもよい。また、本実
施例において、等方性ＲＩＥの条件を上記のように行っ
たが、酸素イオンより酸素ラジカルが多くなるような条
件であれば他の条件でもよい。本実施例において、異方
性ＲＩＥの条件を上記のように行ったが、酸素ラジカル
より酸素イオンが多くなるような条件であれば他の条件
でもよい。ここでは、シリル化材にＨＭＤＳを用いた
が、他のシリコン化合物を用いてもよい。
キシマレーザを用いたが、他の光源を用いてもよく、ま
たは電子ビームによる描画を行ってもよい。また、本実
施例において、等方性ＲＩＥの条件を上記のように行っ
たが、酸素イオンより酸素ラジカルが多くなるような条
件であれば他の条件でもよい。本実施例において、異方
性ＲＩＥの条件を上記のように行ったが、酸素ラジカル
より酸素イオンが多くなるような条件であれば他の条件
でもよい。ここでは、シリル化材にＨＭＤＳを用いた
が、他のシリコン化合物を用いてもよい。
【００１３】（図２）は本発明の第２の実施例における
パターン形成方法の工程断面図を示すものである。Ｓｉ
基板１１上にレジスト１２を膜厚１．２μｍ塗布した
（図２（ａ））。マスク１４上にＫｒＦエキシマレーザ
１３を照射して、マスク１４上のパターンをレジスト１
２に転写した（図２（ｂ））。露光後にレジスト１２を
１６０℃で３分間加熱して、レジスト１２の未露光部を
架橋させた。その後、レジスト１２を１６０℃に加熱し
ながら、３分間気相のＨＭＤＳ１５をレジスト１２に接
触させて、レジスト１２の露光部に耐酸素プラズマ性の
シリル化層１６を厚さ４００ｎｍ形成した（図２
（ｃ））。このとき、露光部は気相ＨＭＤＳ１５とレジ
スト１２との表面反応が進み、気相ＨＭＤＳから脱離し
たシリコンがレジスト１２中を拡散してシリル化層１６
を形成した。一方、未露光部は気相ＨＭＤＳ１５の導入
の前にレジスト１２を加熱して架橋させてあるため、気
相ＨＭＤＳ１５とレジスト１２との表面反応速度は露光
部に対して十分に遅いため、シリル化層は形成されなか
った。このようにして露光部のみシリル化されたが、未
露光部にも若干直径５０ｎｍ以下のシリコン付着物１７
が生じた。以上のようにシリル化した後、Ｏ2プラズマ
を用いた等方性ＲＩＥ１８によりレジスト１２を深さ４
００ｎｍエッチングした（図２（ｄ））。このときのエ
ッチング条件は、平行平板形ＲＩＥを用いて、Ｏ2を流
量４０ＳＣＣＭで流し、圧力１５Ｐａ、パワー１００Ｗ
で行った。この等方性ＲＩＥ１８により、シリコン付着
物１７の下部のレジストに酸素ラジカルが反応して侵食
が生じ、シリコン付着物はリフトオフされた。リフトオ
フされたシリコン付着物は、プラズマ反応室が十分に高
真空であるため、レジスト上に再付着せず排気された。
その後、Ｏ2プラズマを用いたＥＣＲ（電子サイクロト
ロン共鳴）２１によりレジスト１２をエッチングした
（図２（ｅ））。このときのエッチング条件は、ＥＣＲ
エッチャーを用いて、Ｏ2を流量３０ＳＣＣＭで流し、
圧力０．２Ｐａ、パワー２００Ｗで行った。以上のよう
にして、残さのない、垂直な形状のパターンが形成でき
た（図２（ｆ））。
パターン形成方法の工程断面図を示すものである。Ｓｉ
基板１１上にレジスト１２を膜厚１．２μｍ塗布した
（図２（ａ））。マスク１４上にＫｒＦエキシマレーザ
１３を照射して、マスク１４上のパターンをレジスト１
２に転写した（図２（ｂ））。露光後にレジスト１２を
１６０℃で３分間加熱して、レジスト１２の未露光部を
架橋させた。その後、レジスト１２を１６０℃に加熱し
ながら、３分間気相のＨＭＤＳ１５をレジスト１２に接
触させて、レジスト１２の露光部に耐酸素プラズマ性の
シリル化層１６を厚さ４００ｎｍ形成した（図２
（ｃ））。このとき、露光部は気相ＨＭＤＳ１５とレジ
スト１２との表面反応が進み、気相ＨＭＤＳから脱離し
たシリコンがレジスト１２中を拡散してシリル化層１６
を形成した。一方、未露光部は気相ＨＭＤＳ１５の導入
の前にレジスト１２を加熱して架橋させてあるため、気
相ＨＭＤＳ１５とレジスト１２との表面反応速度は露光
部に対して十分に遅いため、シリル化層は形成されなか
った。このようにして露光部のみシリル化されたが、未
露光部にも若干直径５０ｎｍ以下のシリコン付着物１７
が生じた。以上のようにシリル化した後、Ｏ2プラズマ
を用いた等方性ＲＩＥ１８によりレジスト１２を深さ４
００ｎｍエッチングした（図２（ｄ））。このときのエ
ッチング条件は、平行平板形ＲＩＥを用いて、Ｏ2を流
量４０ＳＣＣＭで流し、圧力１５Ｐａ、パワー１００Ｗ
で行った。この等方性ＲＩＥ１８により、シリコン付着
物１７の下部のレジストに酸素ラジカルが反応して侵食
が生じ、シリコン付着物はリフトオフされた。リフトオ
フされたシリコン付着物は、プラズマ反応室が十分に高
真空であるため、レジスト上に再付着せず排気された。
その後、Ｏ2プラズマを用いたＥＣＲ（電子サイクロト
ロン共鳴）２１によりレジスト１２をエッチングした
（図２（ｅ））。このときのエッチング条件は、ＥＣＲ
エッチャーを用いて、Ｏ2を流量３０ＳＣＣＭで流し、
圧力０．２Ｐａ、パワー２００Ｗで行った。以上のよう
にして、残さのない、垂直な形状のパターンが形成でき
た（図２（ｆ））。
【００１４】以上のように、本実施例によれば、レジス
トの露光部を選択的にシリル化した後に、レジストのエ
ッチングを、最初に酸素プラズマを用いた等方性ＲＩ
Ｅ、後に酸素プラズマを用いた異方性のＥＣＲエッチン
グの２段階に分けて行うことによって、残さの無い、良
好なパターンが形成された。しかも、最初の酸素プラズ
マを用いた等方性ＲＩＥのときに、露光部のシリル化層
の厚さと同じ深さまでレジストをエッチングしたので、
露光部のシリル化層の下部のレジストが酸素ラジカルに
接触することがないため、露光部のレジスト形状にアン
ダーカットが発生せずに、良好なパターンが形成され
た。
トの露光部を選択的にシリル化した後に、レジストのエ
ッチングを、最初に酸素プラズマを用いた等方性ＲＩ
Ｅ、後に酸素プラズマを用いた異方性のＥＣＲエッチン
グの２段階に分けて行うことによって、残さの無い、良
好なパターンが形成された。しかも、最初の酸素プラズ
マを用いた等方性ＲＩＥのときに、露光部のシリル化層
の厚さと同じ深さまでレジストをエッチングしたので、
露光部のシリル化層の下部のレジストが酸素ラジカルに
接触することがないため、露光部のレジスト形状にアン
ダーカットが発生せずに、良好なパターンが形成され
た。
【００１５】なお、本実施例において、露光にＫｒＦエ
キシマレーザを用いたが、他の光源を用いてもよく、ま
たは電子ビームによる描画を行ってもよい。また、本実
施例において、等方性ＲＩＥの条件を上記のように行っ
たが、酸素イオンより酸素ラジカルが多くなるような条
件であれば他の条件でもよい。本実施例において、ＥＣ
Ｒエッチングの条件を上記のように行ったが、酸素ラジ
カルより酸素イオンが多くなるような条件であれば他の
条件でもよい。ここでは、シリル化材にＨＭＤＳを用い
たが、他のシリコン化合物を用いてもよい。
キシマレーザを用いたが、他の光源を用いてもよく、ま
たは電子ビームによる描画を行ってもよい。また、本実
施例において、等方性ＲＩＥの条件を上記のように行っ
たが、酸素イオンより酸素ラジカルが多くなるような条
件であれば他の条件でもよい。本実施例において、ＥＣ
Ｒエッチングの条件を上記のように行ったが、酸素ラジ
カルより酸素イオンが多くなるような条件であれば他の
条件でもよい。ここでは、シリル化材にＨＭＤＳを用い
たが、他のシリコン化合物を用いてもよい。
【００１６】
【発明の効果】以上説明したように、本発明のパターン
形成方法によれば、レジストの露光部を選択的にシリル
化した後に、レジストのエッチングを、最初に酸素プラ
ズマを用いた等方性のエッチング、後に酸素プラズマを
用いた異方性のエッチングの２段階に分けて行うことに
よって、残さの無い、良好なパターンが形成される。従
って、本発明のシリル化を用いた表面解像プロセスは、
単層のレジストプロセスに比べて、解像性、焦点余裕度
が良く、しかも残さの存在しない信頼性の高いプロセス
であり、半導体の超微細加工プロセスに大きく貢献し、
超高密度集積回路の製造に大きく寄与することができ
る。
形成方法によれば、レジストの露光部を選択的にシリル
化した後に、レジストのエッチングを、最初に酸素プラ
ズマを用いた等方性のエッチング、後に酸素プラズマを
用いた異方性のエッチングの２段階に分けて行うことに
よって、残さの無い、良好なパターンが形成される。従
って、本発明のシリル化を用いた表面解像プロセスは、
単層のレジストプロセスに比べて、解像性、焦点余裕度
が良く、しかも残さの存在しない信頼性の高いプロセス
であり、半導体の超微細加工プロセスに大きく貢献し、
超高密度集積回路の製造に大きく寄与することができ
る。
【図１】本発明の第１の実施例におけるパターン形成方
法の工程断面図
法の工程断面図
【図２】本発明の第２の実施例におけるパターン形成方
法の工程断面図
法の工程断面図
【図３】従来のパターン形成方法の工程断面図
１１ Ｓｉ基板 １２ レジスト １３ ＫｒＦエキシマレーザ １４ マスク １５ 気相ＨＭＤＳ １６ シリル化層 １７ シリコン付着物 １８ Ｏ2等方性ＲＩＥ １９ Ｏ2異方性ＲＩＥ ２１ Ｏ2ＥＣＲ ３１ 残さ
Claims (2)
- 【請求項１】半導体基板上にレジストを塗布する工程
と、前記レジストを露光する工程と、前記レジスト表面
にシリコン化合物を気相あるいは液相で接触させて、前
記レジストに選択的にシリル化層を形成する工程と、最
初に酸素プラズマを用いた等方性のエッチング、後に酸
素プラズマを用いた異方性のエッチングの２段階に分け
て前記レジストをエッチングする工程とを備えて成るこ
とを特徴とするパターン形成方法。 - 【請求項２】前記の最初に酸素プラズマを用いた等方性
のエッチング、後に酸素プラズマを用いた異方性のエッ
チングの２段階に分けて前記レジストをエッチングする
工程は、最初の酸素プラズマを用いた等方性のエッチン
グのときに、シリル化層の厚さ以下の深さまで前記レジ
ストをエッチングすることを特徴とする請求項１記載の
パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10964892A JPH05303210A (ja) | 1992-04-28 | 1992-04-28 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10964892A JPH05303210A (ja) | 1992-04-28 | 1992-04-28 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05303210A true JPH05303210A (ja) | 1993-11-16 |
Family
ID=14515617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10964892A Pending JPH05303210A (ja) | 1992-04-28 | 1992-04-28 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05303210A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003529930A (ja) * | 2000-03-30 | 2003-10-07 | 東京エレクトロン株式会社 | ドライシリル化プラズマエッチング方法 |
| US6821830B2 (en) | 2002-10-08 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including using a hard mask or a silylated photoresist for an angled tilted ion implant |
-
1992
- 1992-04-28 JP JP10964892A patent/JPH05303210A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003529930A (ja) * | 2000-03-30 | 2003-10-07 | 東京エレクトロン株式会社 | ドライシリル化プラズマエッチング方法 |
| US6821830B2 (en) | 2002-10-08 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including using a hard mask or a silylated photoresist for an angled tilted ion implant |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7955516B2 (en) | Etching of nano-imprint templates using an etch reactor | |
| WO2020014179A1 (en) | Patterning scheme to improve euv resist and hard mask selectivity | |
| JPH065560A (ja) | 半導体装置の製造方法 | |
| JP2639372B2 (ja) | 半導体装置の製造方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH0466345B2 (ja) | ||
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JP2012068579A (ja) | フォトマスクのクリーニング方法及びフォトマスクのクリーニング装置 | |
| JPH05303210A (ja) | パターン形成方法 | |
| US20050221019A1 (en) | Method of improving the uniformity of a patterned resist on a photomask | |
| JP3685832B2 (ja) | 半導体装置の製造方法 | |
| JPS6227384B2 (ja) | ||
| KR0140485B1 (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR100645835B1 (ko) | 반도체 소자의 감광막패턴 형성 방법 | |
| US8389402B2 (en) | Method for via formation in a semiconductor device | |
| JPH05206085A (ja) | 微細パターンの形成方法 | |
| KR100272517B1 (ko) | 반도체 소자의 마스크 제조 방법 | |
| JP3257126B2 (ja) | パターン形成方法 | |
| KR100401517B1 (ko) | 반도체 제조용 노광 마스크의 제조방법 | |
| JPH11186230A (ja) | 半導体装置の製造方法 | |
| JP3151732B2 (ja) | 位相シフトフォトマスクの欠陥修正法 | |
| KR20030049940A (ko) | 위상반전 마스크 제작방법 | |
| KR100192932B1 (ko) | 반도체소자의 형성방법 | |
| JP2001237229A (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
| KR100563819B1 (ko) | 반도체소자의 반사방지막 제조방법 |