JP2003529930A - ドライシリル化プラズマエッチング方法 - Google Patents
ドライシリル化プラズマエッチング方法Info
- Publication number
- JP2003529930A JP2003529930A JP2001573527A JP2001573527A JP2003529930A JP 2003529930 A JP2003529930 A JP 2003529930A JP 2001573527 A JP2001573527 A JP 2001573527A JP 2001573527 A JP2001573527 A JP 2001573527A JP 2003529930 A JP2003529930 A JP 2003529930A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- region
- substrate
- layer
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Organic Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
ング処理に関する。
、要求が常に高っている。現在の処理は、ホトレジストパタンーンを形成するよ
うに露光された後に、ホトレジストを除去する液体化学の使用を含んでいる。し
かし、このようなウエット処理は、等方性を有し、ホトレジストの厚さ、処理時
間、硬化時間,並びに露光に対応した量だけアンダーカットを生じさせる。この
影響は、半導体装置の構造を形成するときに使用されるホトレジストパターンの
サイズでの比較的大きい変動を生じさせる。ホトレジストパターンの必要な臨界
ディメンションが小さくなるのに従って、この問題は、より深刻になってくる。
数(NA)のレンズでは、焦点深度は、かなり短く、即ち、1ミクロン以下であ
る。これは、焦点深度がNAの二乗に反比例し、一方、解像度はNAに比例する
からである。ある状況においては、サブミクロンの解像度を有するレンズの焦点
深度は、パターンが形成されるホトレジスト層の厚さよりも小さいかもしれない
。この結果、理想よりも小さい、即ち、非垂直側壁を有するホトレジストパター
ンが形成される。
上面に酸化シリコンにより形成された非常に薄く、通常はパターン化される層を
形成することを含むドライリソグラフィ処理である。このような薄い酸化層を形
成するために、ホトレジスト層は化学線(例えば、UV光もしくは電子線)によ
り(例えば、マスクを介して)選択的に露光され、露光されたホトレジストの部分
と非露光のホトレジストの部分とが形成される。露光の後に、ホトレジストは、
シリコンを含むシリル化反応剤で処理される。このシリコン含有反応剤は、拡散
してホトレジストの露光部分の表面と反応するが、非露光領域とは反応せず、ホ
トレジスト層の表面にシリル化されたホトレジストの選択領域を形成する。
0が示されている。このレジスト層は、これの上面に形成されシリル化されたレ
ジスト部分20を有する。ドライ現像処理の成功は、エッチングがシリル化され
ていないレジストを優先してエッチングする高選択性を有し、このエッチングは
、これが垂直エッチング形態をはたさせるように、異方性を有する。一般的に、
これは、ホトレジスト層へのイオンエネルギーとイオンフラックスと、ラジカル
フラックスとの正確な制御を必要としている。また、図1の(B)を参照すると
、図1の(A)の構造が一般のドライエッチングシリル化処理をしようしてエッ
チングされると、側壁を有するホトレジストパターンと、SiOXのキャップ層
40とは、シリル化されたレジスト部分を有することになる。この場合、レジス
ト除去処理は、高ラジカルフラックスと低イオンフラックスとのために、等方性
(即ち、全ての方向に対して均一に働く)。ホトレジスト16の上に耐エッチン
グ性キャップ層40が存在するので、このキャップ゜層40の下のホトレジスト
は、不均一に除去され、図1の(B)に示されるように、湾曲した側壁36を有
するホトレジストパターン32となる。しかし、このような状態のもとで、許容
可能なエッチング選択性は、非垂直側壁の形態の犠牲のもとで達成される(即ち
、方向性エッチングを果たすためには非常に少ないイオンがある)。代わって、
相対的なイオンフラックスを増すように試みられる場合には、イオンエネルギー
も同時に必然的に高くする。垂直側壁形態を果たすけれども、これは、ハードマ
スク(即ち、SiOX層)とシリル化されないホトレジスト領域(低い選択性)
との両者をエッチングしてしまう。これら両者は、処理の制御に、かくして製造
される半導体装置の動作に反対の影響を与える。これらいずれの影響も、ドライ
現像シリル化処理で、一般的に観察される。
。例えば、米国特許No.5,700,628は、フッ素で処理された層が、半
導体ウエハの処理可能な層の上に堆積され、フッ素で処理された層の幾つかの領
域が、露光領域と非露光領域とがフッ素で処理された層に形成されるように、マ
スクされた放射源にて露光される全ドライマイクロリソグラフィ処理を開示して
いる。酸化層が、フッ素で処理された層の上に成長されて、フッ素で処理された
層の非露光領域上に厚い酸化領域と、フッ素で処理された層の露光領域上に薄い
酸化領域とを形成する。次に、この酸化層は、エッチングされて、酸化層の薄い
領域を除去し、しかし、パターンニングされたハードマスクとして使用される酸
化層の厚い領域の少なくとも一部を残す。かくして、パターンニングされた酸化
ハードマスクにより覆われていない露光され、フッ素で処理された層は、酸化ハ
ードマスクにより覆われていない処理可能な層の露呈領域へとエッチングされる
。続くパタンーンニング処理は、処理可能な層へのパターン転送のためのエッチ
ング処理と、処理可能な層の露呈された領域への不純物ドープのためのドーピン
グ処理、もしくは堆積工程のような他の処理であろう。全ドライリソグラフィ処
理は、クラスターツールのような一体化された設備で完了され得るので、製造サ
イクル時間が改善されて歩留りが良くなる。ドライ光感知層は、低温度のPEC
VDを使用して堆積され得、また、全ての他の半導体装置の製造プロセスの流れ
に受入れられ得る。しかし、この発明の欠点は、多くの工程を含むために、長い
時間を費やし、装置製造のスループットを低下させることである。
のリリーフ像を形成するための方法を開示している。この方法は、橋かけ結合さ
れた表面層を有するホトレジストコーテングを果たす工程と、有機金属化合物材
料でホトレジストコーテングを処理する工程と、有機金属化合物の耐エッチング
有効量を有するリリーフ像を形成するように、ホトレジストコーテングを現像す
る工程とを有する。
しくはサブミクロのパターンに露光されるレジストがレジスト面の露光された領
域に高く橋かけ結合されたバリア層を形成する発明を開示している。相補的な表
面領域がシリコン含有反応剤でシリル化され、そして、露光された領域がプラズ
マエッチングにより除去される。パターンの解像力は、レジストの表面に対する
シリル化と露光とを制限することにより、高められる。この処理は、比較的安価
な単一部材の低エネルギーイオン源を使用して、1000オングストローム以下
の特色解像力を可能にしている。しかし、この発明の欠点は、高エネルギーイオ
ン(200eVのオーダのエネルギー)の低密度を特徴としている酸素反応イオ
ンエッチング(RIE)反応炉を利用していることである。即ち、このような反
応炉は、イオンエネルギーがSiOXのハードマスク(即ち、ハードマスクは、
スパッター・エッチングされる)のスパッター閾値を越えるので望ましくない。
ている。最初に、レジスト層が、基板上の酸化層上に形成される。次に、光感知
層がこの酸化膜の上に形成され、除去される酸化層の領域を露光するようにパタ
ーンニングされる。これら露光された領域は、窒化物層の上にあり、多結晶シリ
コンのゲートのような構造体の上にあるかもしれない。エッチングが、ポリマー
が光感知層の上に堆積され、かくして、光感知層とプラズマとの間の相互作用を
なくすように、果たされる。この方法では、単一のエッチング処理がエッチング
の良い制御を可能にして、減少されたアスペクト比依存性エッチング効果と、高
酸化物―窒化物選択性と、良い壁角度形態制御とが果される。しかし、この発明
の欠点は、比較的多くの処理工程を必要とし、また、種々の材料の層の形成を含
み、この結果、コストが高くかつ処理が複雑になることである。
グ処理に関する。
リル化可能な材料で形成された第1の層でコーテングされた上面を有する基板を
プラズマエッチング処理すめ方法である。プラズマは、酸素をベースとし、低プ
ラズマ密度並びに高ラジカル密度を有する第1の領域と、高プラズマ密度並びに
低いラジカル密度を有する第2の領域とを含む。また、この方法は、前記1もし
くは複数のシリル化可能な領域から1もしくは複数の酸化された領域を形成する
ように、1もしくは複数のシリル化された領域を第1のプラズマ領域に露呈させ
る工程を具備する。次の工程は、この後に、プラズマに直接露呈されたシリル化
可能な材料を選択的にエッチングするように、第2のプラズマ領域に基板を露呈
させることである。
理システムのチャンバ内で実施され、この方法は、処理を調節する以下の工程の
少なくとも1つを有する (a)前記第2のプラズマ領域に結合されるプラズマの大きさを調節する工程 (b)前記基板へのバイアス電圧を調節する工程 (c)前記プラズマへのガスの流れを調節する工程 (d)前記チャンバ内の圧力を調節する工程 (e)前記チャンバ内の基板の位置を変更する工程
ング処理に関する。この処理は、集積回路のような半導体装置を製造する方法で
の比較的効果的に形成されるホトレジストパターンに使用され得る。また、この
処理は、垂直な側壁を有するホトレジストパターンを形成するのに特に有効であ
る。
称される)並びに5,234,529(’529特許と以下に称される)に開示
されているような、静電的にシールドされた無線周波数(ESRF)プラズマシ
ステムのようなプラズマ処理システムで実行される。‘031特許と’529特
許との全ては、参照としてここで入れられる。
テム50は、外側壁62、下壁64、並びに内部領域65を備えたプラズマチャ
ンバ60を有する。このチャンバ60は、高密度(例えば、約1ないし5x1012 ions/cm3)並びに低プラズマポテンシャル(例えば、約5ないし1
0Vのオーダ)を有するプラズマを内部領域65内に含むことができる。プラズ
マ66は、低い(即ち、第1の)領域66Lと高い(即ち、第2の)領域66U
とを有し、これら領域の比率は以下に説明される。
ャンバ60の周りに設けられている。この誘導コイル76は、ヘリカル共振器(
即ち、1/4波長もしくは1/2波長共振器)で良い。このコイルの一端は、接
地され、他端は、解放されている。また、このコイル76は、接地された一端の
近くにタップを有し、この結果、整合ネットワーク82MNを介してRF電力供
給源82に電気的に接続されている。この接合ネットワークは、プラズマ66へ
のRF電力伝送を最大にするのに使用される。
8(E−シルドもしくはファラデーシールドと称される)が設けられている。こ
の静電シールドは、各々が底部88Bと頂部88Tとを備えた複数のスロット8
8Sが形成され、電気的に接地された導電性シートにより構成されている。これ
らスロット88Sは、前記チャンバ60の回転軸A(即ち、Y方向)に平行にア
ラインメントされ、代表的には等間隔で離間されている。これらスロット88S
は、例えば、1mmないし10mmの幅を有し得る。このE−シルド88は、コ
イルからの電磁界をプラズマに結合させる領域を制限することにより、コイル7
6とプラズマ66との間の容量結合を最少にしている。
る基板(例えば、ウエハ)100を支持するように、チャンバ60内に位置され
た基板支持体(即ち、チャック)90を有する。この基板支持体90には、チャ
ンバ60内で基板支持体(かくして基板100)の位置を調節するために使用さ
れる昇降部材104が取着されている。この昇降部材104は、昇降部材の制御
ユニット106に動作的に接続されている。この制御ユニットは、昇降部材の駆
動を制御し、この結果、チャンバ60内の基板100の位置が、以下に詳細に説
明される理由により、調節され得る。このための適切な昇降部材と制御ユニット
とは、従来より知られている。
ると、プラズマ66の密度は、E−シルド88の頂部88Tと底部88Bとに規
定された上限と下限との間の円筒状の領域内のプラズマ密度での変化に比較して
、E−シルドのスロット88の底部88Bから下に向かう位置で急速に低下し始
める。基板表面100Sが、E−シルドのスロットの底部88Bにより規定され
た平面から垂直に(即ち、Y方向に)下方へと移動されるのに従って、基板表面
100S近くのプラズマ密度は低下する。このプラズマ密度の低下と、プラズマ
密度の低下する距離との比率は、プラズマ60内の圧力に大きく依存している。
例えば、チャンバ60の内部領域65内の圧力が大きくなるのに従って、プラズ
マの低下比率は大きくなり、また、プラズマの密度が低下する距離はかなり短く
なる(即ち、プラズマの密度が低下する距離は、数(several)平均自由
行路のオーダである。5mTorrでのアルゴンの平均自由行路は、約1cmで
あり、100Torrでのアルゴンに対しては約0.5mmである)。図2を参
照すると、長い破線は、“高い” (1012ion/cm3のオーダ)プラズ
マ密度領域66Uの境界を示し、この領域の底は、E−シルドのスロット88B
の底部とほとんど一致している。これは、高プラズマ密度を有する領域の近くに
基板100を位置させるのに適した位置である。図2において、短い破線は“低
”プラズマ密度領域66L(上記領域よりも1もしくは2オーダ低いオーダ)の
境界を示すのに使用されている。これは、低プラズマ密度の領域66L近くに基
板100を位置させるのに適した位置である。
搬送、また基板支持体90に対する着脱のための搬送、さらに以下に説明される
他のシステム並びにユニットに対する搬送のためのウエハ取り扱いシステム10
8をさらに有する。このようなシステムは、この分野では良く知られている。前
記基板支持体90には、基板100にバイアス電圧を印加するのに使用される基
板電力供給源116と整合ネットワーク116MNとが電気的に接続されている
。
真空ポンプシステム120が流体的に接続されている。さらに、システム50は
、チャンバ60にガスライン132を介して流体的に接続された既知のガス供給
システム130を有する。これら真空ポンプシステム120とガス供給システム
130とは、共同して、チャンバ60内の圧力を約1mTorrないし1Tor
rに酸素雰囲気を減じることができる。
るためにチャンバ60に流体的に接続された既知の冷却システム140を有する
。
、シラン等のシリル剤を導入することによりホトレジスト層の露光領域のシリル
化のためのシリル化ユニット142と、基板100の上にホトレジスト層を形成
し、このホトレジスト層をベーキングするためのレジスト供給/ベーキングユニ
ット144と、化学放射線によりホトレジスト層を露光するための露光システム
148とが接続されている。この露光システム148は、例えば、eビームツー
ル、もしくは、中間UV、遠UVまたはX線を放射源を有するホトリソグラフィ
ステッパーまたは走査型プロジェクターで良い。これらユニット142,144
並びにシステム148は、全て、既知の装置により構成され得る。例えば、前記
ユニット144に対しては、この技術の分野の者が、特定の厚さと均一性のレジ
ストコーテングを得るようにパラメータを調節することには馴れているであろう
し、また、レジストを硬化するのに必要な温度並びにベーキング時間を知ってい
るであろう。さらに、この分野で働いている者は、前記UV露光ユニット148
のための露光時間、焦点深度等を知っている。同様のことが前記シリル化ユニッ
ト142に対しても適用できる。
2MNと、昇降部材制御ユニット106と、ウエハ取り扱いシステム108と、
基板RF電力供給源116と、整合ネットワーク116MNと、真空ポンプシス
テム120と、ガス供給システム130と、冷却システム140と、シリル化ユ
ニット142と、レジスト供給/ベーキングユニット144と、露光システム1
48とが電気的に接続された主制御システム150を有している。この制御シス
テム150は、上述したシステムとユニットとを、夫々の電気信号によって制御
並びに管理する。好ましい実施の形態において、前記シリル化ユニット142と
、レジスト供給/ベーキングユニット144と、露光システム148と組をなし
てシステム50は、クラスター形式のホトリソグラフィク処理システムを構成し
ている。上述した全ての構成要件は、この分野で知られた構成要件により構成さ
れ得るか、この分野で知られた原理を基礎として構成され得る。
けて参照して、本発明の方法を実行する夫々の工程が説明される。好ましい実施
の形態において、以下の方法の工程は、上述されたシステム50と、シリル化ユ
ニット142と、レジスト供給/ベーキングユニット144と、露光システム1
48とにより、夫々の電気信号を介しての制御システム150の制御と動作との
もとで、実行される。
、これをレジスト供給/ベーキングユニット144に位置させる。そして、基板
の上面100Sは、ホトレジストのような材料の適切なシリル化層L1でコーテ
ングされる。この適切な材料の例は、Olin 810 ポジテブホトレジスト
である(図5の(A))。工程302で、ホトレジスト層L1は、80ないし1
15℃の範囲の温度でレジスト供給/ベーキングユニット144により、ソフト
ベーキングされる。
ジスト供給/ベーキングユニット144から取り出されて、露光システム148
へと搬送される。そして、ここで、ホトレジスト層L1は、パターンニングされ
たUV光もしくはパターンニングされたeビーム放射線のようなパタンーニング
された放射線Rにより露光される(図5の(B))。これは、代表的には、マス
クをeビームもしくは光源により照射してレジスト層上にマスクを結像させるこ
とによりなされる。この露光は、ホトレジストの露光された領域E1,E2を重
合させる。浅い焦点深度を有する露光システム148のために、露光された領域
E1,E2は、ホトレジスト層L1の上部のみを含み得る。
光システム148からシリル化ユニット142へと搬送する。ここで、ホトレジ
スト層L1は、HMDSもしくはシランのようなシリコンを含むシリル化反応剤
SRに露呈される(図5の(C))。この反応剤は、ホトレジストの中へと拡散
し、露光された領域E1,E2と反応して、ホトレジストの重合された領域をシ
リル化させ。この結果、シリル化された領域S1,S2,が形成される。
2から取り出して、基板をチャンバ60内の基板支持体90上に載置させる。そ
して、チャンバ60内の圧力が所定の値に達すると、制御システム150は、電
気信号を送って、プラズマ66を発生させるようにRF電力供給源82を駆動す
る。このプラズマ66は、全体的に高プラズマ密度で低プラズマポテンシャルを
有するように形成される。RF電力供給源82の動作状態は、RF電力供給源1
16の動作状態と同様に、制御システム150にストアされている所定の処理レ
シピに従って調節される。
た領域S1,S2を有するホトレジスト層L1,L2は、(酸素)プラズマに露
呈されて、シリル化された領域S1,S2を酸化シリコンSiOXの薄い酸化領
域OR1,OR2に変換させる(図5の(D))と共に、ホトレジストパターン
を形成するようにホトレジスト層をエッチングする。これら酸化領域OR1,O
R2は、下層の未露光(かくして変化されない)ホトレジスト層L1よりも耐エ
ッチング性が高い。前形成工程305に含まれている精度の良い工程が以下に詳
述される。この工程305は、所望の側壁SW(例えば、垂直な側壁)を有する
所望のホトレジストパターンPが、基板上に形成されるまで、なされる(図5の
(E))。
対する基板100の露呈は、終了され、ウエハ取り扱いシステム108は、基板
をチャンバ60から取り出す。
、重要である。図7の(A)並びに(B)を参照すると、チャンバ60の下壁6
4を基準として使用して、図7の(A)に示される“下方”位置PLにおいて(
即ち、ここでは、基板が下壁64に近接している)、基板100は、プラズマ6
6の領域66Lに露呈される。この領域では、プラズマ密度は低い(即ち、励起
されたイオンの数が少ない)が、酸化ラジカルの密度は高い(即ち、酸素[O]
原子の濃度が非常に高く、かつイオン化された酸素原子[O+,O−]の濃度低
い)。シリル化された領域S1,S2に対するプラズマの影響は、酸素ラジカル
が多く存在することにより、形成する酸化領域OR1,OR2内のシリル化され
た領域S1,S2の酸化速度が速くなることである。
基板が下壁64から遠くなっている)、基板100は、プラズマ66の領域66
Uに露呈される。この領域では、基板の表面の近くの流束量と密度とは大きい。
この位置での基板100の表面に対する影響は、プラズマ66中の高密度のイオ
ンが、RF発生器により供給されるRFバイアス電圧によって、基板の表面10
0Sに引き付けられて、基板の表面100Sにほぼ垂直な方向にホトレジスト層
L1を等方エッチングすることである。
は、バイアス電圧が、基板用のRF電力供給源116によりシリコン基板100
に印加されない場合には、基板の表面100Sに到達する、プラズマ66中のイ
オンと電子とのエネルギーは、非常に低いであろう。かくして、基板用のRF電
力供給源116により外部から印加されるバイアス電圧がない場合には、基板1
00のイオン衝撃が非常に減じられる。基板用のRF電力供給源116により基
板支持体90に印加されるバイアス電圧を調節することにより、基板100の基
板表面100Sに到達するイオンの運動エネルギーが高くなる。さらに、RF電
力供給源82からのRF電力の大きさを同調させることにより、実質的に同じレ
ベル(代表的には、RFバイアス電力に応じて5ないし100eVのオーダ)に
イオンのエネルギーを維持しながら、プラズマ66のプラズマ密度が変化する。
このことは、本発明のドライエッチング方法を使用して、所望の側壁を有するホ
トレジストパターンを形成するときに、プラズマ66の異方性エッチング特性を
全体に渡って制御するのを可能にする。
ための好ましい実施の形態が以下に詳述される。工程305のドライ現像処理は
、2つのセットの工程、即ち、高圧工程305aないし305eと、低圧工程3
05fないし305hとを有する。
工程305aにおいて、酸素が、ガス供給システム130によって,チャンバ6
0に導入される。次に、工程305bにおいて、チャンバ60内の圧力が、真空
ポンプシステム120により、10ないし500mT内となるように、調節され
る。次に、工程305cにおいて、プラズマ66は、RF電力供給源82からの
RF電力の供給により励起される。また、図7の(A)を参照すると、工程30
5dにおいて、昇降部材の制御ユニット106は、電気信号により制御システム
150により駆動されて、昇降部材104の駆動により基板支持体90とこの上
に支持された基板100とをチャンバ60内の下方位置PLへと調節する。工程
305eにおいてて、さらに制御システム150は、プラズマ領域66L内、か
くして、基板100の表面100Sの所に高ラジカル密度と低エネルギーイオン
の低密度とを発生させるように、RF電力供給源82と基板用のRF電力供給源
116への電気信号により、RF電力を調節する。この工程は、シリル化された
領域S1,S2を急速に酸化させて、酸化(SiOX)領域OR1,OR2を形
成する。
、チャンバ60内の圧力が、ガス供給システム130のチャンバ内部65への酸
素ガスの流れを継続させながら、真空ポンプシステム120を使用して、約1な
いし20mTorrの範囲内となるように、低下される。次に、図7の(B)を
また参照すると、工程305gにおいて、昇降部材制御ユニット106が、制御
システム150からの電気信号により駆動されて、基板支持体90並びにこの上
に支持された基板100をチャンバ60内の上方位置PUへと調節する。この上
方位置PUで、基板100の表面は、プラズマ領域66Uに基づいた高密度の低
エネルギーイオンに露呈される。高密度の比較的低いエネルギーイオンは、シリ
ル化されたレジストの高レートの異方性エッチングを可能にする。この結果、所
望の形態(例えば、図5Eに示されるように垂直)の側壁SWを有するホトレジ
ストパターンPが形成される。工程305hにおいて、エッチング処理が、未露
光ホトレジストが除去されるまで、続けられる。
ス供給システム130からチャンバ60への酸素ガスの流れと、(ガス供給シス
テムからのガスの流れと組合わされて)真空ポンプシステム120によるチャン
バ圧力の制御と、基板用のRF電力供給システム116からのRFバイアス電力
(代表的には100Wのオーダ)と、RF電力供給システム82からのRF源電
力(これは、代表的には5kWのように高くて良い)と、チャンバ内の基板の位
置とである。これらパラメータは、多くの半導体プロセスにあるように、経験的
に推論される必要があるであろう。
てなされ得る。この続く処理は、基板100に既に形成されている処理層へのエ
ッチングパターン転送のためのエッチング処理、処理層の露出された領域へ不純
物をドープするためのドーピング処理、もしくは、堆積工程のような他の処理を
含み得る。全てのドライリソグラフィプロセスは、上述したようなクライスター
ツールのような集積された設備内で完成され得るので、製造サイクルが改善され
、歩留が高くなる。
ュートラルループプラズマシステム(反応炉内に部分的にあるコイルの形態での
ファラデーシールド)、超高周波プラズマシステム、もしくは、高エネルギーで
低ポテンシャルプラズマを形成することの可能な誘導結合プラズマ(ICP)シ
ステムを含む異なるシステムが、また、本発明の方法を実施するのに適している
ことは、理解できるであろう。
て、本発明の新の精神と範囲とに従う説明された方法の全ての態様と効果とをカ
バーするように添付の請求項により意図されている。さらに、多くの変更と変形
とが、この分野の者にとって容易に見出されるであろうから、図示し説明された
正確な構成と作用とに本発明を制限することは望まれない。さらに、半導体の分
野で使用されている関連した装置並びに方法と同様に、本発明の方法並びに装置
は、動作パラメータの適切な値を経験的に決定することにより、もしくは、所望
の適用に対して最良のデザインで達成するようにコンピュータシュミレーション
を導くことにより、度々最良に実施され、また自然に組み合わされるように意図
している。従って、全ての適切な変更と等価とが、本発明の精神と範囲内にある
ように、見なされるべきである。
するホトレジスト層を備えた半導体構造の断面図であり、また、(B)は、一般
的なドライエッチングシリル化処理を使用して形成された、図1の(A)の半導
体構造の断面図である。
図である。
理システムのチャンバの概略的な断面図である。
ジスト層と、シリル化された領域と、酸化領域との概略的断面図である。
チャートである。
位置 (A)と上方位置(B)とに配置された基板を示す、図2のプラズ
マ処理システムのチャンバの断面図である。
Claims (15)
- 【請求項1】 1もしくは複数のシリル化された領域が形成され、シリル化
可能な材料で形成された第1の層でコーテングされた上面を有する基板を、低プ
ラズマ密度並びに高ラジカル密度を有する第1の領域と、この第1の領域よりも
高いプラズマ密度並びに低いラジカル密度を有する第2の領域とを含み、酸素を
ベースとするプラズマを使用して、プラズマエッチングするための方法であって
、この方法は、 (a)前記1もしくは複数のシリル化可能な領域から1もしくは複数の酸化さ
れた領域を形成するように、1もしくは複数のシリル化された領域を第1のプラ
ズマ領域に露呈させる工程と、 (b)前記酸化された領域以外の領域で、第1の層を選択的にエッチングする
ように、前記第2のプラズマ領域に基板を露呈させる工程とを具備する方法。 - 【請求項2】 前記工程(b)での選択的なエッチングは、異方性である請
求項1の方法。 - 【請求項3】 前記異方性エッチングは、基板の前記上面に対してほぼ垂直
な方向に対してである請求項2の方法。 - 【請求項4】 前記基板は、この基板を前記第1のプラズマ領域内に配置さ
れた第1の位置から前記第2のプラズマ領域内に配置された第2の領域に移動さ
せることにより、前記第1並びに第2のプラズマ領域に露呈される請求項1の方
法。 - 【請求項5】 前記シリル化可能な材料は、ホトレジストである請求項4の
方法。 - 【請求項6】 前記第2のプラズマ領域は、イオンフラックスとイオンエネ
ルギーとを有し、また、前記工程(b)は、同じイオンエネルギーを実質的な維
持させながら、イオンフラックスを調節する工程を有する請求項1の方法。 - 【請求項7】 前記イオンフラックスは、前記第2のプラズマ領域に結合さ
れるRF電力の大きさを調節することにより調節される請求項6の方法。 - 【請求項8】 前記方法は、チャンバないで実施され、また、前記工程(b
)は、 (a)前記第2のプラズマ領域に結合されるプラズマの大きさを調節する工程
と、 (b)前記基板へのバイアス電圧を調節する工程と、 (c)前記プラズマへのガスの流れを調節する工程と、 (d)前記チャンバ内の圧力を調節する工程と、 (e)前記チャンバ内の基板の位置を変更する工程と、 のうちの少なくとも1つの工程を有する請求項1の方法。 - 【請求項9】 前記ガスは、酸素ガスである請求項8の方法。
- 【請求項10】 高ラジカル密度並びに低プラズマ密度を有する第1の領域
と低ラジカル密度並びに高プラズマ密度を有する第2の領域とを含む低ポテンシ
ャルプラズマにより基板をパターンニングする方法であって、この方法は、 (a)前記基板にシリル化可能な材料でできた層をコーティングすることと、 (b)前記シリル化可能な材料でできた層の領域を反応剤に露呈させることに
より、この層にシリル化された領域を、この層にシリル化されない領域を残しな
がら形成することと、 (c)前記シリル化された領域を前記プラズマの第1のプラズマ領域に露呈さ
せることにより、シリル化された領域を酸化領域に変換することと、 (d)前記シリル化可能な材料を第2のプラズマ領域に露呈させることにより
、シリル化可能な材料のシリル化されていない領域をエッチングすることとを具
備する方法。 - 【請求項11】 前記工程(b)は、 (i)前記シリル化可能な材料でできた層をベーキングする工程と、 (ii)前記シリル化可能な材料でできた層の領域を化学線に露呈させる工程
とを有する請求項10の方法。 - 【請求項12】 前記工程(b)は、プラズマに結合されるRF電力の大き
さを調節する工程を有する請求項10の方法。 - 【請求項13】 1もしくは複数のシリル化された領域が形成され、シリル
化可能な材料で形成された層を有する基板を、チャンバ内での基板位置が第1の
位置と第2の位置との間で調節可能な状態で、プラズマチャンバ内でプラズマエ
ッチングする方法であって、 (a)酸素を前記チャンバ内に流す工程と、 (b)チャンバ圧力を制御する工程と、 (c)プラズマを励起する工程と、 (d)基板の位置を前記第1の位置に調節する工程と、 (e)基板の所もしくはこの近くに高ラジカル密度並びに低プラズマ密度を生
じさせて、前記1もしくは複数のシリル化された領域から1もしくは複数の酸化
領域を形成するように、プラズマに供給されるRF電力の大きさを調節する工程
と、 (f)チャンバの中への酸素の流れを持続させながら、チャンバ圧力を低くす
る工程と、 (g)基板を高プラズマ密度と低ラジカル密度とに露呈させる第2の位置に、
基板の位置を調節する工程と、 (h)プラズマにさらされたシリル化可能な材料の層を選択的にエッチングす
る工程とを具備する方法。 - 【請求項14】 前記基板にバイアス電圧を印加する工程をさらに具備する
請求項13の方法。 - 【請求項15】 前記工程(f)の後に、所定のエンドポイントに達した後
にエッチングを終了させる工程をさらに具備する請求項13の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US19327000P | 2000-03-30 | 2000-03-30 | |
US60/193,270 | 2000-03-30 | ||
PCT/US2001/009198 WO2001075944A2 (en) | 2000-03-30 | 2001-03-23 | Dry silylation plasma etch process |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003529930A true JP2003529930A (ja) | 2003-10-07 |
Family
ID=22712926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001573527A Pending JP2003529930A (ja) | 2000-03-30 | 2001-03-23 | ドライシリル化プラズマエッチング方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6809036B2 (ja) |
JP (1) | JP2003529930A (ja) |
AU (1) | AU2001247687A1 (ja) |
TW (1) | TW554076B (ja) |
WO (1) | WO2001075944A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7798764B2 (en) | 2005-12-22 | 2010-09-21 | Applied Materials, Inc. | Substrate processing sequence in a cartesian robot cluster tool |
US7371022B2 (en) | 2004-12-22 | 2008-05-13 | Sokudo Co., Ltd. | Developer endpoint detection in a track lithography system |
US7819079B2 (en) | 2004-12-22 | 2010-10-26 | Applied Materials, Inc. | Cartesian cluster tool configuration for lithography type processes |
US7651306B2 (en) | 2004-12-22 | 2010-01-26 | Applied Materials, Inc. | Cartesian robot cluster tool architecture |
US7699021B2 (en) | 2004-12-22 | 2010-04-20 | Sokudo Co., Ltd. | Cluster tool substrate throughput optimization |
US20090117360A1 (en) * | 2007-11-01 | 2009-05-07 | International Business Machines Corporation | Self-assembled material pattern transfer contrast enhancement |
US9174296B2 (en) * | 2010-10-20 | 2015-11-03 | Lam Research Corporation | Plasma ignition and sustaining methods and apparatuses |
KR102287835B1 (ko) * | 2016-04-20 | 2021-08-10 | 가부시키가이샤 코쿠사이 엘렉트릭 | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 |
US10672619B2 (en) * | 2016-12-15 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Material composition and methods thereof |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04243263A (ja) * | 1991-01-18 | 1992-08-31 | Mitsubishi Electric Corp | 微細パターンの形成方法 |
JPH05190441A (ja) * | 1992-01-09 | 1993-07-30 | Sharp Corp | レジストパターン形成方法 |
JPH05303210A (ja) * | 1992-04-28 | 1993-11-16 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
JPH07226393A (ja) * | 1994-02-15 | 1995-08-22 | Sony Corp | ドライエッチング方法およびドライエッチング装置 |
JPH07240402A (ja) * | 1994-02-28 | 1995-09-12 | Sony Corp | ドライエッチング方法 |
JPH08306659A (ja) * | 1995-04-27 | 1996-11-22 | Sony Corp | 誘導結合プラズマ処理装置および誘導結合プラズマ処理方法 |
JPH09106938A (ja) * | 1995-10-12 | 1997-04-22 | Sharp Corp | 半導体装置の製造方法 |
JP2000068254A (ja) * | 1998-08-25 | 2000-03-03 | Matsushita Electronics Industry Corp | プラズマ処理方法とプラズマ処理装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4882008A (en) * | 1988-07-08 | 1989-11-21 | Texas Instruments Incorporated | Dry development of photoresist |
US4918031A (en) * | 1988-12-28 | 1990-04-17 | American Telephone And Telegraph Company,At&T Bell Laboratories | Processes depending on plasma generation using a helical resonator |
US5362606A (en) * | 1989-10-18 | 1994-11-08 | Massachusetts Institute Of Technology | Positive resist pattern formation through focused ion beam exposure and surface barrier silylation |
SG47403A1 (en) * | 1990-12-05 | 1998-04-17 | At & T Corp | Lithographic techniques |
US5234529A (en) * | 1991-10-10 | 1993-08-10 | Johnson Wayne L | Plasma generating apparatus employing capacitive shielding and process for using such apparatus |
JP2951504B2 (ja) * | 1992-06-05 | 1999-09-20 | シャープ株式会社 | シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法 |
US5366852A (en) * | 1992-09-21 | 1994-11-22 | Shipley Company, Inc. | Methods for treating photoresists |
US5550007A (en) * | 1993-05-28 | 1996-08-27 | Lucent Technologies Inc. | Surface-imaging technique for lithographic processes for device fabrication |
US5562801A (en) * | 1994-04-28 | 1996-10-08 | Cypress Semiconductor Corporation | Method of etching an oxide layer |
US5460693A (en) * | 1994-05-31 | 1995-10-24 | Texas Instruments Incorporated | Dry microlithography process |
JPH1083985A (ja) * | 1996-09-06 | 1998-03-31 | Mitsubishi Electric Corp | 化合物半導体の選択エッチング方法とこの方法を用いた化合物半導体装置の製造方法 |
-
2001
- 2001-03-23 JP JP2001573527A patent/JP2003529930A/ja active Pending
- 2001-03-23 WO PCT/US2001/009198 patent/WO2001075944A2/en active Application Filing
- 2001-03-23 AU AU2001247687A patent/AU2001247687A1/en not_active Abandoned
- 2001-03-30 TW TW090107763A patent/TW554076B/zh not_active IP Right Cessation
-
2002
- 2002-09-30 US US10/259,808 patent/US6809036B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04243263A (ja) * | 1991-01-18 | 1992-08-31 | Mitsubishi Electric Corp | 微細パターンの形成方法 |
JPH05190441A (ja) * | 1992-01-09 | 1993-07-30 | Sharp Corp | レジストパターン形成方法 |
JPH05303210A (ja) * | 1992-04-28 | 1993-11-16 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
JPH07226393A (ja) * | 1994-02-15 | 1995-08-22 | Sony Corp | ドライエッチング方法およびドライエッチング装置 |
JPH07240402A (ja) * | 1994-02-28 | 1995-09-12 | Sony Corp | ドライエッチング方法 |
JPH08306659A (ja) * | 1995-04-27 | 1996-11-22 | Sony Corp | 誘導結合プラズマ処理装置および誘導結合プラズマ処理方法 |
JPH09106938A (ja) * | 1995-10-12 | 1997-04-22 | Sharp Corp | 半導体装置の製造方法 |
JP2000068254A (ja) * | 1998-08-25 | 2000-03-03 | Matsushita Electronics Industry Corp | プラズマ処理方法とプラズマ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US20030054658A1 (en) | 2003-03-20 |
TW554076B (en) | 2003-09-21 |
US6809036B2 (en) | 2004-10-26 |
WO2001075944A2 (en) | 2001-10-11 |
WO2001075944A3 (en) | 2002-06-13 |
AU2001247687A1 (en) | 2001-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10811256B2 (en) | Method for etching a carbon-containing feature | |
US5312717A (en) | Residue free vertical pattern transfer with top surface imaging resists | |
KR100260589B1 (ko) | 에칭방법 | |
EP1686421B1 (en) | Method for plasma etching a chromium layer suitable for photomask fabrication | |
US6716570B2 (en) | Low temperature resist trimming process | |
EP1279072B1 (en) | Ozone-enhanced silylation process to increase etch resistance of ultra thin resists | |
JP5577530B2 (ja) | 六フッ化硫黄(sf6)および炭化水素ガスを用いた反射防止層のパターニング方法 | |
EP1686422B1 (en) | Method for photomask plasma etching using a protected mask | |
US6001739A (en) | Method of manufacturing a semiconductor device | |
US4886565A (en) | Reactive ion etching apparatus | |
JP2008511166A (ja) | 膜スタックをエッチングするための方法およびシステム | |
JP2000091318A (ja) | 半導体装置の製造方法 | |
JP2003529930A (ja) | ドライシリル化プラズマエッチング方法 | |
JP2002313777A (ja) | 集積回路構造を製造する方法 | |
US6423457B1 (en) | In-situ process for monitoring lateral photoresist etching | |
US6340603B1 (en) | Plasma emission detection during lateral processing of photoresist mask | |
KR20000057897A (ko) | 지정된 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로조립 구조물을 증착하기 위한 방법 | |
US20010006761A1 (en) | Method and apparatus for resist planarization | |
JP2008511167A (ja) | ゲート・スタックをエッチングするための方法およびシステム | |
JPH06342744A (ja) | a−Cによる反射防止 | |
TW201729286A (zh) | 蝕刻方法 | |
US6642152B1 (en) | Method for ultra thin resist linewidth reduction using implantation | |
US20040018742A1 (en) | Forming bilayer resist patterns | |
JP2003273002A (ja) | マスクの製造方法 | |
CN113948379B (zh) | 一种纳米栅的制备方法、纳米栅及应用 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |