KR100260589B1 - 에칭방법 - Google Patents

에칭방법 Download PDF

Info

Publication number
KR100260589B1
KR100260589B1 KR1019950030201A KR19950030201A KR100260589B1 KR 100260589 B1 KR100260589 B1 KR 100260589B1 KR 1019950030201 A KR1019950030201 A KR 1019950030201A KR 19950030201 A KR19950030201 A KR 19950030201A KR 100260589 B1 KR100260589 B1 KR 100260589B1
Authority
KR
South Korea
Prior art keywords
gas
film
etching
pattern opening
chamber
Prior art date
Application number
KR1019950030201A
Other languages
English (en)
Other versions
KR960012337A (ko
Inventor
오카모토신
이나자와고이치로
후루야사치코
고이즈미마키
Original Assignee
히가시 데쓰로
동경 엘렉트론주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25444994A external-priority patent/JP3251439B2/ja
Priority claimed from JP29039294A external-priority patent/JPH08130211A/ja
Application filed by 히가시 데쓰로, 동경 엘렉트론주식회사 filed Critical 히가시 데쓰로
Publication of KR960012337A publication Critical patent/KR960012337A/ko
Application granted granted Critical
Publication of KR100260589B1 publication Critical patent/KR100260589B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

에칭방법은, 웨이퍼상에 피에칭층을 형성하고, 이 피에칭층을 난반사 방지막으로 덮고, 이 난반사 방지막을 포토레지스트막으로 덮는 공정과, 포토레지스트막을 패터닝 노광하는 공정과, 노광된 포토레지스트막을 현상하고, 난반사 방지막이 노출하는 패턴개구부를 형성하는 공정과, 웨이퍼를 챔버 내에 반입하고, 챔버 내를 배기하여 감압분위기로 하고, O2가스 및 N2가스 중 적어도 한쪽과 C4F8가스와의 혼합가스를 처리실내에 도입하여, 이 혼합가스의 플라즈마를 생성시키고, 플라즈마 중의 활성종을 웨이퍼에 작용시켜서, 이에 의해 패턴개구부의 주위측벽의 포토레지스트막을 실질적으로 에칭하지 않고, 패턴개구부에 노출한 난반사 방지막을 에칭하고, 피에칭층을 에칭하는 공정을 구비한다.

Description

에칭방법
제1a도 및 제1b도의 각각은, 종래의 에칭방법(난반사 방지막 없음)을 설명하기 위한 단면도,
제2a∼2c도의 각각은, 종래의 에칭방법(난반사 방지막 있음)을 설명하기 위한 단면도,
제3도는, 본 발명의 제1실시예에 관한 에칭방법에 이용된 플라즈마 에칭장치를 나타내는 단면 블록도,
제4도는, 제1실시예에 관한 에칭방법을 나타내는 플로우챠트,
제5도는, 반도체 웨이퍼상의 에칭대상을 나타내는 부분 확대 단면도,
제6도는, 반도체 웨이퍼상의 에칭대상을 나타내는 부분 확대 단면도,
제7도는, C4F8가스의 첨가량과 포토레지스트막의 변화량과의 관계를 나타내는 그래프도,
제8도는, 고주파 전력과 포토레지스트막의 변화량과의 관계를 나타내는 그래프도,
제9a도 및 제9b도의 각각은, 종래부터 에칭되고 금속으로 채워진 패턴개구를 나타내는 단면도,
제10도는, 본 발명의 제2실시예에 관한 에칭방법에 이용된 플라즈마 에칭장치를 나타내는 단면 블록도,
제11도는, 제2실시예를 나타내는 플로우챠트,
제12a도는 에칭 후의 웨이퍼 단면도,
제12b도는 배선 후의 웨이퍼 단면도,
제13도는, 에칭용 가스의 성분유량을 파라미터로 했을 때의 콘택트홀의 구멍직경과 주위측벽의 테이퍼 각도와의 관계를 나타내는 그래프도,
제14도는, 에칭처리시의 온도를 파라미터로 했을 때의 콘택트홀의 구멍직경과 주위측벽의 테이퍼각도와의 관계를 나타내는 그래프도이다.
〈도면의 주요부분에 대한 부호의 설명〉
2 : 피에칭층 4,85 : 포토레지스트막
6 : 노광빛 8 : 반사면
10 : 난반사 방지막 14,100 : 에칭장치
16 : 처리실 18 : 배기관
19,151 : 진공펌프 20 : 절연판
22 : 서셉터 지지대 24,105 : 서셉터
26 : 냉각실 27 : 도입관
30 : 배출관 28,154 : 고주파전원
30 : 매칭회로 32,156 : 블록킹 콘덴서
34 : 출력제어부 36 : 정전척
40 : 샤워전극 42,122,153a : 구멍
44,123 : 가스도입구 46,124 : 메인밸브
48 : 배관 50,52,54 : 분리관
56,58,60,125 : 밸브
62,64,66,126 : 매스플로우 컨트롤러
68,70,72,127,130,133 : 가스 공급원
74,140 : 제어기 76 : 영구자석
78 : O링 80 : SiN막
81 : 기판 82,84 : 절연층
83 : 금속바탕층 84a : 실리콘 산화막
86,86a : 패턴개구 87,87a : 주위측벽
88,88a : 배선층 89 : 보이드
90 : 로드록실 91 : 반송아암
92 : 게이트밸브 101 : 챔버
104 : 절연부재 106 : 냉매실
107 : 냉매도입관 108 : 냉매배출관
109 : 세라믹 히터 110 : 전원
121 : 상부전극 152 : 배기관
153 : 배기링 155 : 정합기
본 발명은, 반도체 웨이퍼의 박막이나 기판을 고정밀하게 에칭하는 에칭방법에 관한 것이다.
반도체 디바이스의 제조분야에서는 서브미크론 오더(sub-micron order)의 초미세가공의 요망이 높고, 포토리소그래피에 있어서의 마스킹(masking) 기술은 점점 고정밀도화하고 있다. 특히, 반도체 디바이스의 가일층 집적화 및 미세화의 경향에 따라서, FET(Field Effect Transistor)의 인접 게이트간의 간격이 점점 작아지고 있어, 고정밀도의 에칭기술이 요구되고 있다. 포토리소그래피에서는 피에칭층을 에칭하고, 패턴개구(가령, 콘택트홀이나 비어홀)를 형성한다. 이와 같은 피에칭층으로서는 SiN이나 SiO2로 이루어지는 게이트산화막이나 폴리실리콘층 혹은 실리콘 단결정기판 등을 예로 들 수 있다.
제1a도에 나타내는 바와 같이, 피에칭층(2)의 표면(노광빛(6)의 반사면)(8)에는 미시적인 기복이 존재하므로, 이 반사면(8)에서 노광빛(6)이 난반사되고, 포토레지스트막(4)의 감광영역이 확대된다. 이 결과, 제1b도에 나타내는 바와 같이, 패턴개구(예를 들면, 콘택트홀이나 비어홀)의 선폭(L2)는 목표의 선폭 (L1)보다도 커지며, 마스크 정밀도가 열화한다.
그래서, 제2a도에 나타내는 바와 같이, 카본블랙 등의 카본미립자를 용매중에 분산하여 이것을 도포하고 용매를 증발시켜서 형성되는 난반사 방지막(10)이 제안되고 있다. 이 난반사 방지막(10)은, 난반사 방지막(10)(Anti Reflection Cover; 이하, ARC로 약칭한다)으로 피에칭층(2)을 덮고, 노광빛(6)의 난반사를 방지한다. ARC(10)는 평활성에 뛰어나며, 이에 의해 반사면(8)은 이상적인 평탄면이 된다. ARC(10)의 위에 포토레지스트막(4)을 도포하고, 이것을 노광하고, 현상하면, 제2b도에 나타내는 바와 같이, 패턴개구의 선폭(L2)는 목표인 선폭(L1)과 실질적으로 같아지며, 정밀도가 높은 포토레지스트 마스크가 형성된다.
피에칭층(2)은 ARC(10)로 덮여져 있으므로, ARC(10)를 에칭제거하고, 패턴개구에 피에칭층(2)을 노출시킬 필요가 있다. 종래 ARC(10)를 제거하기 위해서는 오존 중의 산소래디컬을 이용한다. 그러나, 산소래디컬은 등방성(等方性)의 에칭특성을 가지므로, ARC(10)뿐아니라 포토레지스트막(4)도 산소래디컬에 의해 에칭되어 버린다. 이 결과, 제2c도에 나타내는 바와 같이 패턴개구의 선폭(L3)은 목표의 선폭(L1)보다도 큰 것이 되어 버린다.
다음에, 제9a도 및 제9b도를 참조하면서 본 발명이 해결하고자 하는 또 하나의 과제에 관해서 설명한다.
SiO2와 같은 산화막의 아래에 알루미늄이나 텅스텐과 같은 금속 바탕층이 존재하는 경우는, 피에칭층만을 에칭하고, 금속바탕층까지도 에칭해 버리지 않도록 유의해야 한다. 그렇기 때문에, 금속바탕층에 대한 피에칭층의 선택비가 높아지는 에칭가스를 이용할 필요가 있다. 고선택비 에칭의 요구에 부응하기 위해서, 종래는 에칭용 가스로서 C4F9에 CO를 첨가한 혼합가스를 사용한다.
그런데, 근래의 회로의 고집적화에 따라서, 고선택비 에칭의 요구 외에, 에칭에 의해 형성되는 패턴개구(콘택트홀이나 비어홀)의 형상에 관한 요구가 나오고 있다.
제9a도는 전형적인 패턴개구(86)의 일례를 나타낸 종단면도이다. 금속바탕층(알루미늄 박막(83)은 두개의 절연층(SiO2막)(82), (84)의 사이에 형성되어 있다. 제2절연층(84)의 위에는 포토레지스트막(85)이 도포되고, 포토레지스트막(85)을 노광, 현상, 에칭한다. 이에 의해, 제2절연층(84)은 고선택비로 에칭된다. 이 고선택비의 에칭에 의해 제2절연층(84)에 패턴개구(86)가 형성되어 있다. 패턴개구(86)는 실질적으로 수직의 주위측벽(87)에 의해 둘러싸여져 있다. 이방성(異方性) 에칭된 패턴기구(86)에 있어서는, 고선택비로 되면 될수록 주위측벽(87)은 바닥면에 대해서 90도에 가까운 각도를 이룬다. 포토레지스트막(85)의 제거 후는, 패턴개구(86) 내에 알루미늄 등의 금속을 충전하여 배선층(88)을 형성한다.
그러나, 제9b도에 나타내는 바와 같이, 패턴개구(86)의 바닥부 코너에 보이드(89) 등의 결함을 일으키기 쉬워, 배선(83),(88) 사이에 도통 불량을 일으키는 수가 있다. 특히, 목표의 선폭(L1)이 0.2㎛을 밑도는 듯한 초미세배선에서는 보이드 등의 결함을 발생하기 쉽다. 그렇기 때문에, 초 LSI 회로의 배선에서는 금속에 의한 패턴개구(86)의 충전성을 높이는 것이 요망되고 있다.
본 발명의 목적으로 하는 바는, 포토레지스트막의 가로방향 벗겨짐을 방지하면서 난반사 방지막을 에칭할 수 있는 에칭방법을 제공하는 데에 있다.
본 발명에 관한 에칭방법의 특징은, 기판위에 피에칭층을 형성하고, 이 피에칭층을 난반사 방지막으로 덮고, 이 난반사 방지막을 포토레지스트막으로 덮는 공정과, 포토레지스트막을 패터닝 노광하는 공정과, 노광된 포토레지스트막을 현상하고, 난반사 방지막이 노출하는 패턴개구부를 형성하는 공정과, 기판을 챔버 내에 반입하고, 챔버 내를 배기하여 감압 분위기로 하고, O2가스 및 N2가스 중 적어도 한쪽과 C4F8가스와의 혼합가스를 처리실내에 도입하여, 이 혼합가스의 플라즈마를 생성시키고, 플라즈마 중의 활성종을 기판에 작용시켜서, 이에 의해 패턴 개구부의 주위측벽의 포토레지스트막을 실질적으로 에칭하지 않고, 패턴개구부에 노출한 난반사 방지막을 에칭하고 상기 피에칭층을 에칭하는 공정을 구비한다.
난반사 방지막의 형성에는, 스핀코터(spin coater) 등을 이용하여 용이하게 웨이퍼 표면에 도포할 수 있는 성분용액을 이용한다. 이러한 성분 용액은 탄소함유물과 휘발성분을 포함하는 것이다. 탄소함유물로서는, 가령 카본블랙과 같은 탄소계 입자가 적합하다. 또, 휘발성분으로서는 예를 들면 시클로헥사논이나 아세톤과 같은 포토레지스트 용액에 포함되어 있는 휘발성분과 동등하거나 또는 이에 유사한 것을 이용한다. 이러한 ARC막은 건조 후도 평탄성상이 매우 양호하며, 이방성 에칭도 되기 쉽다. 건조 후의 ARC막의 막두께는 40∼100nm의 범위인 것이 바람직하다.
O2가스 및 N2가스 중 적어도 한쪽과 C4F8가스와의 혼합가스를 에칭에 이용하므로, 포토레지스트막의 가로방향(막두께 직교방향)으로의 에칭은 거의 저지되어, 난반사 방지막만을 에칭할 수가 있다. 이에 의해 치수정밀도가 놓은 고정밀도의 마스크를 할 수 있으며, 서브미크론오더의 초미세 선폭의 회로를 형성하는 것이 가능하게 된다. 특히, O2가스 및 N2가스의 양을, C4F8가스의 양의 3∼5배의 범위, 바람직하게는 4배 정도로 설정하므로써 포토레지스트막의 막두께 직교방향(가로방향)으로의 깍아냄은 거의 완전히 저지할 수가 있다.
그런데, C4F8가스에 CO 가스를 혼합한 가스를 이용하여 에칭하면, 높은 선택비를 얻을 수 있는데, 패턴개구의 주위측벽은 바닥면에 대해서 거의 수직이 된다(테이퍼각도 θ가 약 90°), 그러므로, 패턴개구의 형상은 보이드(89)를 발생하기 쉬운것이 된다.
또, C4F8이 플라즈마에 의해 해리된 때에 생기는 활성종의 불소 래디칼이 CO에서 활성을 잃게 되므로, 절연막(가령 SiO2)과 반응할 수 있는 가스종이 감소하고, 절연막에 대한 에칭률이 저하한다. 여기서, 에칭률의 저하를 방지하기 위해 C4F8가스를 단독으로 사용하면, 절연막 위에 플로로카본계의 침전이 많이 존재하여, 역시 에칭률의 향상을 방해하는 결과가 된다. 또 그와 같이 플로로 카본계의 침전물이 많이 존재하면, 에칭반응이 진전되지 않고, 사용가능한 챔버 내압의 범위가 협소해진다.
본 발명에 관한 에칭방법의 특징은, 기판 위에 금속바탕층을 형성하고, 이 금속바탕층의 위에 절연층을 형성하고, 이 절연층을 포토레지스트막으로 덮는 공정과, 포토레지스트막을 패터닝 노광하는 공정과, 노광된 포토레지스트막을 현상하고, 상기 절연층이 노출하는 패턴개구부를 형성하는 공정과, 기판을 챔버 내에 반입하고, 챔버 내를 배기하여 감압 분위기로 하고, 플로로카본계 가스에 대한 O2가스, N2가스, CO2가스, N2O가스, NF3가스, SF6가스, SO2가스, He가스, Ar가스, Kr가스, Xe가스의 군으로부터 선택되는 1종 또는 2종 이상의 가스 첨가량을 제어하면서 플로로카본계 가스 및 상기 첨가가스를 챔버 내에 도입하고, 플라즈마를 생성시켜서, 플라즈마 중의 활성종을 절연층에 작용시켜서 절연층을 에칭하고, 주위 측벽이 바닥면에 대해서 둔각의 기울기를 가지는 패턴개구를 형성하는 공정과, 상기 패턴개구의 안을 금속으로 채우므로써, 상기 금속바탕층에 도통하는 금속배선층을 형성하는 공정을 구비한다.
절연층에는 SiO2막, SiN막, 실리콘 단결정막, 폴리실리콘막 등을 예로 들 수 있다.
플로로카본계 가스에는, C4F8가스외에 CHF3, CF4, C2F6, C3F8등의 각종 가스를 이용해도 좋다.
또한, 기판의 얹어놓는대를 온도조절하고, 기판과 활성종과의 사이에 생기는 에칭작용을 변화시켜서, 패턴개구의 형상을 제어하도록 해도 좋다.
발명자들의 지견에 의하면, 플로로카본계 가스의 양보다도 첨가가스의 양을 너무 많이 하면, 에칭의 선택비가 극단적으로 저하하는 것이 판명되고 있다. 따라서, O2가스, N2가스, CO2가스, N2O가스, NF3가스, SF6가스, SO2가스, He가스, Ar가스, Kr가스, Xe가스의 군으로부터 선택되는 1종 또는 2종이상의 가스 첨가량은 50체적% 이하로 하는 것이 바람직하다.
C4F8가스를 플라즈마에 의해 해리시키면 CF2 +이온이 생성된다. 이 CF2 +이온은, 바탕금속에 대해서 에칭을 하는 자유 불소 래디컬을 생성시키기 어려운 이온이다. 따라서, 바탕금속(83)은 실질적으로 에칭되지 않고 절연층(84)만이 에칭된다는 선택비가 높은 에칭을 실현할 수 있다.
그런데, C4F8가스를 플라즈마에 의해 해리시켜서 실리콘 웨이퍼표면의 SiO2산화막의 에칭을 실시하면, 플로로카본계의 막(가령 CF2)이 패턴개구의 바닥부에 퇴적하고, 패턴개구의 주위측벽의 기울기가 커진다(테이퍼각도 θ가 둔각이 된다). 플로로카본계의 막은, SiO2에칭시에 발생하는 O2에 의해 제거되는 성질을 가지고 있는데, SiO2중에 함유되는 O2만으로는, 원하는 테이퍼각도 θ를 실현하는데는 불충분하다. 그래서, C4F8가스에 O2등의 첨가가스를 첨가하므로써, 플로로카본계의 막을 제거하고, 패턴개구의 주위측벽(87)의 기울기를 제어할 수가 있다. 또한, 패턴개구에 있어서의 테이퍼각도 θ는 100°∼110°의 범위로 하는 것이 바람직하다.
또, 웨이퍼 온도를 높게 하면, 플로로카본계의 막의 퇴적속도는 느려지므로, 패턴개구 주위측벽의 테이퍼각도θ는 작아진다(거의 직각으로), 한편, 웨이퍼 온도를 낮게하면, 플로로카본계의 막의 퇴적속도는 빨라지므로, 테이퍼각도 θ는 커진다(둔각으로). 그러므로, 얹어놓는대(서셉터)의 온도를 하강시켜서 웨이퍼를 냉각하고, 테이퍼각도 θ가 큰 패턴개구를 형성하고, 패턴개구로의 금속의 충전성을 높게 해도 좋다.
이하, 첨부도면을 참조하면서 본 발명의 바람직한 실시형태에 관하여 설명한다.
에칭장치(14)는, 반도체 웨이퍼(W) 상에 형성된 박막을 에칭하기 위한 쌍극형의 마그네트론 플라즈마 에쳐이다. 에칭장치(14)의 처리실(16)은 접지되어 있다. 처리실(16)의 바닥부에는 진공펌프(19)에 연이어 통하는 배기관(18)이 설치되어 있고, 처리실(16) 내가 고진공도로 배기되도록 되어 있다. 또한, 처리실(16)의 용량은 약 35 리터이다.
이 처리실(16)내의 바닥부 중앙에는 절연판(20)을 통하여 알루미늄제의 서셉터 지지대(22)가 설치되고, 또한 지지대(22)의 위에는 알루미늄제의 서셉터(24)가 설치되어 있다. 서셉터 지지대(22)의 내부에는 냉각실(26)이 형성되어 있다. 이 냉각실(26)에는 도입관(27) 및 배출관(30)이 각각 연이어 통하고, 이들의 관(27),(30)을 통하여 냉매 공급원(도시생략)과 냉각실(26)과의 사이에서 냉매가 순환되도록 되어 있다. 이러한 냉각 시스템에 의해 서셉터(24)를 가령 -200℃∼+200℃의 온도범위내에서 조정할 수 있도록 되어 있다.
서셉터(24)에는 13.56MHz의 플라즈마 발생용의 고주파 전원(20)이 매칭(matching)회로(30) 및 블록킹 콘덴서(32)를 통하여 접속되어 있다. 이 고주파수 전원(28)은, 출력제어부(34)에 의해 그 출력을 조정할 수 있도록 되어 있다. 또한, 서셉터(24)의 윗면에는 웨이퍼(W)를 정전 흡착 유지할 수 있는 정전척(36)이 설치되어 있다.
한편, 처리실(16)의 천장부에는, 접지된 샤워전극(40)이 설치되어 있다. 이 전극(40)은 어몰퍼스카본이나 SiC로 만들어져 있다. 샤워전극(40)은 중공으로, 하부에 다수의 구멍(42)을 갖는다. 샤워전극(40)의 내부는 가스도입구(44)에 연이어 통하며, 가스도입구(44)는 배관(48)에 연이어 통하고 있다. 배관(48)에는 메인밸브(46)가 부착되어 있다.
배관(48)의 기초끝단측은 3개의 분기관(50, 52, 54)으로 나누어져 있다. 각 분기관(50, 52, 54)은 가스 공급원(68, 70, 72)에 각각 연이어 통하고 있다. 각 분기관(50, 52, 54)에는 밸브(56, 58, 60) 및 매스플로우 컨트롤러(62, 64, 66)가 부착되어 있다.
제1가스 공급원(68)에는 메인 에칭 가스로서의 C4F8가스가 수용되고, 제2가스 공급원(70)에는 첨가가스로서의 O2가스가 수용되고, 제3가스 공급원(72)에는 캐리어가스로서의 Ar 가스가 수용되어 있다. 또한, 첨가가스는 O2가스 대신에 N2가스를 이용해도 좋으며, 또 캐리어 가스는 Ar 가스대신에 He 가스, Kr 가스, Xe 가스를 이용해도 좋다.
제어기(74)는 에칭장치(14)의 각 동작을 제어하고 감시하는 컴퓨터 시스템으로 조립되어 있다. 컴퓨터 시스템의 입력부에는 웨이퍼(W)마다 에칭조건이 입력되도록 되어 있다. 제어기(74)는, 그 출력부가 매스플로우 컨트롤러(62, 64, 66), 밸브(46, 56, 58, 60), 진공펌프(19)에 접속되어 있고, 입력데이터에 의거하여 각각에 지령신호를 내도록 되어 있다.
제1∼제3가스 공급원(68, 70, 72)으로부터의 가스 유량이 각각 제어되도록 되어 있다. 제어기(74)는 에칭장치(14)의 동작을 제어관리하는 컴퓨터 시스템에 조립되어 있고, 그 시스템의 입력부에 각종의 에칭조건이 웨이퍼(W)마다 입력되도록 되어 있다.
상부전극(40)의 위쪽에는 N극 S극을 가지는 영구자석(76)이 배치되어 있다. 자석(76)은 수직축을 가지는 회전구동수단(도시생략)에 의해 회전가능하게 지지되어 있다. 이에 의해 처리실(16) 내의 웨이퍼(W)면 위에는 10∼1000G 엘스테드(oersted)의 자계가 형성되도록 되어 있다. 또한, 처리실(16)의 측벽과 상부전극(40)과의 조인트부에는 O링(78)이 삽입되고, 처리실(16)의 내부가 기밀하게 되도록 시일되어 있다. 또한, 본 실시예의 에칭방법에서는 방전극의 마그네트론 플라즈마 에칭장치를 이용하는 예에 관하여 설명하는데, 본 발명은 이것에만 한정되지 않고, 이른바 다이폴(dipole)형의 마그네트론 에칭장치를 이용해도 좋다.
다음에, 제4도∼제6도를 참조하면서 상기의 에칭장치를 이용하여 웨이퍼상의 박막을 에칭하는 방법에 관하여 설명하다.
CVD 장치나 스패터링 장치 등을 이용하여 실리콘 웨이퍼(W)상에 SiN막(80)을 성막한다(공정 S1). 이 SiN막(80)은 패턴 에칭의 대상으로 되는 것이다. 덧붙여서 말하면, CVD 성막된 SiN막(80)의 표면은, 가령 중심선 평균 거칠기 Ra의 표시로 0.002∼0.018㎛의 거칠기를 가지며, 또 최대 높이 Rmax의 표시로 0.03∼0.06㎛의 거칠기를 갖는다. 또한 SiN막(80)의 막두께는 약 600nm이다.
이어서, 웨이퍼(W)를 도포장치의 스핀척상에 얹어놓고, 웨이퍼(W)를 스핀회전시키면서 적량의 ARC용 성분용액을 웨이퍼(W)면 위에 적하한다. 적하액은 웨이퍼(W) 위에서 퍼져서, 실질적으로 표면 평탄한 난반사 방지막(10)이 형성된다. (공정 S2) 도포된 난반사 방지막(10)은 조금 지나면 건조하고, 건조 후도 실질적으로 평탄한 표면을 나타낸다. 이러한 평탄한 난반사 방지막(10)에 의해 SiN막(80)은 덮인다. 또한, 건조 후의 난반사 방지막(10)의 막두께는 40∼100nm의 범위이다.
또한, 웨이퍼(W)를 스핀회전시키면서 적량의 포토레지스트 용액을 웨이퍼(W) 면위에 적하한다. 적하액은 웨이퍼(W)상에서 퍼져서, 실질적으로 균일 막두께의 포토레지스트막(4)이 형성된다(공정 S3). 또한, 포토레지스트막(4)을 건조하고, 베이킹한다.
이어서, 노광기에 웨이퍼(W)를 반송하고, 포토레지스트막(4)을 원하는 패턴으로 노광한다(공정 S4). 노광빛(자외선)(6)은 포토레지스트막(4)을 투과하고, 난반사 방지막(10)의 윗면에서 반사된다. 이 때, 난반사 방지막(10)의 윗면이 이상적으로 평탄하므로, 반사광은 난반사를 일으키지 않고 입사행로를 그대로 통하여 광원쪽으로 되돌아간다. 노광 후, 웨이퍼(W)를 스핀척상에 얹어놓고, 웨이퍼(W)를 스핀회전시키면서 적량의 현상액을 적하하고, 패턴노광된 포토레지스트막(4)을 현상한다(공정 S5). 이에 의해 포토레지스트막(4)이 부분제거되고, 패턴개구를 가지는 레지스트패턴이 형성된다. 패턴개구에는 난반사 방지막(10)이 노출하고 있다. 현상 후, 웨이퍼(W)를 린스세정하고, 건조한다.
이어서, 웨이퍼(W)를 로드록실(도시생략)을 통하여 에칭장치(14) 내에 반입하고, 정전척(36) 위에 얹어놓고, 이것을 정전 흡착유지한다. 챔버(16) 내를 배기하면서 3개의 가스공급원(68, 70, 72)으로부터 챔버(16)내에 각각 가스를 도입한다. 각 가스공급원(68, 70, 72)으로부터의 가스유량은 매스플로우 컨트롤러(56, 58, 60)에 의해 각각 제어된다. 이때 O2가스를 C4F8가스에 대해서 약 4배의 유량비율로 첨가한다. 또, 캐리어 가스로서 소정유량의 Ar 가스를 C4F8/O2가스(에칭용 가스)에 수반시킨다. 또, 배기와 가스도입을 동시에 시행하므로써 처리실(16)의 내압이 가령 40mTorr이 되도록 압력제어한다.
상부전극(40)과 하부전극(24)과의 사이에 고주파 전압을 인가하고, 챔버(16) 내에 플라즈마를 발생시킨다. 가스가 플라즈마화 하고, 이 에너지에 의해 에칭용가스가 점차 해리하여 각종의 활성종이 발생한다. 이들의 활성종이 웨이퍼(W)에 도달하면, 패턴개구에 노출하는 난반사 방지막(10)에 작용하고, 그 결과, 난반사 방지막(10) 만이 에칭된다(공정 S6). 여기서, C4F8가스와 O2가스를 최적한 비로 혼합한 혼합가스를 에칭가스로서 이용하고 있으므로, 포토레지스트막(4)의 막두께 직교방향(가로방향)으로의 에칭이 억제되고, 난반사 방지막(10)만을 막두께 방향으로 에칭할 수 있어, 고정밀도의 마스크가 형성된다.
또한 같은 에칭을 속행하여 패턴개구에 노출하는 SiN층(80)을 제거해도 좋다(공정 S7). 또는, 난반사 방지막(10)의 에칭공정(공정 S6)과는 전혀 별개로 SiN층(80)을 제거하기 위한 에칭공정(공정 S7)을 설치해도 좋다. SiN층(80)의 패턴에칭 후에, 어싱장치 내에서 웨이퍼(W)상에서 모든 포토레지스트막(4)을 제거한다(공정 S8).
본 실시예에 의하면 포토레지스트막(4)의 막두께 직교방향(가로방향)으로의 깍아들어가는 것을 실질적으로 저지할 수가 있으므로, 마스크의 치수 정밀도가 높아진다.
이 경우에, O2가스 또는 N2가스의 첨가량은 C4F8가스의 양에 대해서 3∼5배의 범위 내에 설정하는 것이 바람직하며, 4배 정도로 설정하는 것이 가장 바람직하다. 이 최적범위보다도 C4F8가스량이 너무 적으면, 에칭률이 과대해진다. 반대로 최적범위보다도 C4F8가스량이 너무 많으면, 에칭생성물이 패턴개구의 주위측벽에 부착하고, 패턴개구가 작아져 버린다.
다음에, 실제의 에칭결과로부터 상기의 에칭가스의 혼합비율의 가부에 관하여 제5도∼제8도를 참조하여 설명한다.
제5도에 나타내는 바와 같이, SiN으로 이루어지는 바탕층(80)의 위에 난반사 방지막(10)을 형성하고, 포토레지스트막(4)을 마스크로서 난반사 방지막(10)을 에칭했다. C4F8및 O2의 혼합가스를 에칭가스로 이용하고, 이들의 혼합비를 여러가지로 변경하여 에칭의 평가를 했다.
제6도는 에칭 후의 포토레지스트막(4), 난반사 방지막(10) 및 바탕층(80)을 나타내는 단면도이다. 난반사 방지막(10)의 윗면으로부터 막두께 방향으로 250nm만큼 떨어진 부분에서의 막(4)의 폭(W1)과, 난반사 방지막(10)의 윗면으로부터 막두께 방향으로 500nm만큼 떨어진 부분에서의 막(4)의 폭(W2)을 각각 측정했다. 폭(W1), 폭(W2)의 측정결과로부터, 에칭에 의한 포토레지스트막(4)의 깍아들어간 양과, 침전에 의한 포토레지스트막(4)의 부푼양을 각각 구했다. 에칭시의 포토레지스트막(4)을 평가하기 위해, 포토레지스트막(4)의 초기 폭(W)이 0.25㎛인 것과 0.375㎛인 것의 2종류에 관하여 조사했다.
프로세스 조건은, 처리압력이 40mTorr, 고주파전력의 출력이 1400W, 챔버내벽의 온도가 60℃, 서셉터(24)의 온도가 20℃이다. 그리고, O2가스량을 20SCCM에 고정하고, C4F8가스의 양을 3∼7SCCM의 범위에서 여러가지로 변화시켰다. 그들의 결과를 제7도 및 제8도를 참조하여 설명한다.
제7도는 횡축에 C4F8가스 공급량(SCCM)을 취하고, 종축에 포토레지스트막의 막두께 변화량(nm)을 취하여, 양자의 관계에 관하여 조사한 결과를 나타내는 특성선도이다. 제8도는 횡축에 고주파전력(W)을 취하고, 종축에 포토레지스트막의 막두께 변화량(nm)을 취하고, 양자의 관계에 관하여 조사한 결과를 나타내는 특성선도이다. 종축에 표시한 변화량은 부호가 마이너스인 경우는 포토레지스트막(4)이 에칭에 의해 깍여진 양을 나타내며, 부호가 플러스인 경우는 에칭시의 반응생성물이 포토레지스트막(4)에 부착한 양을 나타낸다. 양 도면 중에서 흰 원은 포토레지스트막(4)의 폭(W1)을 0.25㎛로 했을때의 결과를, 검은 원은 포토레지스트막(4)의 폭(W1)을 0.375㎛으로 했을 때의 결과를, 흰 사각은 포토레지스트막(4)의 폭(W2)을 0.25㎛로 했을 때의 결과를, 검은 사각은 포토레지스트막(4)의 폭(W2)을 0.375㎛로 했을 때의 결과를 각각 나타낸다.
제7도에서 알 수 있듯이 C4F8가스의 첨가량을 3SCCM으로부터 7SCCM 까지 점점 많이 하면, 에칭량이 점차 적어지며, 도중에서 반응생성물이 부착하기 때문에, 포토레지스트막(4)의 폭(W)이 커지는 것이 판명됐다.
C4F8가스의 첨가량이 3SCCM의 경우에는, 포토레지스트막(4)의 폭(W2)(500nm에 대응)의 부분의 에칭에 의한 깍아들어간 양이 특히 많아, 바람직하지 않다. C4F8가스의 첨가량이 5SCCM일 때에는, 폭(W1) 및 (W2)의 부분이 변화량은 약 0으로 거의 없어서, 가장 바람직한 값을 나타내고 있다. 또, C4F8가스의 첨가량이 7SCCM일 때에는, 포토레지스트막(4)의 측벽은 에칭되지 않고, 반대로 이 부분에 에칭의 반응생성물이 부착하여 약간 두꺼워진다.
현재의 미세가공기술에 의하면, 패턴개구 직경의 허용오차범위는 약 ±30nm정도이므로, 제7도에서 나타내듯이, O2가스가 20SCCM에 대해서 C4F8가스의 공급량은 4∼7SCCM의 범위내로 설정한다. 따라서, O2가스의 공급량은, C4F8가스의 공급량에 대해서 3∼5배의 범위내로 설정하므로써 포토레지스트막(4)의 폭(W)의 변동을 억제할 수 있는 것을 확인할 수 있었다.
상술과 같은 범위내에 C4F8가스와 O2가스의 혼합비를 설정하므로써, 실질적으로 난반사 방지막(10)만을 에칭할 수 있어, 마스크를 고정밀도로 유지할 수가 있다. 또한, 제6도에 나타내듯이, 난반사 방지막(10)의 에칭시에 포토레지스트막(4)은 막두께 방향으로 에칭되는데, 이것은 마스크 정밀도에 영향을 주는 것은 아니다.
제8도는, C4F8가스와 O2가스의 혼합비를 1:4로 일정하게 유지한 상태로 인가하는 고주파전력을 변화시켰을 때의 포토레지스트막의 변화량을 나타내는데, 통상 사용되는 고주파 전력의 범위 내, 가령 700W∼1400W의 범위 내에서는 포토레지스트막의 변화량은 그다지 변화하지 않고, 상기한 가스혼합비의 범위 내인 것을 확인할 수 있었다.
이와 같이, C4F8가스와 O2가스와의 혼합비를 적정한 범위 내에 설정하므로써 포토레지스트막(4)의 막두께 직교방향(가로방향)으로의 깍아낸 양이나 침전양을 억제하면서 난반사 방지막(10)을 에칭할 수 있어, 정밀도가 높은 마스크를 유지형성할 수가 있었다.
다음에, 제10도∼제14도를 참조하면서 본 발명의 제2실시예에 관하여 설명한다. 또한, 이 제2실시예가 상기 제1실시예와 공통하는 부분에 관한 설명은 생략한다.
에칭장치(100)의 챔버(101)는 접지되어 있다. 챔버(101) 내에는 정전 척(36)을 구비한 서셉터(105)가 설치되어 있다. 서셉터(105)는, 고주파 전원(28)에 접속되고, 절연부재(104)에 의해 챔버(101)로부터 절연되어 있다. 서셉터(105)의 내부에는 고리형상의 냉매실(106)이 설치되어 있다. 이 냉매실(106)에는 온도조절용의 냉매가 냉매도입관(107)을 통하여 도입되고, 냉매는 냉매실(106) 내를 순환하여 냉매배출관(108)으로부터 배출되도록 되어 있다. 또한 서셉터(105)에는 전원(110)에 접속된 세라믹히터(109)가 설치되어 있다. 서셉터(105)는 마이너스 50℃부터 플러스 60℃까지의 범위 내에서 온도 컨트롤될 수 있도록 되어 있다. 서셉터(105)의 온도제어는, 온도센서(도시생략)와 제어기(140)에 의해 이루어지게 되어 있다.
서셉터(105)의 윗쪽에는 상부전극(121)이 설치되어 있다. 이 상부전극(121)은 중공으로 되어 있으며, 그 아래면에는 다수의 구멍(122)이 개구하고 있다. 상부전극(121)의 중공부에 연이어 통하는 가스도입구(123)가 설치되고, 이 가스 도입구(123)는 메인밸브(124)를 통하여 3개의 가스 공급원(127, 130, 133)에 연이어 통하고 있다. 제1가스 공급원(127)에는 C4F8가스가 수용되고, 제2가스 공급원(130)에는 O2가스가 수용되며, 제3가스 공급원(133)에는 N2가스가 수용되어 있다. 각 가스 공급원(127, 130, 133)과 메인밸브(124)와의 사이에는 밸브(125) 및 매스플로우 컨트롤러(126)가 각각 설치되어 있다. 각 매스플로우 컨트롤러(126)는 제어기(140)의 출력부에 접속되어 있다. 제어기(140)는 진공펌프(151)의 전원에도 접속되어 있다.
진공펌프(151)의 흡입구는 챔버(101)의 배기관(152)에 연이어 통하고 있다. 배기관(152)은 배기링(153)의 바로 아래에서 챔버(101) 내에 개구하고 있다. 배기링(153)은 서셉터(105) 둘레부와 챔버(101) 내벽과의 사이에 설치되어, 복수의 구멍(153a)을 갖는다. 이것들에 의해 챔버(101)의 내압을 5mTorr∼100mTorr 범위로 제어할 수 있게 되어 있다.
고주파전원(154)은, 정합기(155), 블록킹 콘덴서(156)를 통하여 서셉터(105)에 접속되어 있고, 예를 들면 주파수가 13.56MHz, 출력이 1000∼2000W 사이의 임의의 파워의 고주파전력을 서셉터(105)에 인가하도록 되어 있다.
프로세스 챔버(101)의 근처에는 로드록실(90)이 설치되고, 양 챔버(90),(101)은 게이트 밸브(92)를 통하여 연이어 통할 수 있도록 되어 있다. 로드록실(90) 내에는 반송아암(91)이 설치되어 있다.
다음에, 제11∼14도를 참조하면서 상기 에칭장치를 이용하는 에칭방법에 관하여 설명한다.
실리콘 웨이퍼(W)를 산화장치에 넣어 설치하고, 그 기판(81)상에 제1의 실리콘 산화막(SiO2)(82)을 형성한다(공정 S11). 웨이퍼(W)를 CVD 장치에 넣어 설치하고, 제1실리콘 산화막(82)의 위에 알루미늄층(83)을 형성한다(공정 S12). 이 알루미늄층(83)은, 다음에 적층되는 제2실리콘 산화막(84a)의 바탕층이 되는 것이다. CVD 장치 내에서 Al 바탕층(83)의 위에 제2실리콘 산화막(84a)을 형성한다(공정 S13).
웨이퍼(W)를 스핀코터의 척위에 얹어놓고, 제2실리콘 산화막(84a)의 위에 포토레지스트(85)를 도포한다(공정 S14).
이어서, 노광기에 웨이퍼(W)를 반송하고, 포토레지스트막(85)를 원하는 패턴으로 노광한다(공정 S15). 노광 후, 웨이퍼(W)를 스핀척상에 얹어놓고, 웨이퍼(W)를 스핀회전시키면서 적량의 현상액을 적하하고, 패턴 노광된 포토레지스트막(85)을 현상한다(공정 S16). 이에 의해 포토레지스트막(85)이 부분제거되고, 패턴개구(86a)를 갖는 레지스트패턴이 형성된다. 패턴개구(86a)의 직경 (d)는 약 0.2㎛이며, 이 패턴개구(86a)에는 제2실리콘 산화막(84a)이 노출하고 있다. 현상 후, 웨이퍼(W)를 린스세정하고, 건조한다.
이어서, 웨이퍼(W)를 로드록실(도시생략)을 통하여 에칭장치(100) 내로 반입하고, 정전척(36)상에 얹어놓고, 이것을 정전 흡착유지한다. 챔버(101) 내를 배기하면서 3개의 가스 공급원(127, 130, 133)으로부터 챔버(101) 내에 각각 가스를 도입한다. 각 가스 공급원(127, 130, 133)으로부터의 가스유량은 각 매스플로우 컨트롤러(126)에 의해 각각 제어된다. 제어기(140)에 의해 챔버(101) 내압은 약 40mTorr이 되도록 제어된다.
서셉터(105)에 대해서 전원(54)으로부터 주파수가 13.56MHz로, 파워가 1400W의 고주파를 인가하고, 양전극(105),(121)간에 플라즈마를 생성시킨다. 이 생성 플라즈마에 의해 챔버(101) 내의 C4F8가스가 해리하고, CF2이온이 발생한다. 이 CF2 +이온은, 바탕막 금속에 대해서 에칭을 하는 자유 불소 래디칼을 생성시키기 어려운 이온이다. 이에 의해, 바탕막 금속(83)은 실질적으로 에칭되지 않고, 절연층(84)만이 CF2 +이온에 의해 에칭된다는 선택비가 높은 에칭이 된다.
제12a도에 나타내는 바와 같이, 이 CF2이온에 의해 패턴개구(86a)에 노출하는 제2의 실리콘 산화막(84a)은 에칭되고, 패턴개구(86a)에 금속바탕층(83)이 노출한다(공정 S17). 이 공정 S17의 에칭에 있어서는, CF2와 같은 플로로카본계의 침전물이 패턴개구(86a)의 바닥부에 퇴적하고, 패턴개구(86a)의 주위측벽(87a)의 기울기가 커진다. 즉, 패턴개구(86a)의 테이퍼각도 θ가 둔각이 된다. 본 실시예에서는 에칭가스조성을 조정함과 동시에, 서셉터 온도를 제어하므로써 테이퍼각도 θ를 100°∼110°의 범위로 하는 것이 바람직하다. 예를 들면, 패턴개구(86a)의 구멍직경 d를 0.8㎛로 하고, SiO2층(84a)의 두께(D)를 600nm으로 한 경우에, 테이퍼각도 θ가 105°가 되도록 SiO2층(84a)을 에칭하는 것이 바람직하다.
이어서, 포토레지스트막(85)을 어싱에 의해 제거하고, 제2의 실리콘 산화막(84a)을 표면에 노출시킨다(공정 S18). 웨이퍼(W)를 증착장치, 스패터장치, 이온 플레이팅장치 또는 CVD 장치에 넣어 설치하고, 제12b도에 나타내는 바와 같이, 패턴개구(86a)를 통하여 금속바탕층(83)에 연이어 통하는 Al 배선층(88a)을 형성한다(공정 S19). 이 배선층(88a)을 이루는 알루미늄은, 패턴개구(86a)의 테이퍼각도 θ가 둔각이므로, 패턴개구(86a)의 바닥부 코너부분에도 충분히 충전된다. 이 결과, 서브미크론 오더의 선폭을 가지는 초미세 회로에 있어서 결함이 없는 고신뢰성의 배선을 얻을 수가 있었다.
다음에, 제13도 및 제14도를 참조하면서 본 발명자들이 실제로 행한 에칭처리에 의해 얻어진 데이터에 관하여 설명한다.
우선 에칭대상이 되는 웨이퍼(W)에는 상술한 것과 동일한 것을 사용하고, SiO2층(84a)의 두께(D)도 600nm인 것을 이용했다. 또한, SiO2층(84a)의 에칭률은 약 500nm/분이다. 각종 설정 조건에 관해서는, 다음과 같다. 처리실(101)의 내압을 40mTorr, 고주파전원(28)의 파워를 1400W, 처리실(101)의 상부 및 측부에 있어서의 내벽의 온도를 각각 60℃, 서셉터(105)의 온도를 20℃로 했다.
C4F8가스의 유량을 25SCCM으로 일정하게 하고, C4F8가스에 대한 O2가스의 유량을 3SCCM, 5SCCM, 7SCCM으로 여러가지로 변화시켰을 때에, 패턴개구의 구멍직경(d)에 대한 테이퍼각도 θ의 변화를 조사했다. 그 결과를 제13도에 나타낸다. 제13도에서 알 수 있듯이, C4F8가스에 대한 O2가스의 첨가량을 제어하므로써, 테이퍼각도 θ를 임의로 바꿀수가 있다.
다음에, 가스의 유량비를 일정하게 한 채로, 즉 C4F8가스의 유량 25SCCM에 대한 O2가스의 유량을 7SCCM으로 고정한 채, 이번에는 서셉터(105)의 온도를 0℃와 20℃로 설정했다. 이 조건하에서 패턴개구의 구멍직경(d)에 대한 테이퍼 각도 θ의 변화를 조사했다. 그 결과를 제14도에 나타낸다. 제14도에서 알 수 있듯이, 구멍직경(d)의 대소에 상관없이, 서셉터(105)의 온도가 낮아질수록, 테이퍼각도 θ가 커지는 것이 판명됐다. 따라서, 서셉터(105)의 온도를 제어하여 웨이퍼(W)의 온도를 변화시켜서, 테이퍼각도 θ를 임의로 조절할 수가 있다.
또한, 상기 실시예에서는, C4F8가스에 O2가스를 첨가하는 예에 관하여 설명했는데, 이 O2가스 대신에 N2가스, 또는 그 혼합가스, 다른 불활성가스를 이용해도 좋다.
본 발명에 의하면, 금속바탕층을 에칭하지 않고 절연층만을 선택적으로 제거하는 고선택비를 확보하는 한편, 금속충전성이 높은 형상의 패턴개구를 얻을 수가 있다.
또, 절연막의 에칭률을 향상시킬 수가 있고, 그 결과 스루풋이 향상한다. 또 사용가능한 처리실 내의 설정압력의 범위도 넓어진다.

Claims (9)

  1. (a) 기판상에 피에칭층을 형성하고, 이 피에칭층을 난반사 방지막으로 덮고, 이 난반사 방지막을 포토레지스막으로 덮는 공정과, (b) 포토레지스트막을 패터닝 노광하는 공정과, (c) 노광된 포토레지스트막을 현상하고, 난반사 방지막이 노출하는 패턴개구부를 형성하는 공정과, (d) 기판을 챔버 내에 반입하고, 챔버 내를 배기하여 감압분위기로 하고, O2가스 및 N2가스 중 적어도 한쪽과 C4F8가스와의 혼합가스를 처리실 내에 도입하여, 이 혼합가스의 플라즈마를 생성시키고, 플라즈마 중의 활성종을 기판에 작용시켜서, 이에 의해 패턴개구부의 주위측벽의 포토레지스트막을 실질적으로 에칭하지 않고, 패턴개구부에 노출한 난반사 방지막을 에칭하고, 상기 피에칭층을 에칭하는 공정으로 구비된 에칭방법.
  2. 제1항에 있어서, O2가스 및 N2가스 중 적어도 한쪽의 첨가량은, C4F8가스량의 3∼5배의 범위 내인 것을 특징으로 하는 에칭방법.
  3. 제1항에 있어서, O2가스만을 C4F8가스에 첨가한 혼합가스를 처리실 내에 도입하는 것을 특징으로 하는 에칭방법.
  4. 제1항에 있어서, 난반사 방지막을 에칭한 후에 계속 피에칭층을 에칭하는 것을 특징으로 하는 에칭방법.
  5. 제1항에 있어서, 피에칭층은, 실리콘 산화막, 실리콘 나이트라이드막, 실리콘 단결정막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 에칭방법.
  6. 제1항에 있어서, 피에칭층의 위에 성분용액을 도포하고, 도포액을 건조시키므로써 난반사 방지막을 형성하는 것을 특징으로 하는 에칭방법.
  7. 제1항에 있어서, 난반사 방지막은 탄소를 주체로 하는 표면이 평탄한 막인 것을 특징으로 하는 에칭방법.
  8. 제1항에 있어서, 난반사 방지막의 막두께는 40∼100nm의 범위 내인 것을 특징으로 하는 에칭방법.
  9. 제1항에 있어서, 패턴개구부의 폭은 1㎛미만인 것을 특징으로 하는 에칭방법.
KR1019950030201A 1994-09-22 1995-09-15 에칭방법 KR100260589B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25444994A JP3251439B2 (ja) 1994-09-22 1994-09-22 エッチング方法
JP94-254449 1994-09-22
JP29039294A JPH08130211A (ja) 1994-10-31 1994-10-31 エッチング方法
JP94-290392 1994-10-31

Publications (2)

Publication Number Publication Date
KR960012337A KR960012337A (ko) 1996-04-20
KR100260589B1 true KR100260589B1 (ko) 2000-08-01

Family

ID=26541687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030201A KR100260589B1 (ko) 1994-09-22 1995-09-15 에칭방법

Country Status (3)

Country Link
US (1) US5721090A (ko)
KR (1) KR100260589B1 (ko)
TW (1) TW320749B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101223819B1 (ko) * 2008-10-20 2013-01-17 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928967A (en) * 1996-06-10 1999-07-27 International Business Machines Corporation Selective oxide-to-nitride etch process using C4 F8 /CO/Ar
US6210593B1 (en) * 1997-02-06 2001-04-03 Matsushita Electric Industrial Co., Ltd. Etching method and etching apparatus
JPH10284360A (ja) 1997-04-02 1998-10-23 Hitachi Ltd 基板温度制御装置及び方法
JPH11140667A (ja) * 1997-11-13 1999-05-25 Dainippon Printing Co Ltd エッチング用基材、エッチング加工方法およびエッチング加工製品
JPH11354499A (ja) * 1998-04-07 1999-12-24 Oki Electric Ind Co Ltd コンタクトホール等の形成方法
US6080272A (en) * 1998-05-08 2000-06-27 Micron Technology, Inc. Method and apparatus for plasma etching a wafer
US6228279B1 (en) 1998-09-17 2001-05-08 International Business Machines Corporation High-density plasma, organic anti-reflective coating etch system compatible with sensitive photoresist materials
US20020003126A1 (en) * 1999-04-13 2002-01-10 Ajay Kumar Method of etching silicon nitride
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process
US6790783B1 (en) 1999-05-27 2004-09-14 Micron Technology, Inc. Semiconductor fabrication apparatus
US6372151B1 (en) 1999-07-27 2002-04-16 Applied Materials, Inc. Storage poly process without carbon contamination
US6630407B2 (en) 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
US6741445B1 (en) * 2002-01-16 2004-05-25 Advanced Micro Devices, Inc. Method and system to monitor and control electro-static discharge
US20040045578A1 (en) * 2002-05-03 2004-03-11 Jackson David P. Method and apparatus for selective treatment of a precision substrate surface
US8080453B1 (en) 2002-06-28 2011-12-20 Cypress Semiconductor Corporation Gate stack having nitride layer
US6653735B1 (en) * 2002-07-30 2003-11-25 Advanced Micro Devices, Inc. CVD silicon carbide layer as a BARC and hard mask for gate patterning
US6884733B1 (en) 2002-08-08 2005-04-26 Advanced Micro Devices, Inc. Use of amorphous carbon hard mask for gate patterning to eliminate requirement of poly re-oxidation
US6989332B1 (en) 2002-08-13 2006-01-24 Advanced Micro Devices, Inc. Ion implantation to modulate amorphous carbon stress
US6875664B1 (en) 2002-08-29 2005-04-05 Advanced Micro Devices, Inc. Formation of amorphous carbon ARC stack having graded transition between amorphous carbon and ARC material
US7521304B1 (en) 2002-08-29 2009-04-21 Advanced Micro Devices, Inc. Method for forming integrated circuit
US7084071B1 (en) 2002-09-16 2006-08-01 Advanced Micro Devices, Inc. Use of multilayer amorphous carbon ARC stack to eliminate line warpage phenomenon
US20040063008A1 (en) * 2002-09-26 2004-04-01 Advanced Micro Devices, Inc. Post etch overlay metrology to avoid absorbing layers preventing measurements
US7229929B2 (en) * 2002-12-06 2007-06-12 Cypress Semiconductor Corporation Multi-layer gate stack
US6764947B1 (en) * 2003-02-14 2004-07-20 Advanced Micro Devices, Inc. Method for reducing gate line deformation and reducing gate line widths in semiconductor devices
US6900123B2 (en) * 2003-03-20 2005-05-31 Texas Instruments Incorporated BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control
US7015124B1 (en) 2003-04-28 2006-03-21 Advanced Micro Devices, Inc. Use of amorphous carbon for gate patterning
US6825114B1 (en) 2003-04-28 2004-11-30 Advanced Micro Devices, Inc. Selective stress-inducing implant and resulting pattern distortion in amorphous carbon patterning
US6773998B1 (en) * 2003-05-20 2004-08-10 Advanced Micro Devices, Inc. Modified film stack and patterning strategy for stress compensation and prevention of pattern distortion in amorphous carbon gate patterning
US20050067146A1 (en) * 2003-09-02 2005-03-31 Thayer John Gilbert Two phase cooling system method for burn-in testing
US7013956B2 (en) 2003-09-02 2006-03-21 Thermal Corp. Heat pipe evaporator with porous valve
US7129731B2 (en) * 2003-09-02 2006-10-31 Thermal Corp. Heat pipe with chilled liquid condenser system for burn-in testing
US20050067147A1 (en) * 2003-09-02 2005-03-31 Thayer John Gilbert Loop thermosyphon for cooling semiconductors during burn-in testing
US7371637B2 (en) * 2003-09-26 2008-05-13 Cypress Semiconductor Corporation Oxide-nitride stack gate dielectric
US8252640B1 (en) 2006-11-02 2012-08-28 Kapre Ravindra M Polycrystalline silicon activation RTA
US20100163759A1 (en) * 2008-12-31 2010-07-01 Stmicroelectronics S.R.L. Radiation sensor with photodiodes being integrated on a semiconductor substrate and corresponding integration process

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950011563B1 (ko) * 1990-11-27 1995-10-06 가부시끼가이샤 도시바 반도체장치의 제조방법
US5240554A (en) * 1991-01-22 1993-08-31 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101223819B1 (ko) * 2008-10-20 2013-01-17 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Also Published As

Publication number Publication date
US5721090A (en) 1998-02-24
TW320749B (ko) 1997-11-21
KR960012337A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
KR100260589B1 (ko) 에칭방법
US12062522B2 (en) Plasma etching method and plasma etching apparatus
JP5577530B2 (ja) 六フッ化硫黄（ｓｆ６）および炭化水素ガスを用いた反射防止層のパターニング方法
JP3390814B2 (ja) 酸化物部分又は窒化物部分を含む被処理体のエッチング方法
US7432172B2 (en) Plasma etching method
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
KR101048009B1 (ko) 기판 처리 방법
US20100178770A1 (en) Method of etching a thin film using pressure modulation
US7998872B2 (en) Method for etching a silicon-containing ARC layer to reduce roughness and CD
CN1188327A (zh) 形成接触窗的方法
US7637269B1 (en) Low damage method for ashing a substrate using CO2/CO-based process
KR20100081916A (ko) 미세 패턴의 형성 방법
US8642482B2 (en) Plasma etching method, control program and computer storage medium
US10886138B2 (en) Substrate processing method and substrate processing apparatus
US6488863B2 (en) Plasma etching method
US6409877B1 (en) Apparatus and method for plasma etching
EP1835529A1 (en) Method for manufacturing semiconductor device
KR20000057897A (ko) 지정된 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로조립 구조물을 증착하기 위한 방법
US7608544B2 (en) Etching method and storage medium
JP6415636B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US7604908B2 (en) Fine pattern forming method
US5310621A (en) Semiconductor photolithography with superficial plasma etch
JP4128365B2 (ja) エッチング方法及びエッチング装置
JP3251439B2 (ja) エッチング方法
JPH0637058A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee