KR20030049245A - 불화아르곤 노광원을 이용한 비트라인 형성 방법 - Google Patents

불화아르곤 노광원을 이용한 비트라인 형성 방법 Download PDF

Info

Publication number
KR20030049245A
KR20030049245A KR1020010079404A KR20010079404A KR20030049245A KR 20030049245 A KR20030049245 A KR 20030049245A KR 1020010079404 A KR1020010079404 A KR 1020010079404A KR 20010079404 A KR20010079404 A KR 20010079404A KR 20030049245 A KR20030049245 A KR 20030049245A
Authority
KR
South Korea
Prior art keywords
etching
bit line
film
hard mask
mask
Prior art date
Application number
KR1020010079404A
Other languages
English (en)
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010079404A priority Critical patent/KR20030049245A/ko
Publication of KR20030049245A publication Critical patent/KR20030049245A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 패턴의 변형을 최소화하며 좁은 패턴 형성을 가능하게 할 수 있는 불화아르곤 노광원을 이용한 비트라인 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 배리어용 금속막과 비트라인용 금속막 및 하드마스크용 절연막이 적층된 기판 상에 반사방지막을 형성하는 단계; 불화아르곤 노광원을 이용한 사진식각 공정을 실시하여 상기 반사방지막 상에 불화아르곤용 포토레지스트 패턴을 형성하는 단계; 제1온도 조건을 유지하며, 상기 포토레지스트 패턴을 식각마스크로 해서 상기 반사방지막과 상기 하드마스크용 절연막을 차례로 식각하여 비트라인 하드마스크를 형성하는 단계; 상기 제1온도 조건보다 상대적으로 높은 제2온도 조건을 유지하며, 적어도 상기 하드마스크(13)를 식각마스크로 해서 상기 비트라인용 금속막을 식각하여 비트라인을 형성하는 단계; 및 상기 제1온도 조건과 실질적으로 동일한 제3온도 조건을 유지하며, 적어도 상기 하드마스크를 식각마스크로 해서 상기 배리어용 금속막을 식각하여 배리어막을 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 비트라인 형성 방법을 제공한다.

Description

불화아르곤 노광원을 이용한 비트라인 형성 방법{A forming method of bitline using ArF photolithography}
본 발명은 반도체 기술에 관한 것으로 특히, 불화아르곤(이하 ArF라 함) 노광원을 이용한 패턴 형성 방법에 관한 것으로, 더욱 상세하게는 ArF 노광원을 이용한 비트라인 형성 방법에 관한 것이다.
반도체 소자의 진전을 지지해 온 미세 가공 기술은 사진식각(Photo lithography) 기술인 바, 이 기술의 해상력 향상이 반도체 소자의 고집적화의 장래와 직결된다고 해도 과언은 아니다
이러한 사진식각 공정은 주지된 바와 같이, 포토레지스트 패턴을 형성하는 공정과 전술한 포토레지스트 패턴을 식각 마스크로 하는 식각 공정을 통해 피식각층을 식각해서 원하는 형태의 패턴 예컨대, 콘택홀 등을 형성하는 공정을 포함하는 바, 여기서 포토레지스트 패턴은 피식각층 상에 포토레지스트를 도포하는 공정과 준비된 노광 마스크를 이용해 포토레지스트를 노광하는 공정 및 소정의 화학용액으로 노광되거나, 또는 노광되지 않은 포토레지스트 부분을 제거하는 현상 공정을 통해 이루어진다.
DRAM(Dynamic Random Access Memory)을 핵심으로 하는 반도체 제품의 대량생산이 시작된 이후로 사직식각 기술 개발이 비약적으로 이루어져 왔다.
광학 사진식각 기술에서의 해상력은 노광원의 파장에 반비례 하는데 “단계와 반복” 의 노광방식을 채택한 초기의 스테퍼(Stepper)에서 사용한 광원의 파장은 436㎚ (g-line)에서 365㎚(i-line)을 거쳐 현재는 248㎚(KrF Excimer Laser) 파장의 DUV(Deep Ultra-violet)를 이용하는 스테퍼나 스캐너 타입의 노광장비를 주로 사용하고 있다.
광 사진식각 기술은 그동안 0.6 mm 이상의 높은 구경수(Numerical Aperture) 렌즈와 하드웨어, 즉 구경, 마춤, 등과 같은 노광장비 자체의 발전은 물론이고 CAR(Chemically Amplified Resist) 타입 포토레지스트와 같은 재료의 개발 그리고 공정 측면에서의 TLR(Tri Layer Resist), BLR(Bi-Layer Resist), TSI(Top Surface Imaging), ARC(Anti Reflective Coating), 마스크 면에선 PSM(Phase Shift Mask)과 OPC (Optical Proximity Correction) 등의 많은 기술개발들이 이루어져 왔다.
248㎚의 DUV 사진식각 기술은 초기에 시간 지연 효과, 기질 의존성 등과 같은 많은 문제들이 발생하여 0.18㎛ 디자인의 제품을 개발하였다. 그러나 0.15㎛ 이하의 디자인을 갖는 제품을 개발하기 위해서는 새로운 193㎚(ArF Excimer Laser)의 파장을 갖는 새로운 DUV 사진식각 기술로의 기술개발이 필수적이다. 그러나, 이러한 DUV 사진식각 기술에서 해상력을 높이기 위한 여러 기술을 조합한다 하여도 0.1㎛ 이하의 패턴은 불가능하므로 새로운 광원을 갖는 사진식각 기술의 개발이 활발히 진행되고 있다.
현재 가장 근접한 기술로는 전자 빔과 X-선을 광원으로 하는 노광장비 개발이 이루어져 있고, 그외에 약한 X-선을 S광원으로 하는 EUV (Extreme Ultraviolet) 기술이 개발되고 있다.
초기의 노광장비는 접촉프린터로서 기판 위에 바로 마스크를 대고 눈으로 마춘 후 노광하는 방식이였다. 이 기술이 조금 더 발전하여 마스크와 기판간의 갭을줄여 해상력을 높였는데 갭의 차이에 따라 연접촉(Soft contact)과 경접촉(Hard contact)(10㎛ 이하) 등의 근접 프린터로 노광하게 된다.
그후, 꾸준한 발전을 통해 최근에는 KrF 레이저(λ=248㎚)를 광원으로 하는 노광장비의 개발과 포토레지스트의 발전 그리고 기타 부대기술의 향상으로 인하여 0.15㎛ 이하의 패턴도 가능하게 되었다.
현재는 ArF(불화아르곤) 레이저(λ=193㎚)로 하는 장비를 0.11㎛까지의 패턴을 목표로 개발하고 있다. DUV 사진식각 기술은 i-선 대비 해상도 및 DOF 등의 성능면에서 우수하지만, 공정제어가 쉽지 않다. 이러한 문제는 짧은 파장에서 기인된 광학적인 원인과 화학증폭형 포토레지스트의 사용에 의한 화학적인 원인으로 구분할 수 있다. 파장이 짧아지면 정지파 효과에 의한 CD 흔들림 현상과 기질 위상에 의한 반사광의 새김현상이 심해진다. CD 흔들림이란 입사광과 반사광의 간섭 정도가 포토레지스트의 미소한 두께 차이 또는 기질 필름의 두께차이에 따라 변함으로써 결과적으로 선 두께가 주기적으로 변하는 현상을 말한다. DUV 공정에서는 민감도 향상을 위해서 화학증폭형 포토레지스트를 사용할 수밖에 없는데, 그 반응메카니즘과 관련하여 PED(Post Exposure Delay) 안정성, 기질 의존성 등의 문제점이 발생하는 바, ArF 노광기술의 핵심 과제 중의 하나는 ArF용 포토레지스트의 개발이다. ArF는 KrF와 같은 화학 증폭형이지만 재료를 근본적으로 개량해야 하는 필요가 있기 때문인데, ArF용 포토레지스트 재료 개발이 어려운 것은 벤젠고리를 사용할 수 없기 때문이다. 벤젠고리는 건식 식각(Dry etching) 내성을 확보하기 위해 i-선 및 KrF 포토레지스트에 사용되어 왔다. 그러나, ArF 포토레지스트에 벤젠고리가 도입될 경우 ArF 레이저의 파장영역인 193nm에서 흡광도가 크기 때문에 투명성이 떨어져 포토레지스트 하부까지 노광이 불가능한 문제가 발생한다. 이 때문에, 벤젠고리를 가지지 않고 건식 식각 내성을 확보할 수 있으며, 접착력이 좋고 2.38% TMAH에 현상할 수 있는 재료의 연구가 진행 되고 있다. 현재까지 세계적으로 많은 회사 및 연구소에서 연구성과를 발표하고 있는 상태이다. 하지만, 현재 상용화되어 있는 것으로는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태로서 이들은 상기한 바와 같은 벤젠 구조를 가지고 있다.
결국, 도 1에 도시된 바와 같이 ArF 노광원을 이용한 사진식각을 통해 랜딩 플러그 콘택(Landing Plug Contact; 이하 LPC라 함) 등의 공정 시 줄무늬 모양의 패턴의 변형(Striation)이 일어나거나, SAC 식각 도중 PR이 뭉치거나(Cluster) 성형 변형(Plastic deformation)되는 현상과 SAC 식각 도중 PR의 내성이 약하여 한쪽으로 몰리는 현상이 발생하는 바, ArF 포토레지스트의 약한 내구성과 불소계 기체에서의 약한 물성적 특성을 보완하는 것이 시급한 과제이다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 패턴의 변형을 최소화하며 좁은 패턴 형성을 가능하게 할 수 있는 불화아르곤 노광원을 이용한 비트라인 형성 방법을 제공하는데 그 목적이 있다.
도 1은 ArF 사진식각 공정을 사용하여 랜딩 플러그 콘택 형성시 줄무늬 모양 형태의 패턴 변형을 도시한 사진,
도 2는 LPC 공정시 주어진 조건 하에서 압력, 파워, 기판 온도 등의 변수에 따른 포토레지스트 패턴 변형 정도를 도시한 사진,
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 ArF 노광원을 이용한 비트라인 형성 공정을 도시한 단면도,
도 4에 각각 도시된 본 발명의 ArF 사진식각 공정을 통한 비트라인 패턴을 도시한 사진.
* 도면의 주요 부분에 대한 부호의 설명
10 : 기판 11 : 배리어막
12 : 비트라인 13 : 하드마스크
상기와 같은 문제점을 해결하기 위해 본 발명은, 배리어용 금속막과 비트라인용 금속막 및 하드마스크용 절연막이 적층된 기판 상에 반사방지막을 형성하는 단계; 불화아르곤 노광원을 이용한 사진식각 공정을 실시하여 상기 반사방지막 상에 불화아르곤용 포토레지스트 패턴을 형성하는 단계; 제1온도 조건을 유지하며, 상기 포토레지스트 패턴을 식각마스크로 해서 상기 반사방지막과 상기 하드마스크용 절연막을 차례로 식각하여 비트라인 하드마스크를 형성하는 단계; 상기 제1온도 조건보다 상대적으로 높은 제2온도 조건을 유지하며, 적어도 상기 하드마스크(13)를 식각마스크로 해서 상기 비트라인용 금속막을 식각하여 비트라인을 형성하는 단계; 및 상기 제1온도 조건과 실질적으로 동일한 제3온도 조건을 유지하며, 적어도 상기 하드마스크를 식각마스크로 해서 상기 배리어용 금속막을 식각하여 배리어막을 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 비트라인 형성 방법을 제공한다.
바람직하게, 본 발명의 상기 제1 및 제3 온도 조건은 -100℃ ∼ 20℃ 이며, 상기 제2온도 조건은 0℃ ∼ 40℃인 것을 특징으로 한다.
본 발명은, COMA 또는 아크릴레이드 등의 ArF용 포토레지스트 패턴을 이용하여 패턴 형성할 때, 패턴 변형의 가장 큰 원인으로 작용하는 온도 조건을 적절히 유지 즉, 반사방지막의 식각시에는 저온 공정을 실시하고 피식각층의 식각시에는 상대적으로 고온공정을 실시하며, 후속 식각부산물을 염소계 가스를 이용하여 제거함으로써, ArF용 포토레지스트 패턴의 변형을 최소화하도록 하는 것을 그 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 2는 LPC 공정시 주어진 조건 하에서 압력, 파워, 기판 온도 등의 변수에 따른 포토레지스트 패턴 변형 정도를 도시한 사진이다.
도 2를 참조하면, 26 mTorr의 압력과 50 mTorr의 압력 하에서의 패턴의 변화 모습을 비교하면, 50 mTorr에서 패턴 변형이 감소함을 알 수 있으며, 파워를 줄일 수록 패턴 변형이 개선된다.
한편, 온도의 경우 그 개선 특성이 두드러지게 나타나 0℃ 이하일 수록 패턴 변형이 거의 발생하지 않음을 알 수 있다.
즉, 본 발명은 패턴 변형의 주요 인자인 온도를 특히, 1차 식각단계인 반사방지막 식각 단계에서 저온 공정을 실시하며, 2차 식각 단계인 피식각층 식각 단계에서 상대적으로 고온 공정을 실시함으로써, 패턴 변형을 최소화하도록 하는 바, 이는 패턴의 변형은 두 식각 단계 중 특히 반사방지막을 식각하는 제1단계의 식각시 상대적으로 큰 영향을 받기 때문이다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 ArF 노광원을 이용한 비트라인 형성 공정을 도시한 단면도로서, 이를 참조하여 상세히 설명한다.
먼저 도 3a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(10) 상에 Ti, TiN, WN, TaN, TaW 및 TiWㄹ 이루어진 그룹으로부터 선택된 적어도 하나를 이용하여 배리어용 금속막(11')을 증착한 다음, W, WSix, CoSix 및 NiSix로 이루어진 그룹으로부터 선택된 적어도 하나를 이용하여 비트라인용 금속막(12')을 증착한다.
이어서, 공정에 의한 비트라인의 손실을 방지하기 위해 실리콘질화막, 실리리콘산화질화막, W 또는 WN 등을 이용하여 하드마스크용 절연막(13')을 증착한 다음, 하드마스크용 절연막(13') 상에 유기계열의 반사방지막(Organic Anti-Refrective Coating)(14')을 도포한 후, 반사방지막(14') 상에 ArF용 포토레지스트를 도포한 다음, ArF 노광원을 이용한 사진식각 공정을 통해 포토레지스트 패턴(15)을 형성한다.
구체적으로, 반사방지막(14') 상에 COMA 또는 아크릴레이드 등의 ArF용 포토레지스트를 1000Å 내지 5000Å의 두께로 도포한 다음, 이 때, 식각에 따른 포토레지스트 패턴(15)의 내성을 강화시키기 위한 추가 공정으로 전자빔(Electron beam) 조사 또는 Ar 이온주입(Ion implantation) 등을 실시한 다음, 불화아르곤 노광원(도시하지 않음)과 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정을 통해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(15)을 형성한다.
다음으로, 도 3b에 도시된 바와 같이 기판(10)의 온도를 저온으로 유지하며포토레지스트 패턴(15)을 식각마스크로 해서 반사방지막(14')과 하드마스크용 절연막(13')을 식각하여 비트라인용 금속막(12') 표면을 노출시킨다.
이 때, 기판(10) 온도를 -100℃ ∼ 20℃로 유지하며, O2, N2, Ar 및 CxFy(x,y는 1 ∼ 10)로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 플라즈마 즉, 불소계플라즈마를 이용하므로써, 포토레지스트 패턴(15)의 손상을 최소화하며 반사방지막(14)과 하드마스크(13)가 적층된 구조의 마스크 패턴을 형성하는 바, 이 때 공정 시간은 하부 비트라인용 금속막(12')이 손상되지 않도록 적절히 조절한다.
여기서, 반사방지막(14)과 하드마스크(13) 형성을 위한 식각 공정은 동일 챔버 내에서 실시하며, 포토레지스트 패턴(15)은 일련의 식각 과정에서 같이 제거되거나, 혹은 포토레지스트 스트립 공정을 추가하여 제거할 수 있는 바, 하드마스크(13) 형성 후 실시하는 것이 바람직하다.
다음으로, 도 3c에 도시된 바와 같이 기판(10)의 온도를 반사방지막(14)과 하드마스크(14) 식각시보다 상대적으로 고온으로 유지하며 포토레지스트 패턴(15)과 반사방지막(14) 및 하드마스크(13)를 식각마스크로 하는 식각 공정으로 비트라인용 금속막(12')을 식각하여 비트라인(12)을 형성한다.
이 때, 기판(10)의 온도를 20℃ ∼ 60℃로 유지하여 실시하며, Ar, CH2F2,CHF3및 N2로 이루어진 그룹으로부터 선택된 적어도 하나의 식각 가스를 이용한다.
따라서, 전술한 일련의 온도 조절 및 식각 가스의 조절을 통해 패턴의 변형은 최소화된다.
다음으로, 도 3d에 도시된 바와 같이 하드마스크(13) 및 비트라인(12)을 식각마스크로 해서 염소계 플라즈마를 이용하여 배리어용 금속막(11')을 식각함으로써 배리어막(11)을 형성한다.
이 때, 배리어용 금속막(11') 및 비트라인(12) 형성에 따라 발생한 식각부산물을 제거하는 바, 하지의 기판(10) 및 비트라인(12) 등의 손상을 최소화하며, 식각 특성을 향상시키기 위해 기판(10)의 온도를 20℃ 내지 60℃로 유지하며, 400W ∼ 1500W의 소스파워와 50W ∼ 200W의 바이어스 파워를 이용한다.
여기서, 반사방지막(14')의 식각과 비트라인용 금속막(12')의 식각은 동일 장비내 각각 다른 식각 챔버에서 진행하는 것이 바람직하며, 두 챔버간에는 로드락 시스템을 통해 진공파괴(Vacuum break)없이 공정이 이어진다.
따라서, 도 4에 각각 도시된 본 발명의 ArF 사진식각 공정을 통한 비트라인 형성 공정 적용 후의 사진에 도시된 바와 같이 패턴 변형이 최소화 됨을 알 수 있다.
한편, 상기한 본 발명의 일실시에에서의 패턴은 I형의 고립된 패턴 또는 홀형태의 패턴 등을 모두 포함할 수 있다.
상기한 바와 같은 본 발명은, ArF 노광원을 이용한 사진식각 공정을 통한 비트라인 패턴 형성시 ArF용 포토레지스트 패턴의 변형에 가장 큰 영향을 미치는 온도 조건을 패턴 변형에 가장 큰 식각단계인 1차 식각단계에서 저온으로 유지하며 공정을 진행한 다음, 2차 식각 단계에서는 이보다는 상대적으로 고온으로 식각 공정을 진행하여 포토레지스트 패턴의 손상을 방지하며, 보다 미세한 패턴을 형성할 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, ArF 사진식각 공정에 따른 PR 패턴의 변형과 손실을 방지할 수 있게 함으로써, 소자의 집적도 및 공정 마진을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (6)

  1. 배리어용 금속막과 비트라인용 금속막 및 하드마스크용 절연막이 적층된 기판 상에 반사방지막을 형성하는 단계;
    불화아르곤 노광원을 이용한 사진식각 공정을 실시하여 상기 반사방지막 상에 불화아르곤용 포토레지스트 패턴을 형성하는 단계;
    제1온도 조건을 유지하며, 상기 포토레지스트 패턴을 식각마스크로 해서 상기 반사방지막과 상기 하드마스크용 절연막을 차례로 식각하여 비트라인 하드마스크를 형성하는 단계;
    상기 제1온도 조건보다 상대적으로 높은 제2온도 조건을 유지하며, 적어도 상기 하드마스크(13)를 식각마스크로 해서 상기 비트라인용 금속막을 식각하여 비트라인을 형성하는 단계; 및
    상기 제1온도 조건과 실질적으로 동일한 제3온도 조건을 유지하며, 적어도 상기 하드마스크를 식각마스크로 해서 상기 배리어용 금속막을 식각하여 배리어막을 형성하는 단계
    를 포함하는 불화아르곤 노광원을 이용한 비트라인 형성 방법.
  2. 제 1 항에 있어서,
    상기 제1 및 제3 온도 조건은 -100℃ ∼ 20℃ 이며, 상기 제2온도 조건은 20℃ ∼ 60℃인 것을 특징으로 하는 불화아르곤 노광원을 이용한 비트라인 형성 방법.
  3. 제 1 항에 있어서,
    상기 반사방지막과 상기 하드마스크용 절연막을 식각하는 단계에서 CxFy(x,y는 1 ∼ 10)를 포함하는 플라즈마를 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 비트라인 형성 방법.
  4. 제 1 항에 있어서,
    상기 비트라인용 금속막을 식각하는 단계에서 Ar, CH2F2,CHF3및 N2로 이루어진 그룹으로부터 선택된 적어도 하나의 식각 가스를 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 비트라인 형성 방법.
  5. 제 1 항에 있어서,
    상기 배리어용 절연막을 식각하는 단계에서 염소계 플라즈마를 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 비트라인 형성 방법.
  6. 제 5 항에 있어서,
    상기 배리어용 절연막을 식각하는 단계에서 400W 내지 1500W의 소스 파워와 50W 내지 200W의 바이어스 파워를 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 비트라인 형성 방법.
KR1020010079404A 2001-12-14 2001-12-14 불화아르곤 노광원을 이용한 비트라인 형성 방법 KR20030049245A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010079404A KR20030049245A (ko) 2001-12-14 2001-12-14 불화아르곤 노광원을 이용한 비트라인 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010079404A KR20030049245A (ko) 2001-12-14 2001-12-14 불화아르곤 노광원을 이용한 비트라인 형성 방법

Publications (1)

Publication Number Publication Date
KR20030049245A true KR20030049245A (ko) 2003-06-25

Family

ID=29575065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010079404A KR20030049245A (ko) 2001-12-14 2001-12-14 불화아르곤 노광원을 이용한 비트라인 형성 방법

Country Status (1)

Country Link
KR (1) KR20030049245A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831975B1 (ko) * 2006-11-02 2008-05-26 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831975B1 (ko) * 2006-11-02 2008-05-26 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
US7851364B2 (en) 2006-11-02 2010-12-14 Hynix Semiconductor Inc. Method for forming pattern in semiconductor device

Similar Documents

Publication Publication Date Title
KR100479600B1 (ko) 콘택 형성 방법
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
KR100550640B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20030002145A (ko) 반도체소자의 패턴 형성 방법
KR100551071B1 (ko) 반도체소자 제조방법
KR100808050B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
JP4081793B2 (ja) フォトレジストパターンを利用した半導体素子の製造方法
KR100489360B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR20030049245A (ko) 불화아르곤 노광원을 이용한 비트라인 형성 방법
KR20040057434A (ko) 반도체소자 제조방법
KR100533967B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20040057502A (ko) 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법
KR100443346B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR20030094627A (ko) 반도체소자 제조방법
KR100527398B1 (ko) 불화아르곤 전사법을 이용한 자기 정렬 콘택 형성 방법
KR100399061B1 (ko) 반도체소자의 패턴 형성 방법
KR100858874B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR100791213B1 (ko) 반사방지막을 사용한 미세패턴 형성방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR20030049900A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20040057396A (ko) 반도체소자 제조방법
KR100549272B1 (ko) 미세선폭을 갖는 반도체 소자의 제조 방법
KR20030041044A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20030043170A (ko) 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid