JP4081793B2 - フォトレジストパターンを利用した半導体素子の製造方法 - Google Patents
フォトレジストパターンを利用した半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4081793B2 JP4081793B2 JP2002184677A JP2002184677A JP4081793B2 JP 4081793 B2 JP4081793 B2 JP 4081793B2 JP 2002184677 A JP2002184677 A JP 2002184677A JP 2002184677 A JP2002184677 A JP 2002184677A JP 4081793 B2 JP4081793 B2 JP 4081793B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- etching
- mask
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims description 79
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000000034 method Methods 0.000 title claims description 25
- 238000005530 etching Methods 0.000 claims description 46
- 239000000460 chlorine Substances 0.000 claims description 12
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 9
- 229910052801 chlorine Inorganic materials 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 238000005728 strengthening Methods 0.000 claims 3
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 19
- 239000007789 gas Substances 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 238000011161 development Methods 0.000 description 8
- 230000018109 developmental process Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000001000 micrograph Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- KWGKDLIKAYFUFQ-UHFFFAOYSA-M lithium chloride Chemical compound [Li+].[Cl-] KWGKDLIKAYFUFQ-UHFFFAOYSA-M 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000002835 absorbance Methods 0.000 description 1
- ATMLPEJAVWINOF-UHFFFAOYSA-N acrylic acid acrylic acid Chemical class OC(=O)C=C.OC(=O)C=C ATMLPEJAVWINOF-UHFFFAOYSA-N 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Materials For Photolithography (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にArFレーザを光源として利用するフォトレジストパターンをエッチングマスクに利用する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
フォトリソグラフィは半導体工程において多様な物質より基板上にパターンを形成するために用いられる。通常、有機物でポリマーを形成するフォトレジストを対象膜上に塗布し、マスクを利用して、選択的に光を透過させてフォトレジストに光反応を起こし、現像してフォトレジストパターンを形成させる。フォトレジストパターンは主に対象膜をエッチングする工程においてエッチング障壁として用いられる。
【０００３】
DRAM(Dynamic Random Access Memory)を中核とする半導体製品が大量生産されて以来、フォトリソグラフィ技術の開発が飛躍的になされてきた。
【０００４】
フォトリソグラフィエッチング技術は大きい開口数(Numerical Aperture)のレンズやハードウェア、すなわち開口、アレイメントなどのような露光装置自体の発展はもちろん、CAR(Chemically Amplified Resist)タイプのフォトレジストのような材料の開発、そして工程側面においては、TLR(Tri Layer Resist)、BLR(Bi-Layer Resist)、TSI(Top Surface Imaging)、ARC(Anti Reflective Coating)、マスク面においては、PSM(Phase Shift Mask)やOPC(Optical Proximity Correction)などの多くの技術開発がなされてきた。
【０００５】
半導体工程におけるフォトリソグラフィエッチング技術は、基板上の多様な物質で回路基板を形成させることを目的として基板などの下地上に感光剤すなわち、フォトレジストという高分子物質を塗布した後、基板の原板の役割をするマスクを利用して光を透過させてフォトレジストに光反応を起こし、それを現像してフォトレジストパターンを形成させ、このフォトレジストパターンをエッチング障壁として基板をエッチングし、最終的に所望のパターンを形成する技術である。
【０００６】
初期の露光装置は、密着露光（コンタクト露光）装置で、基板上に直接マスクを当てて目で合わせた後、露光する方式であった。この技術がさらに発展してマスクと基板との間の隙間を小さくして、解像度を高めたが、隙間の大きさによって軟接触(Soft contact)と硬接続(Hard contact)(10μｍ以下)などの近接露光で露光される。
【０００７】
フォトリソグラフィエッチング技術における解像度は、露光源の波長に反比例するが、「ステップ＆リピードアライナ」の露光方式を採択した初期のステッパ(Stepper)で使用した光源の波長は436nm(g線)から365nm(i線)を経て現在は248nm(KrF Excimer Laser)波長のDUV(Deep Ultra-violet、遠紫外線)を利用するステッパやスキャナタイプの露光装置が広く用いられている。
【０００８】
その後、持続的な発展を通じて最近はKrFレーザ(λ=248nm)を光源とする露光装置の開発とフォトレジストの発展、そして、その他の付帯技術の向上により0.15μｍ以下のパターンも可能になった。
【０００９】
現在はArF(フッ化アルゴン)レーザ(λ=193nm)を光源とする装置の0.11μｍ以下のパターンを目標として開発している。DUVリソグラフィエッチング技術は、i線に比べ解像度及びDOF（Depth Of Focus）などの性能面において優れているが、工程制御が容易ではない。このような問題は短い波長による光学的な原因と化学増幅型フォトレジストの使用による化学的な原因とに区分できる。波長が短くなれば、定在波効果によるCD(critical dimension)変動現象が激しくなる。CD変動とは、入射光と反射光の干渉の度合がフォトレジストの微小な厚さの差、または下部膜の厚さの差によって変わることことにより、結果的に線幅が周期的に変わる現象をいう。DUV工程では感度向上のために化学増幅型フォトレジストを用いざるを得ないが、その反応メカニズムと関連してPED(Post Exposure Delay)安定性、下地依存性などの問題点が発生する。
【００１０】
ArF露光技術の核心課題の一つは、ArF用フォトレジストの開発である。ArF用フォトレジストはKrFフォトレジストと同様に化学増幅型であるが、材料を根本的に改良する必要がある。しかし、ArF用フォトレジスト材料の開発が難しいのはベンゼン環を使用することができないためである。ベンゼン環はドライエッチング耐性を確保するため、i線及びKrF用フォトレジストに用いられてきた。しかし、ArF用フォトレジストにベンゼン環が用いられる場合、ArFレーザの波長領域である193nmで吸光度が大きいため、透明性が落ちて、フォトレジストの下部まで露光できないという問題が発生する。このため、ベンゼン環を有しないで、ドライエッチング耐性を確保できる材料の研究が進められている。現在まで世界的に多くの会社及び研究所により研究成果が発表されている状態である。しかし、現在ArF用フォトレジストに用いられるフォトレジストとしては、COMA(CycloOlefin-Maleic Anhydride)、アクリラート(Acrylate)系統のポリマー型、またはこれらの混合型のフォトレジストがあり、前記と同様のベンゼン構造を有している。
【００１１】
したがって、図1Aに示すようにArF露光源を利用したフォトリソグラフィエッチングを通じてコンタクトホールなどの形成工程時、パターンの変形が生じたり、図1Bに示すようにエッチングの途中、フォトレジストパターンが片寄る問題点が発生する。したがって、ArF用フォトレジストの弱い耐性とフッ素系気体における弱い物性的特性を補完することは急務な課題となっている。図1A及び図1Bにおける「A」はフォトレジストパターン、「B」はエッチング領域を示す。
【００１２】
【発明が解決しようとする課題】
本発明は、上記のような問題点を解決するためになされたものであって、ArFレーザにより露光されたフォトレジストパターンを利用したエッチング過程における前記フォトレジストパターンの変形による問題点を解決することを目的とする。
【００１３】
【課題を解決するための手段】
上記の技術的課題を達成するため、本発明のフォトレジストパターンを利用した半導体素子の製造方法は、半導体装置の製造方法において、窒化膜からなるスペーサを含むエッチング対象層上にマスク層を形成する工程と、前記マスク層上にフォトレジストを塗布する工程と、波長が157nmないし193nmである露光源を利用して、前記フォトレジストを露光する工程と、前記フォトレジストを現像してフォトレジストパターンを形成する工程と、前記フォトレジストパターンをエッチングマスクに利用して塩素系エッチングガスで前記マスク層を選択的にエッチングしてマスクパターンを形成する工程と、前記マスクパターンをエッチングマスクに利用して前記エッチング対象層を選択的にエッチングし、前記スペーサ及び基板を露出させる工程とを含み、前記マスク層が、ポリシリコン膜、 TiN 、及び Al からなる群の中から選択されるいずれか１つにより形成されることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明にかかる好ましい実施の形態を、添付する図面を参照し詳細に説明する。
【００１５】
図2Aないし図2Eは本発明の第1実施の形態にかかるArFまたはF2レーザビームを光源として利用して形成したフォトレジストパターンをエッチングマスクに利用してコンタクトホールを形成する工程を示す断面図である。
【００１６】
図2Aに示すように隣り合う導電膜パターンの例としてゲート電極11を半導体基板10上に形成し、ゲート電極の上部及び側面にそれぞれハードマスク12及びスペーサ13を形成した後、層間絶縁膜14を形成する。本発明の実施の形態においては、前記ハードマスク12及び前記スペーサ13のそれぞれを窒化膜で形成し、前記層間絶縁膜14はAPL(Advanced Planarization Layer)酸化膜、BPSG(Boro Phospho Silicate Glass)、SOG(Spin On Glass)、またはHDP(High Density Plasma)酸化膜で形成する。
【００１７】
次いで、層間絶縁膜14上にマスク層15を形成する。前記マスク層15は塩素系ガスに対するエッチング率が優れたポリシリコンなどを500Åないし5000Åの厚さに蒸着して形成する。
【００１８】
次に、マスク層15上にフォトレジストを塗布し、ArFまたはF2レーザ光源を利用して露光した後、現像することによってフォトレジストパターン16を形成してマスク層15の所定部分を露出させる。
【００１９】
次いで、図2Bに示すように露出されたマスク層15をCl2、Cl3、BCl3、HCl 、またはSiCl4などの塩素系ガス、あるいは HBrで選択的にエッチングして層間絶縁膜14を露出させることによってコンタクトホールの形成領域を定義しつつ、マスクパターン15Aを形成する。このように本発明では波長が157nmないし193nmである露光源、すなわちF2またはArFレーザで露光されて形成されたフォトレジストパターン16が、フッ素系ガスに比べて塩素系ガス対するエッチング耐性に優れているという点を利用して、フォトレジストパターン16をエッチング障壁に利用するエッチング過程において塩素系ガスを利用することによってエッチングに伴うフォトレジストパターン16の変形を最小化できる。
【００２０】
次に、図2Cに示すようにフォトレジストパターン16を除去しない状態で、前記フォトレジストパターン16とマスクパターン15Aをエッチングマスクにして露出された層間絶縁膜14を選択的にエッチングしてゲート電極の間の半導体基板10の表面を露出させるコンタクトホール17を形成する。この場合、エッチング気体としては、CxFy(x、y=1〜10)、CxHyFz(x、y=1〜10)、O2、Coなどのガスまたはこれらの混合ガスを利用する。即ち、前記層間絶縁膜14のエッチングは、前記フォトレジストパターン16が除去されない状態でも実施できる。
【００２１】
次に、フォトレジストパターン16を除去して、図2Dに示すように全体構造上にポリシリコン膜18を形成する。
【００２２】
次に、層間絶縁膜14が露出されるまでポリシリコン膜18及びマスクパターン15Aを化学機械的研磨(Chemical Mechanical Polishing;以下、CMPと略す)またはエッチバック(Etch-back)して、図2Eに示すようにポリシリコンプラグ18Aを形成する。
【００２３】
図3Aないし図3Dは本発明の第2実施の形態にかかる波長が157nmないし193nmである露光源、すなわちF2またはArFレーザビームを光源として利用して形成したフォトレジストパターンをエッチングマスクに利用してコンタクトホールを形成する工程を示す断面図である。
【００２４】
図3Aに示すように隣り合う導電膜パターンの例としてゲート電極11を半導体基板10上に形成して、ゲート電極の上部及び側面にそれぞれハードマスク12及びスペーサ13を形成した後、層間絶縁膜14を形成する。本発明の実施の形態においては、前記ハードマスク12及び前記スペーサ13のそれぞれを窒化膜で形成して、前記層間絶縁膜14はAPL(Advanced Planarization Layer)酸化膜、BPSG(Boro Phospho Silicate Glass)、SOG(Spin On Glass)、またはHDP(High Density Plasma)酸化膜で形成する。
【００２５】
次いで、層間絶縁膜14上にマスク層20を形成する。前記マスク層20は500Åないし3000Åの厚さの有機系列の物質で形成する。前記マスク層20は反射防止層としての役割も可能であることを特徴とする。
【００２６】
次に、マスク層20上にフォトレジストを塗布し、ArFまたはF2レーザ光源を利用して露光した後、現像することによってフォトレジストパターン16を形成してマスク層20の所定部分を露出させる。
【００２７】
前記フォトレジストパターン16は、次のような過程によって形成する。すなわち、マスク層20上にCOMAまたはアクリラートなどのArF用フォトレジストを1000Åないし5000Åの厚さとなるように塗布して形成し、フォトレジストパターン16の耐性を強化させるために露光前に電子ビーム(Electron beam)照射またはArイオン注入(Ion implantation)の中、いずれか一つの工程を追加的に行うことができる。
【００２８】
次いで、図3Bに示すように基板10の温度を-40〜30℃に保持し、露出されたマスク層20をCl2、SiCl4またはHCl、 SiCl4などの中、いずれか一つの塩素系ガスあるいは HBrまたは混合ガスを利用して選択的にエッチングして層間絶縁膜14を露出させることによってコンタクトホールの形成領域を定義しつつ、マスクパターン20Aを形成する。この場合、前記塩素系ガスにN2、Ar、He、Xe、O2を追加できる。
【００２９】
次に図3Cに示すようにフォトレジストパターン16を除去する。
【００３０】
次いで、図3Dに示すように前記マスクパターン20Aをエッチングマスクとして露出された層間絶縁膜14を選択的にエッチングしてゲート電極の間の半導体基板10の表面を露出させるコンタクトホール17を形成する。この場合、基板10の温度を20℃ないし100℃に保持する。エッチング気体としては、CxFy(x、y=1〜10)、CxHyFz(x、y=1〜10)からなるフッ素系グループから選択されたいずれか一つを利用し、ここにアルゴンガスまたはヘリウムガスを単一または混合してさらに含むこともできる。
【００３１】
次いで、洗浄工程を通じて前述したエッチング工程で発生した副産物であるポリマーなどを除去した後、マスクパターン20Aを除去する。
【００３２】
図4Aないし図4Cは前述した本発明の第2実施の形態にかかるArF光源により露光されたフォトレジストパターンを利用したフォトリソグラフィエッチング工程後の断面及び平面を示す注射顕微鏡写真であり、パターンの中央及び縁側でいずれもパターンの変形が最小化することを示している。
【００３３】
前記のようになされる本発明は、塩素系ガスに対するエッチング率が高いポリシリコンまたは有機系列の物質でマスクパターンを形成して、これをエッチング障壁として利用して層間絶縁膜をエッチングすることによってArFレーザで露光されたフォトレジストパターンの変形に伴う問題の発生を防止できる。
【００３４】
尚、この発明は上記の実施の形態に限られるものではない。この発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００３５】
【発明の効果】
上述したように本発明によると、ArF光源により露光されて形成されたフォトレジストパターンをエッチングマスクに利用する過程におけるフォトレジストパターンの変形と損失を防止できる。
【図面の簡単な説明】
【図１Ａ】 従来の技術にかかるArF露光源で形成されたフォトレジストパターンを利用したエッチング工程時に発生するフォトレジストパターンの変形を示す注射顕微鏡写真である。
【図１Ｂ】 従来の技術にかかるArF露光源で形成されたフォトレジストパターンを利用したエッチング工程時に発生するフォトレジストパターンの変形を示す注射顕微鏡写真である。
【図２Ａ】 本発明の第1実施の形態にかかる半導体素子の製造工程の断面図である。
【図２Ｂ】 本発明の第1実施の形態にかかる半導体素子の製造工程の断面図である。
【図２Ｃ】 本発明の第1実施の形態にかかる半導体素子の製造工程の断面図である。
【図２Ｄ】 本発明の第1実施の形態にかかる半導体素子の製造工程の断面図である。
【図２Ｅ】 本発明の第1実施の形態にかかる半導体素子の製造工程の断面図である。
【図３Ａ】 本発明の第2実施の形態にかかる半導体素子の製造工程の断面図である。
【図３Ｂ】 本発明の第2実施の形態にかかる半導体素子の製造工程の断面図である。
【図３Ｃ】 本発明の第2実施の形態にかかる半導体素子の製造工程の断面図である。
【図３Ｄ】 本発明の第2実施の形態にかかる半導体素子の製造工程の断面図である。
【図４Ａ】 本発明にかかるArF露光源で形成されたフォトレジストパターンを利用したエッチング工程後のフォトレジストパターンの状態を示す注射顕微鏡写真である。
【図４Ｂ】 本発明にかかるArF露光源で形成されたフォトレジストパターンを利用したエッチング工程後のフォトレジストパターンの状態を示す注射顕微鏡写真である。
【図４Ｃ】 本発明にかかるArF露光源で形成されたフォトレジストパターンを利用したエッチング工程後のフォトレジストパターンの状態を示す注射顕微鏡写真である。
【符号の説明】
10 基板
11 ゲート電極
12 ハードマスク
13 スペーサ
14 層間絶縁膜
15A、20A マスクパターン
18A プラグ
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にArFレーザを光源として利用するフォトレジストパターンをエッチングマスクに利用する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
フォトリソグラフィは半導体工程において多様な物質より基板上にパターンを形成するために用いられる。通常、有機物でポリマーを形成するフォトレジストを対象膜上に塗布し、マスクを利用して、選択的に光を透過させてフォトレジストに光反応を起こし、現像してフォトレジストパターンを形成させる。フォトレジストパターンは主に対象膜をエッチングする工程においてエッチング障壁として用いられる。
【０００３】
DRAM(Dynamic Random Access Memory)を中核とする半導体製品が大量生産されて以来、フォトリソグラフィ技術の開発が飛躍的になされてきた。
【０００４】
フォトリソグラフィエッチング技術は大きい開口数(Numerical Aperture)のレンズやハードウェア、すなわち開口、アレイメントなどのような露光装置自体の発展はもちろん、CAR(Chemically Amplified Resist)タイプのフォトレジストのような材料の開発、そして工程側面においては、TLR(Tri Layer Resist)、BLR(Bi-Layer Resist)、TSI(Top Surface Imaging)、ARC(Anti Reflective Coating)、マスク面においては、PSM(Phase Shift Mask)やOPC(Optical Proximity Correction)などの多くの技術開発がなされてきた。
【０００５】
半導体工程におけるフォトリソグラフィエッチング技術は、基板上の多様な物質で回路基板を形成させることを目的として基板などの下地上に感光剤すなわち、フォトレジストという高分子物質を塗布した後、基板の原板の役割をするマスクを利用して光を透過させてフォトレジストに光反応を起こし、それを現像してフォトレジストパターンを形成させ、このフォトレジストパターンをエッチング障壁として基板をエッチングし、最終的に所望のパターンを形成する技術である。
【０００６】
初期の露光装置は、密着露光（コンタクト露光）装置で、基板上に直接マスクを当てて目で合わせた後、露光する方式であった。この技術がさらに発展してマスクと基板との間の隙間を小さくして、解像度を高めたが、隙間の大きさによって軟接触(Soft contact)と硬接続(Hard contact)(10μｍ以下)などの近接露光で露光される。
【０００７】
フォトリソグラフィエッチング技術における解像度は、露光源の波長に反比例するが、「ステップ＆リピードアライナ」の露光方式を採択した初期のステッパ(Stepper)で使用した光源の波長は436nm(g線)から365nm(i線)を経て現在は248nm(KrF Excimer Laser)波長のDUV(Deep Ultra-violet、遠紫外線)を利用するステッパやスキャナタイプの露光装置が広く用いられている。
【０００８】
その後、持続的な発展を通じて最近はKrFレーザ(λ=248nm)を光源とする露光装置の開発とフォトレジストの発展、そして、その他の付帯技術の向上により0.15μｍ以下のパターンも可能になった。
【０００９】
現在はArF(フッ化アルゴン)レーザ(λ=193nm)を光源とする装置の0.11μｍ以下のパターンを目標として開発している。DUVリソグラフィエッチング技術は、i線に比べ解像度及びDOF（Depth Of Focus）などの性能面において優れているが、工程制御が容易ではない。このような問題は短い波長による光学的な原因と化学増幅型フォトレジストの使用による化学的な原因とに区分できる。波長が短くなれば、定在波効果によるCD(critical dimension)変動現象が激しくなる。CD変動とは、入射光と反射光の干渉の度合がフォトレジストの微小な厚さの差、または下部膜の厚さの差によって変わることことにより、結果的に線幅が周期的に変わる現象をいう。DUV工程では感度向上のために化学増幅型フォトレジストを用いざるを得ないが、その反応メカニズムと関連してPED(Post Exposure Delay)安定性、下地依存性などの問題点が発生する。
【００１０】
ArF露光技術の核心課題の一つは、ArF用フォトレジストの開発である。ArF用フォトレジストはKrFフォトレジストと同様に化学増幅型であるが、材料を根本的に改良する必要がある。しかし、ArF用フォトレジスト材料の開発が難しいのはベンゼン環を使用することができないためである。ベンゼン環はドライエッチング耐性を確保するため、i線及びKrF用フォトレジストに用いられてきた。しかし、ArF用フォトレジストにベンゼン環が用いられる場合、ArFレーザの波長領域である193nmで吸光度が大きいため、透明性が落ちて、フォトレジストの下部まで露光できないという問題が発生する。このため、ベンゼン環を有しないで、ドライエッチング耐性を確保できる材料の研究が進められている。現在まで世界的に多くの会社及び研究所により研究成果が発表されている状態である。しかし、現在ArF用フォトレジストに用いられるフォトレジストとしては、COMA(CycloOlefin-Maleic Anhydride)、アクリラート(Acrylate)系統のポリマー型、またはこれらの混合型のフォトレジストがあり、前記と同様のベンゼン構造を有している。
【００１１】
したがって、図1Aに示すようにArF露光源を利用したフォトリソグラフィエッチングを通じてコンタクトホールなどの形成工程時、パターンの変形が生じたり、図1Bに示すようにエッチングの途中、フォトレジストパターンが片寄る問題点が発生する。したがって、ArF用フォトレジストの弱い耐性とフッ素系気体における弱い物性的特性を補完することは急務な課題となっている。図1A及び図1Bにおける「A」はフォトレジストパターン、「B」はエッチング領域を示す。
【００１２】
【発明が解決しようとする課題】
本発明は、上記のような問題点を解決するためになされたものであって、ArFレーザにより露光されたフォトレジストパターンを利用したエッチング過程における前記フォトレジストパターンの変形による問題点を解決することを目的とする。
【００１３】
【課題を解決するための手段】
上記の技術的課題を達成するため、本発明のフォトレジストパターンを利用した半導体素子の製造方法は、半導体装置の製造方法において、窒化膜からなるスペーサを含むエッチング対象層上にマスク層を形成する工程と、前記マスク層上にフォトレジストを塗布する工程と、波長が157nmないし193nmである露光源を利用して、前記フォトレジストを露光する工程と、前記フォトレジストを現像してフォトレジストパターンを形成する工程と、前記フォトレジストパターンをエッチングマスクに利用して塩素系エッチングガスで前記マスク層を選択的にエッチングしてマスクパターンを形成する工程と、前記マスクパターンをエッチングマスクに利用して前記エッチング対象層を選択的にエッチングし、前記スペーサ及び基板を露出させる工程とを含み、前記マスク層が、ポリシリコン膜、 TiN 、及び Al からなる群の中から選択されるいずれか１つにより形成されることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明にかかる好ましい実施の形態を、添付する図面を参照し詳細に説明する。
【００１５】
図2Aないし図2Eは本発明の第1実施の形態にかかるArFまたはF2レーザビームを光源として利用して形成したフォトレジストパターンをエッチングマスクに利用してコンタクトホールを形成する工程を示す断面図である。
【００１６】
図2Aに示すように隣り合う導電膜パターンの例としてゲート電極11を半導体基板10上に形成し、ゲート電極の上部及び側面にそれぞれハードマスク12及びスペーサ13を形成した後、層間絶縁膜14を形成する。本発明の実施の形態においては、前記ハードマスク12及び前記スペーサ13のそれぞれを窒化膜で形成し、前記層間絶縁膜14はAPL(Advanced Planarization Layer)酸化膜、BPSG(Boro Phospho Silicate Glass)、SOG(Spin On Glass)、またはHDP(High Density Plasma)酸化膜で形成する。
【００１７】
次いで、層間絶縁膜14上にマスク層15を形成する。前記マスク層15は塩素系ガスに対するエッチング率が優れたポリシリコンなどを500Åないし5000Åの厚さに蒸着して形成する。
【００１８】
次に、マスク層15上にフォトレジストを塗布し、ArFまたはF2レーザ光源を利用して露光した後、現像することによってフォトレジストパターン16を形成してマスク層15の所定部分を露出させる。
【００１９】
次いで、図2Bに示すように露出されたマスク層15をCl2、Cl3、BCl3、HCl 、またはSiCl4などの塩素系ガス、あるいは HBrで選択的にエッチングして層間絶縁膜14を露出させることによってコンタクトホールの形成領域を定義しつつ、マスクパターン15Aを形成する。このように本発明では波長が157nmないし193nmである露光源、すなわちF2またはArFレーザで露光されて形成されたフォトレジストパターン16が、フッ素系ガスに比べて塩素系ガス対するエッチング耐性に優れているという点を利用して、フォトレジストパターン16をエッチング障壁に利用するエッチング過程において塩素系ガスを利用することによってエッチングに伴うフォトレジストパターン16の変形を最小化できる。
【００２０】
次に、図2Cに示すようにフォトレジストパターン16を除去しない状態で、前記フォトレジストパターン16とマスクパターン15Aをエッチングマスクにして露出された層間絶縁膜14を選択的にエッチングしてゲート電極の間の半導体基板10の表面を露出させるコンタクトホール17を形成する。この場合、エッチング気体としては、CxFy(x、y=1〜10)、CxHyFz(x、y=1〜10)、O2、Coなどのガスまたはこれらの混合ガスを利用する。即ち、前記層間絶縁膜14のエッチングは、前記フォトレジストパターン16が除去されない状態でも実施できる。
【００２１】
次に、フォトレジストパターン16を除去して、図2Dに示すように全体構造上にポリシリコン膜18を形成する。
【００２２】
次に、層間絶縁膜14が露出されるまでポリシリコン膜18及びマスクパターン15Aを化学機械的研磨(Chemical Mechanical Polishing;以下、CMPと略す)またはエッチバック(Etch-back)して、図2Eに示すようにポリシリコンプラグ18Aを形成する。
【００２３】
図3Aないし図3Dは本発明の第2実施の形態にかかる波長が157nmないし193nmである露光源、すなわちF2またはArFレーザビームを光源として利用して形成したフォトレジストパターンをエッチングマスクに利用してコンタクトホールを形成する工程を示す断面図である。
【００２４】
図3Aに示すように隣り合う導電膜パターンの例としてゲート電極11を半導体基板10上に形成して、ゲート電極の上部及び側面にそれぞれハードマスク12及びスペーサ13を形成した後、層間絶縁膜14を形成する。本発明の実施の形態においては、前記ハードマスク12及び前記スペーサ13のそれぞれを窒化膜で形成して、前記層間絶縁膜14はAPL(Advanced Planarization Layer)酸化膜、BPSG(Boro Phospho Silicate Glass)、SOG(Spin On Glass)、またはHDP(High Density Plasma)酸化膜で形成する。
【００２５】
次いで、層間絶縁膜14上にマスク層20を形成する。前記マスク層20は500Åないし3000Åの厚さの有機系列の物質で形成する。前記マスク層20は反射防止層としての役割も可能であることを特徴とする。
【００２６】
次に、マスク層20上にフォトレジストを塗布し、ArFまたはF2レーザ光源を利用して露光した後、現像することによってフォトレジストパターン16を形成してマスク層20の所定部分を露出させる。
【００２７】
前記フォトレジストパターン16は、次のような過程によって形成する。すなわち、マスク層20上にCOMAまたはアクリラートなどのArF用フォトレジストを1000Åないし5000Åの厚さとなるように塗布して形成し、フォトレジストパターン16の耐性を強化させるために露光前に電子ビーム(Electron beam)照射またはArイオン注入(Ion implantation)の中、いずれか一つの工程を追加的に行うことができる。
【００２８】
次いで、図3Bに示すように基板10の温度を-40〜30℃に保持し、露出されたマスク層20をCl2、SiCl4またはHCl、 SiCl4などの中、いずれか一つの塩素系ガスあるいは HBrまたは混合ガスを利用して選択的にエッチングして層間絶縁膜14を露出させることによってコンタクトホールの形成領域を定義しつつ、マスクパターン20Aを形成する。この場合、前記塩素系ガスにN2、Ar、He、Xe、O2を追加できる。
【００２９】
次に図3Cに示すようにフォトレジストパターン16を除去する。
【００３０】
次いで、図3Dに示すように前記マスクパターン20Aをエッチングマスクとして露出された層間絶縁膜14を選択的にエッチングしてゲート電極の間の半導体基板10の表面を露出させるコンタクトホール17を形成する。この場合、基板10の温度を20℃ないし100℃に保持する。エッチング気体としては、CxFy(x、y=1〜10)、CxHyFz(x、y=1〜10)からなるフッ素系グループから選択されたいずれか一つを利用し、ここにアルゴンガスまたはヘリウムガスを単一または混合してさらに含むこともできる。
【００３１】
次いで、洗浄工程を通じて前述したエッチング工程で発生した副産物であるポリマーなどを除去した後、マスクパターン20Aを除去する。
【００３２】
図4Aないし図4Cは前述した本発明の第2実施の形態にかかるArF光源により露光されたフォトレジストパターンを利用したフォトリソグラフィエッチング工程後の断面及び平面を示す注射顕微鏡写真であり、パターンの中央及び縁側でいずれもパターンの変形が最小化することを示している。
【００３３】
前記のようになされる本発明は、塩素系ガスに対するエッチング率が高いポリシリコンまたは有機系列の物質でマスクパターンを形成して、これをエッチング障壁として利用して層間絶縁膜をエッチングすることによってArFレーザで露光されたフォトレジストパターンの変形に伴う問題の発生を防止できる。
【００３４】
尚、この発明は上記の実施の形態に限られるものではない。この発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００３５】
【発明の効果】
上述したように本発明によると、ArF光源により露光されて形成されたフォトレジストパターンをエッチングマスクに利用する過程におけるフォトレジストパターンの変形と損失を防止できる。
【図面の簡単な説明】
【図１Ａ】 従来の技術にかかるArF露光源で形成されたフォトレジストパターンを利用したエッチング工程時に発生するフォトレジストパターンの変形を示す注射顕微鏡写真である。
【図１Ｂ】 従来の技術にかかるArF露光源で形成されたフォトレジストパターンを利用したエッチング工程時に発生するフォトレジストパターンの変形を示す注射顕微鏡写真である。
【図２Ａ】 本発明の第1実施の形態にかかる半導体素子の製造工程の断面図である。
【図２Ｂ】 本発明の第1実施の形態にかかる半導体素子の製造工程の断面図である。
【図２Ｃ】 本発明の第1実施の形態にかかる半導体素子の製造工程の断面図である。
【図２Ｄ】 本発明の第1実施の形態にかかる半導体素子の製造工程の断面図である。
【図２Ｅ】 本発明の第1実施の形態にかかる半導体素子の製造工程の断面図である。
【図３Ａ】 本発明の第2実施の形態にかかる半導体素子の製造工程の断面図である。
【図３Ｂ】 本発明の第2実施の形態にかかる半導体素子の製造工程の断面図である。
【図３Ｃ】 本発明の第2実施の形態にかかる半導体素子の製造工程の断面図である。
【図３Ｄ】 本発明の第2実施の形態にかかる半導体素子の製造工程の断面図である。
【図４Ａ】 本発明にかかるArF露光源で形成されたフォトレジストパターンを利用したエッチング工程後のフォトレジストパターンの状態を示す注射顕微鏡写真である。
【図４Ｂ】 本発明にかかるArF露光源で形成されたフォトレジストパターンを利用したエッチング工程後のフォトレジストパターンの状態を示す注射顕微鏡写真である。
【図４Ｃ】 本発明にかかるArF露光源で形成されたフォトレジストパターンを利用したエッチング工程後のフォトレジストパターンの状態を示す注射顕微鏡写真である。
【符号の説明】
10 基板
11 ゲート電極
12 ハードマスク
13 スペーサ
14 層間絶縁膜
15A、20A マスクパターン
18A プラグ
Claims (8)
- 半導体装置の製造方法において、
窒化膜からなるスペーサを含むエッチング対象層上にマスク層を形成する工程と、
前記マスク層上にフォトレジストを塗布する工程と、
波長が157nmないし193nmである露光源を利用して、前記フォトレジストを露光する工程と、
前記フォトレジストを現像してフォトレジストパターンを形成する工程と、
前記フォトレジストパターンをエッチングマスクに利用して塩素系エッチングガスで前記マスク層を選択的にエッチングしてマスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクに利用して前記エッチング対象層を選択的にエッチングし、前記スペーサ及び基板を露出させる工程とを含み、
前記マスク層が、ポリシリコン膜、 TiN 、及び Al からなる群の中から選択されるいずれか１つにより形成されることを特徴とする半導体装置の製造方法。 - 前記露光源はF2レーザまたはArFレーザであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記フォトレジストはCOMA(CycloOlefin-Maleic Anhydride)またはアクリラート(Acrylate)を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記マスクパターンを形成する工程において、塩素系ガス、あるいはHBrを利用して前記マスク層をエッチングすることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記エッチング対象層をエッチングする工程において、フッ素系ガスをエッチング剤として利用することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記フォトレジストを塗布する工程後、前記フォトレジストを強化させる工程をさらに含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記フォトレジストを強化させる工程において、前記フォトレジスト内に電子ビーム(Electron beam)を照射することを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記フォトレジストを強化させる工程において、前記フォトレジスト内にArをイオン注入することを特徴とする請求項6に記載の半導体装置の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-037441 | 2001-06-28 | ||
| KR1020010037441A KR20030001104A (ko) | 2001-06-28 | 2001-06-28 | 불화아르곤용 포토레지스트를 이용한 자기 정렬 콘택 형성방법 |
| KR2001-080235 | 2001-12-17 | ||
| KR10-2001-0080235A KR100533967B1 (ko) | 2001-12-17 | 2001-12-17 | 불화아르곤 노광원을 이용한 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003114534A JP2003114534A (ja) | 2003-04-18 |
| JP4081793B2 true JP4081793B2 (ja) | 2008-04-30 |
Family
ID=26639178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002184677A Expired - Fee Related JP4081793B2 (ja) | 2001-06-28 | 2002-06-25 | フォトレジストパターンを利用した半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6709986B2 (ja) |
| JP (1) | JP4081793B2 (ja) |
| DE (1) | DE10228325B4 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557997B1 (ko) * | 2003-01-29 | 2006-03-06 | 삼성전자주식회사 | 랜딩 패드를 포함하는 반도체 장치의 제조방법 |
| KR100685893B1 (ko) * | 2005-06-22 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 및 그 제조방법 |
| JP2009076711A (ja) * | 2007-09-21 | 2009-04-09 | Hitachi High-Technologies Corp | 半導体装置の製造方法 |
| US8986562B2 (en) | 2013-08-07 | 2015-03-24 | Ultratech, Inc. | Methods of laser processing photoresist in a gaseous environment |
| CN108946656A (zh) * | 2017-05-25 | 2018-12-07 | 联华电子股份有限公司 | 半导体制作工艺 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622212B2 (ja) * | 1983-05-31 | 1994-03-23 | 株式会社東芝 | ドライエッチング方法 |
| JPH02252233A (ja) * | 1989-03-27 | 1990-10-11 | Matsushita Electric Ind Co Ltd | 微細パターン形成方法 |
| JPH04199152A (ja) * | 1990-11-29 | 1992-07-20 | Toshiba Corp | 感光性組成物 |
| US5843624A (en) * | 1996-03-08 | 1998-12-01 | Lucent Technologies Inc. | Energy-sensitive resist material and a process for device fabrication using an energy-sensitive resist material |
| JP3435318B2 (ja) * | 1996-08-22 | 2003-08-11 | 株式会社東芝 | パターン形成方法 |
| JPH1098162A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH1117146A (ja) * | 1997-06-27 | 1999-01-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP3266109B2 (ja) * | 1998-08-05 | 2002-03-18 | 株式会社村田製作所 | 電子デバイスの作製方法 |
| JP2000164865A (ja) * | 1998-11-27 | 2000-06-16 | Sharp Corp | 半導体装置の製造方法 |
| JP3486123B2 (ja) * | 1998-12-28 | 2004-01-13 | 株式会社東芝 | パターントランスファ組成物及びパターントランスファ方法 |
| KR100291332B1 (ko) * | 1998-12-29 | 2001-07-12 | 윤종용 | 반도체소자의제조방법 |
| TW446852B (en) * | 1999-06-11 | 2001-07-21 | Hoya Corp | Phase shift mask and phase shift mask blank and methods of manufacturing the same |
| JP2001053061A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | ドライエッチング方法 |
| JP3872928B2 (ja) * | 2000-03-24 | 2007-01-24 | 株式会社東芝 | パターン形成方法 |
| JP2001358218A (ja) * | 2000-04-13 | 2001-12-26 | Canon Inc | 有機膜のエッチング方法及び素子の製造方法 |
-
2002
- 2002-06-19 US US10/175,574 patent/US6709986B2/en not_active Expired - Fee Related
- 2002-06-25 DE DE10228325A patent/DE10228325B4/de not_active Expired - Fee Related
- 2002-06-25 JP JP2002184677A patent/JP4081793B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10228325A1 (de) | 2003-01-09 |
| DE10228325B4 (de) | 2007-05-24 |
| US20030003659A1 (en) | 2003-01-02 |
| US6709986B2 (en) | 2004-03-23 |
| JP2003114534A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4420592B2 (ja) | 半導体素子の微細パターン形成方法 | |
| KR100479600B1 (ko) | 콘택 형성 방법 | |
| KR100550640B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| JP4389242B2 (ja) | フォトレジストパターンをマスクに利用するエッチング方法 | |
| US6867145B2 (en) | Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser | |
| JP4081793B2 (ja) | フォトレジストパターンを利用した半導体素子の製造方法 | |
| US20010055843A1 (en) | Method for fabricating semiconductor device | |
| KR100489360B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| KR100939109B1 (ko) | 반도체소자 제조방법 | |
| KR100533967B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| US7087533B2 (en) | Method for fabricating semiconductor device | |
| KR100819647B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20030001134A (ko) | 자기 정렬 콘택 형성 방법 | |
| KR100808050B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR100527398B1 (ko) | 불화아르곤 전사법을 이용한 자기 정렬 콘택 형성 방법 | |
| KR100399061B1 (ko) | 반도체소자의 패턴 형성 방법 | |
| KR100440776B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| KR20030001129A (ko) | 불화아르곤 전사법을 이용한 자기 정렬 콘택 형성 방법 | |
| KR20030001104A (ko) | 불화아르곤용 포토레지스트를 이용한 자기 정렬 콘택 형성방법 | |
| KR20030041044A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030001131A (ko) | 콘택 형성 방법 | |
| KR20030049900A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030049245A (ko) | 불화아르곤 노광원을 이용한 비트라인 형성 방법 | |
| KR20030044473A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030037213A (ko) | 감광막 패턴 형성 방법 및 그를 이용한 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061025 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070125 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070530 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070829 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070903 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |