KR20040001920A - 불화아르곤 노광원을 이용한 반도체소자 제조방법 - Google Patents

불화아르곤 노광원을 이용한 반도체소자 제조방법 Download PDF

Info

Publication number
KR20040001920A
KR20040001920A KR1020020037254A KR20020037254A KR20040001920A KR 20040001920 A KR20040001920 A KR 20040001920A KR 1020020037254 A KR1020020037254 A KR 1020020037254A KR 20020037254 A KR20020037254 A KR 20020037254A KR 20040001920 A KR20040001920 A KR 20040001920A
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor device
argon fluoride
etching
film
Prior art date
Application number
KR1020020037254A
Other languages
English (en)
Other versions
KR100753097B1 (ko
Inventor
이성권
황창연
김상익
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037254A priority Critical patent/KR100753097B1/ko
Priority to US10/320,718 priority patent/US6867145B2/en
Publication of KR20040001920A publication Critical patent/KR20040001920A/ko
Application granted granted Critical
Publication of KR100753097B1 publication Critical patent/KR100753097B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 특히 ArF용 포토레지스트 패턴의 변형을 최소화할 수 있는 불화아르곤 노광원을 이용한 반도체소자 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상에 식각정지막과 절연막을 차례로 형성하는 단계; 상기 절연막 상에 반사방지막을 형성하는 단계; 상기 반사방지막 상에 불화아르곤용 포토레지스트와 불화아르곤 노광원을 이용한 사진식각공정을 실시하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 식각하여 상기 절연막을 노출시키는 단계; CxFy(x,y는 1 내지 10)를 포함하는 가스를 이용하여 상기 노출된 절연막 상부 일부를 선택적으로 식각하는 단계; CxFy와 CaHbFc(a,b,c는 1 내지 10)를 포함하는 가스를 이용하여 상기 식각정지막 상부에서 상기 절연막 일부가 남을 때까지 상기 절연막을 선택적으로 식각하는 단계; CxFy를 포함하는 가스를 이용하여 상기 남은 절연막을 제거하는 단계; 및 상기 식각정지막을 선택적으로 제거하여 상기 기판 표면을 노출시켜 소정의 패턴을 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체소자 제조방법을 제공한다.

Description

불화아르곤 노광원을 이용한 반도체소자 제조방법{A fabricating method of semiconductor device using ArF photolithography}
본 발명은 반도체소자 제조방법에 관한 것으로 특히, 불화아르곤(ArF) 노광원을 이용한 반도체소자의 패턴 형성방법에 관한 것이다.
반도체 소자의 진전을 지지해 온 미세 가공 기술은 사진식각(Photo lithography) 기술인 바, 이 기술의 해상력 향상이 반도체 소자의 고집적화의 장래와 직결된다고 해도 과언은 아니다
이러한 사진식각 공정은 주지된 바와 같이, 포토레지스트 패턴을 형성하는 공정과 상기 포토레지스트 패턴을 식각마스크로 하는 식각 공정을 통해 피식각층을 식각해서 원하는 형태의 패턴 예컨대, 콘택홀 등을 형성하는 공정을 포함한다. 여기서 포토레지스트 패턴의 형성은 피식각층 상에 포토레지스트를 도포하는 공정과 준비된 노광 마스크를 이용해 포토레지스트를 노광하는 공정 및 소정의 화학용액으로 노광되거나, 또는 노광되지 않은 포토레지스트 부분을 제거하는 현상 공정을 통해 이루어진다.
한편, 사진식각 공정으로 구현할 수 있는 패턴의 임계치수(Critical Dimension; 이하 CD라 함)는 상기한 노광 공정에서 어떤 파장의 광원을 사용하느냐에 따라 좌우되는 것으로, 이는 노광 공정을 통해 구현할 수 있는 포토레지스트 패턴의 폭에 따라 실제 패턴의 CD가 결정되기 때문이다.
“단계와 반복” 의 노광방식을 채택한 초기의 스테퍼(Stepper)에서 사용한 광원의 파장은 436㎚ (g-line)에서 365㎚(i-line)을 거쳐 현재는 248㎚(KrF Excimer Laser) 파장의 DUV(Deep Ultra-violet)를 이용하는 스테퍼나 스캐너 타입의 노광장비를 주로 사용하고 있다. 248㎚의 DUV 사진식각 기술은 초기에 시간 지연 효과, 기질 의존성 등과 같은 많은 문제들이 발생하였으며, 이를 고려하여 0.18㎛ 디자인의 제품을 개발하였다. 그러나 0.15㎛ 이하의 디자인을 갖는 제품을 개발하기 위해서는 새로운 193㎚(ArF Excimer Laser)의 파장을 갖는 새로운 DUV 사진식각 기술로의 기술개발이 필수적이다. 그러나, 이러한 DUV 사진식각 기술에서 해상력을 높이기 위한 여러 기술을 조합한다 하여도 0.1㎛ 이하의 패턴은 불가능하므로 새로운 광원을 갖는 사진식각 기술의 개발이 활발히 진행되고 있다.
현재는 ArF(불화아르곤) 레이저(λ=193㎚)를 광원으로 이용하는 장비를 통해 0.11㎛까지의 패턴을 목표로 개발하고 있다. DUV 사진식각 기술은 i-선 대비 해상도 및 DOF 등의 성능면에서 우수하지만, 공정제어가 쉽지 않다. 이러한 문제는 짧은 파장에서 기인된 광학적인 원인과 화학증폭형 포토레지스트의 사용에 의한 화학적인 원인으로 구분할 수 있다. 파장이 짧아지면 정지파 효과에 의한 CD 흔들림 현상과 기질 위상에 의한 반사광의 새김현상이 심해진다. CD 흔들림이란 입사광과 반사광의 간섭 정도가 포토레지스트의 미소한 두께 차이 또는 기질 필름의 두께차이에 따라 변함으로써 결과적으로 선 두께가 주기적으로 변하는 현상을 말한다. DUV 공정에서는 민감도 향상을 위해서 화학증폭형 포토레지스트를 사용할 수 밖에 없는데, 그 반응메카니즘과 관련하여 PED(Post Exposure Delay) 안정성, 기질 의존성 등의 문제점이 발생하는 바, ArF 노광기술의 핵심 과제 중의 하나는 ArF용 포토레지스트의 개발이다. ArF용은 KrF용과 같은 화학 증폭형이지만 재료를 근본적으로 개량해야 하는 필요가 있기 때문인데, ArF 포토레지스트 재료 개발이 어려운 것은벤젠고리를 사용할 수 없기 때문이다. 벤젠고리는 건식 식각(Dry etching) 내성을 확보하기 위해 i-선 및 KrF용 포토레지스트에 사용되어 왔다. 그러나, ArF용 포토레지스트에 벤젠고리가 도입될 경우 ArF 레이저의 파장영역인 193nm에서 흡광도가 크기 때문에 투명성이 떨어져 포토레지스트 하부까지 노광이 불가능한 문제가 발생한다. 이 때문에, 벤젠고리를 가지지 않고 건식 식각 내성을 확보할 수 있으며, 접착력이 좋고 2.38% TMAH(Tetra Tethyl Ammonium Hydroxide)에 현상할 수 있는 재료의 연구가 진행 되고 있다. 현재까지 세계적으로 많은 회사 및 연구소에서 연구성과를 발표하고 있는 상태이나, 현재 ArF용 포토레지스트로 상용화 되어 있는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태의 포토레지스트는 상기한 바와 같은 벤젠 구조를 가지고 있다.
따라서, 반도체기판의 활성영역(Active region)과 상부 전도층간의 콘택을 위한 랜딩 플러그 콘택(Landing Plug Contact; 이하 LPC라 함) 등의 형성을 위한 식각 공정시 줄무늬 모양 형태의 패턴의 변형(Striation)이 일어나거나, SAC 식각 도중 포토레지스트가 뭉치거나(Cluster) 성형 변형(Plastic deformation)되는 현상과 SAC 식각 도중 포토레지스트의 내성이 약하여 한쪽으로 몰리는 현상이 발생하는 바, ArF용 포토레지스트의 약한 내구성과 불소계 기체에서의 약한 물성적 특성을 보완하는 것이 시급한 과제이다.
도 1은 전술한 바와 같이 ArF 포토레지스트를 이용한 SAC 공정에서의 패턴 변형을 도시한 SEM 사진이다.
SAC 공정에서의 식각 프로파일을 얻기 위해서는 불소 계열을 식각 가스를 사용하는 바, 전술한 바와 같이 포토레지스트 패턴의 취약성에 의해 패턴이 변형되며, 도 1은 이를 도시한다. 이러한 패턴 변형은 SAC 공정시 사용되는 고립된 형태의 패턴일 경우 더욱 심각하다고 할 수 있다. 한편, 이러한 고립된 형태의 일예인 콘택홀 형성을 위한 패턴의 경우 포토레지스트의 식각내성을 고려한 식각공정 적용시 자칫 콘택오픈결함을 유발하거나 콘택영역 축소를 일으켜 콘택저항을 증가시킬 수 있는 문제점이 있다.
따라서, 특히 콘택홀 형성 등의 패턴 형성 공정시 적절한 가스의 조절과 피식각층의 식각단계에서의 미세한 조절 특히, 포토레지스트로 부터 그 패턴을 전사하여 소정의 패턴을 정의하는 초기 식각단계에서의 포토레지스트의 패턴 변형을 최소화하는 것이 중요하다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, ArF용 포토레지스트 패턴의 변형을 최소화할 수 있는 불화아르곤 노광원을 이용한 반도체소자 제조 방법을 제공하는데 그 목적이 있다.
도 1은 ArF 포토레지스트를 이용한 SAC 공정에서의 패턴 변형을 도시한 SEM 사진.
도 2a 내지 도 2h는 본 발명의 일실시예에 따른 ArF 노광원을 이용한 콘택홀 패턴 형성 공정을 도시한 단면도.
도 3은 도 2h의 평면 SEM 사진.
* 도면의 주요 부분에 대한 부호의 설명
20 : 기판 21 : 게이트절연막
22 : 게이트전극 23 : 스페이서
24 : 식각정지막 25 : 절연막
31 : 산화막 32 : 콘택홀
상기와 같은 문제점을 해결하기 위해 본 발명은, 기판 상에 식각정지막과 절연막을 차례로 형성하는 단계; 상기 절연막 상에 반사방지막을 형성하는 단계; 상기 반사방지막 상에 불화아르곤용 포토레지스트와 불화아르곤 노광원을 이용한 사진식각공정을 실시하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 식각하여 상기 절연막을 노출시키는 단계; CxFy(x,y는 1 내지 10)를 포함하는 가스를 이용하여 상기 노출된 절연막 상부 일부를 선택적으로 식각하는 단계; CxFy와 CaHbFc(a,b,c는 1 내지 10)를 포함하는 가스를 이용하여 상기 식각정지막 상부에서 상기 절연막 일부가 남을 때까지 상기 절연막을 선택적으로 식각하는 단계; CxFy를 포함하는 가스를 이용하여 상기 남은 절연막을 제거하는 단계; 및 상기 식각정지막을 선택적으로 제거하여 상기 기판 표면을 노출시켜 소정의 패턴을 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체소자 제조방법을 제공한다.
본 발명은, KrF용 포토레지스트에 비해 취약한 ArF용 포토레지스트의 식각내성을 보상하기 위해 패턴 형성시 주식각 단계를 세단계로 나누어 실시함으로써, 특히 패턴 전사시의 포토레지스트의 변형을 최소화하고자 한다.
예컨대, 콘택홀 패턴을 형성하는 일예에서 산화막 계열의 절연막 식각시 CF4를 포함하는 식각가스를 이용하여 수직 프로파일의 콘택홀을 정의한 후, C4F6와 CH2F2를 포함하는 가스를 이용하여 절연막이 일부 남을 때까지 식각한 후, C4F6를 포함하는 가스를 이용하여 남은 절연막을 제거하는 단계로 분리실시하며, 그 유량과 첨가되는 O2등의 유량 및 파워와 압력 등의 공정 변수를 적절히 조절함으로써, ArF용 포토레지스트를 이용하여 패턴 형성시 패턴 변형을 최소화하면서 미세한 패턴을 형성할 수 있도록 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도 2a 내지 도 2h와 도 3을 참조하여 상세하게 설명한다.
도 2a 내지 도 2h는 본 발명의 일실시예에 따른 ArF 노광원을 이용한 콘택홀 패턴 형성 공정을 도시한 단면도로서, 이를 참조하여 상세히 설명한다.
먼저 도 2a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(20) 상에 폴리실리콘, 텅스텐 등의 금속막, 텅스텐질화막 등의 금속질화물막 또는 텅스텐 실리사이드 등의 금속실리사이드가 단독 또는 적층된 다수의 도전패턴 예컨대, 게이트전극(22, 이하 게이트전극이라 함) 패턴을 형성한다.
즉, 기판(20)과 게이트전극(22)의 접촉 계면에 산화막계열의 게이트절연막(21)을 형성하며, 게이트전극(22) 상에 후속의 SAC 공정 등에 의한 게이트전극(22)의 손실을 방지하기 위한 질화막 등을 이용한 하드마스크(23)을 형성한다.
이어서, 게이트전극(22) 패턴이 형성된 전체 프로파일을 따라 실리콘질화막 또는 실리콘산화질화막 등의 질화막을 이용하여 식각정지막(24)을 형성하는 바, 이는 SAC 공정시 하드마스크(23)의 손실과 기판(20)의 손실을 방지하기 위한 식각정지의 역할 뿐만아니라 주로 산화막 계열을 이용하는 절연막(25)과의 식각선택비를갖도록 하여 SAC 식각시 양호한 식각 프로파일을 얻기 위한 것이다.
이어서, 층간절연을 위해 전체 구조 상부에 예컨대, APL(Advanced Planarization Layer) 산화막, BPSG(Boro Phospho Silicate Glass)막, SOG(Spin On Glass)막 또는 HDP(High Density Plasma) 산화막 등의 절연막(25)을 형성한다.
이어서, 절연막(25) 상에 반사방지막(Organic Anti-Refrective Coating, 26)을 형성하는 바, 반사방지막(26)의 고유한 특성인 노광시 난반사 방지의 역할 뿐만아니라 후속 ArF용 포토레지스트와의 식각 특성 및 제거시의 용이함을 위해 유기계열(Organic)의 물질을 이용하며, 그 두께는 일예로 100Å ∼ 2000Å의 범위가 되도록 하는 것이 바람직하다.
반사방지막(26) 상에 ArF용 포토레지스트를 도포한 다음, ArF 노광원을 이용한 사진식각 공정을 통해 포토레지스트 패턴(27)을 형성한다.
구체적으로, 반사방지막(26) 상에 COMA 또는 아크릴레이드 등의 ArF용 포토레지스트를 예컨대, 1000Å ∼ 5000Å 정도의 두께로 도포한 다음, 불화아르곤 노광원(도시하지 않음)과 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정을 통해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(27)을 형성한다.
이상에서 살펴보는 본 발명의 일실시에에서는 콘택홀 형성을 위한 평면적으로 원형의 포토레지스트 패턴(27)을 그 예로 하며, 이러한 원형의 패턴 형상 이외에 평면적으로 바(Bar)형 또는 T형 등의 다양한 형태에도 적용이 가능하다.
다음으로 도 2b에 도시된 바와 같이, 기판(20)의 온도를 적절히 유지하며 포토레지스트 패턴(27)을 식각마스크로 반사방지막(26)을 선택적으로 식각하여 절연막(25)을 노출시킨다.
이 때, 포토레지스트 패턴(27)의 식각내성을 확보하고, 반사방지막(26)의 식각 특성 확보를 위한 최적의 식각조건을 이용하는 바, 유기계열의 반사방지막(26)에 대한 효과적인 가스 조합인 CF4와 O2및 CO의 혼합가스를 포함하는 플라즈마를 이용한 건식식각을 이용한다. 이 때, CF4를 60SCCM ∼ 100SCCM, O2를 10SCCM ∼ 30SCCM, CO를 10SCCM ∼ 30SCCM의 유량으로 각각 이용하고, 챔버내의 압력을 25mTorr ∼ 75mTorr으로 유지하며, 200W ∼ 400W의 파워를 이용한다. 또한, 챔버내의 캐소드(Cathode) 온도를 15℃ ∼ 30℃로 유지한다.
다음으로 도 2c에 도시된 바와 같이, 포토레지스트 패턴(27)과 반사방지막(26)을 식각마스크로 노출된 절연막(25)의 상부 일부를 선택적으로 식각함으로써, 콘택홀 패턴 영역을 정의하는 제1오픈부(28)를 형성한다.
이 때, CxFy(x,y는 1∼10)를 포함하는 가스를 이용하며, 포토레지스트 패턴(27)의 변형이 최소화되도록 하여 수직한 식각 프로파일을 얻도록 하는 것이 중요하다.
따라서, 본 발명의 일실시예에서는 전술한 CxFy 가스 중 반사방지막(26)과 인접한 부분에서의 산화막계열의 절연막(25) 일부 식각시 가장 적절한 가스로 CF4를 선택하였으며, 첨가되는 가스로는 O2를 이용함으로써, 식각시 탄소(C)와 산소(O2)의결합을 유도하여 일산화탄소(CO)와 이산화탄소(CO2) 등의 형태로 탄소(C) 성분을 제거한다. 따라서, 폴리머 성분의 식각잔류물을 최소화한 결과 수직한 식각 프로파일을 통해 콘택홀 패턴을 피식각대상인 절연막(25)에 전사하게 된다.
본 발명의 콘택홀 형성을 위해 적용되는 레시피(Recipe)를 구체적으로 살펴보면,
챔버내의 압력은 10mTorr ∼ 30mTorr로 유지하고, 50SCCM ∼ 150SCCM의 CF4와 1SCCM ∼ 5SCCM의 O2및 400W ∼ 600W의 파워를 이용하며 또한, 챔버내의 캐소드 온도를 15℃ ∼ 30℃로 유지한다.
다음으로 도 2d에 도시된 바와 같이, 포토레지스트 패턴(27)과 반사방지막(26)을 식각마스크로 그 상부가 일부 식각된 절연막(25)을 식각하여 식각정지막(24) 상부에서 일부가 남도록 하는 제2오픈부(29)를 형성한다.
도면부호 '25''은 식각정지막(24) 상부에 남은 절연막(25)을 도시하고 있다.
이 때, CxFy와 CaHbFc(a,b,c는 1∼10)를 포함하는 가스를 이용하며, 포토레지스트 패턴(27)의 변형이 최소화되도록 전술한 콘택홀 패턴이 정의된 제1오픈부(28)를 따라 절연막(25)을 식각하여 양호한 식각 프로파일을 얻도록 하는 것이 중요하며, 본 발명의 일실시예에서는 전체 절연막(25)의 실질적인 3/4 두께를 식각하고, 잔류하는 절연막(25')의 두께가 500Å 이내로 하는 것을 그 예로 하였다.
따라서, 본 발명의 일실시예에서는 전술한 CxFy와 CaHbFc 가스 중 산화막계열의 절연막(25) 대부분의 식각시 가장 적절한 가스로 C4F6와 CH2F2를 선택하였으며, 첨가되는 가스로는 O2와 He, Ne, Ar 또는 Xe 등의 비활성가스를 이용함으로써, 식각시 공정의 재현성과 양호한 식각 프로파일을 얻도록 한다.
일예에 따른 그 구체적인 레시피를 살펴본다.
챔버내의 압력은 70mTorr ∼ 100mTorr로 유지하고, 5SCCM ∼ 15SCCM의 C4F6와 1SCCM 내지 5SCCM의 CH2F2와 1SCCM ∼ 6SCCM의 O2그리고, 200SCCM ∼ 600SCCM의 비활성가스 및 700W ∼ 1500W의 파워를 이용하며 또한, 챔버내의 캐소드 온도를 15℃ ∼ 30℃로 유지한다.
다음으로, CxFy를 포함하는 가스를 이용하여 식각정지막(24)과 접촉하는 상부에 남아 있는 절연막(25')을 제거하여 식각정지막(24)을 노출시키는 제2오픈부(30)를 형성하는 바, 산화막과 질화막의 식각 특성을 고려하여 CxFy 중 C4F6를 이용하는 것을 본 그 일예로 한다.
구체적으로, 챔버내의 압력은 50mTorr ∼ 100mTorr로 유지하고, 5SCCM ∼ 15SCCM의 C4F6와 1SCCM ∼ 8SCCM의 O2와 200SCCM ∼ 600SCCM의 비활성가스 및 700W 내지 1500W의 파워를 이용하며 또한, 챔버내의 캐소드 온도를 15℃ ∼ 30℃로 유지한다.
계속해서, 포토레지스트 패턴(27)을 제거하는 바, 주지된 바와 같이 포토레지스트 스트립(Strip) 공정은 O2플라즈마를 이용하므로, 포토레지스트 스트립 공정시 별도의 추가 공정없이 유기계열의 반사방지막(26) 또한 용이하게 제거가 가능하다. 이어서, 식각 공정에서 제3오픈부(30)의 저면 및 측면에 잔류하는 식각 잔류물을 제거하는 바, 이는 통상의 세정 공정을 이용한다. 도 2e는 세정 공정이 완료된 공정 단면을 도시한다.
다음으로, 식각정지막(24)을 선택적으로 제거하여 기판(20) 표면을 노출시켜 소정의 패턴을 형성하는 공정 예컨대, 본 발명의 일실시예에서는 게이트 근처를 통과하는 콘택홀 패턴을 형성하는 공정을 완료하는 바, 이를 도 2f 내지 도 2h를 참조하여 상세하게 살펴본다.
도 2f에 도시된 바와 같이, 제3오픈부(30) 형성된 전체 구조 상부에 단차피복성이 불량한 산화막(31)을 증착한 다음, 도 2g에 도시된 바와 같이 습식식각 공정을 통해 식각정지막(24) 상부의 노출 영역을 확장시킨 다음, 도 2h에 도시된 바와 같이 건식식각을 통해 산화막(31)을 제거하고 계속해서, 식각정지막(24)을 제거함으로써 기판(20) 표면을 노출시키는 콘택홀(32) 형성 공정이 완료된다.
여기서, 산화막(31)은 전술한 바와 같이 단차피복성이 불량하여 노출된 식각정지막(24) 상부에서의 증착되는 두께가 타폴로지상 상부에 위치하는 절연막(25) 상부에 비해 상대적으로 얇게 증착되도록 하기 위한 것으로 그 대표적인 예로서는 TEOS(Tetra Ethyl Ortho Silicate)막을 들 수가 있다. 이는 콘택홀(32) 형성시 콘택영역을 확장하기 위한 습식식각 및 식각정지막(24) 제거를 위한 건식식각 공정에서의 절연막(25) 상부에서의 어택을 방지하는 것이 목적이다.
산화막(31) 증착 후, 통상적인 습식식각을 실시하여 노출된 식각정지막(24)상부에서의 콘택영역을 확장시킨다.
계속해서, 콘택영역 즉, 노출된 식각정지막(24) 상부에 일부 잔존하는 산화막(31)과 식각정지막(24)을 제거하여 하지 기판(20)과 통전하는 건식식각 공정을 실시한다.
일부 잔존하는 산화막(31)을 제거하는 공정에서, 본 발명의 일실시예에서는 10mTorr ∼ 50mTorr의 압력 하에서, 5SCCM ∼ 20SCCM의 C4F8와 5SCCM ∼ 20SCCM의 CH2F2와 200SCCM ∼ 600SCCM 의 비활성가스 및 1000W ∼ 2000W의 파워를 이용한다.
이어서, 식각정지막(24)을 제거하여 기판(20) 표면을 노출시키는 건식식각 공정을 실시한다. 이 때, 20mTorr ∼ 50mTorr의 압력 하에서, 5SCCM ∼ 20SCCM의 CF4와 5SCCM 내지 20SCCM의 CHF3와 100SCCM 내지 200SCCM 의 비활성가스 및 400W ∼ 600W의 파워를 이용한다.
전술한 바와 같이, 본 발명에서 일예로 제시된 콘택홀(32) 패턴은 후속 공정에서 이를 통해 기판(20)과 도통되는 전도성 물질에 의해 기판의 활성영역과 비트라인 또는 스토리지노드와 연결되는 반도체소자에서 중요한 역할을 담당하게 되며, 콘택오픈결함과 콘택저항의 증가를 방지하여 누설전류 특성을 향상시킬 수 있게 된다.
도 3은 전술한 도 2h의 평면 SEM 사진을 도시하는 바, 본 발명의 공정 적용을 통해 콘택홀(32) 패턴의 변형이 거의 발생하지 않았음을 확인할 수 있다.
여기서, 도면부호 'G'는 게이트전극 패턴을 도시한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, ArF용 포토레지스트의 패턴 변형을 최소화하며 패턴 형성을 가능하도록 하며, 특히 콘택홀 패턴 형성시 콘택오픈결함과 콘택 저항의 증가를 방지할 수 있어, 궁극적으로 반도체 소자의 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (20)

  1. 기판 상에 식각정지막과 절연막을 차례로 형성하는 단계;
    상기 절연막 상에 반사방지막을 형성하는 단계;
    상기 반사방지막 상에 불화아르곤용 포토레지스트와 불화아르곤 노광원을 이용한 사진식각공정을 실시하여 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 식각하여 상기 절연막을 노출시키는 단계;
    CxFy(x,y는 1 내지 10)를 포함하는 가스를 이용하여 상기 노출된 절연막 상부 일부를 선택적으로 식각하는 단계;
    CxFy와 CaHbFc(a,b,c는 1 내지 10)를 포함하는 가스를 이용하여 상기 식각정지막 상부에서 상기 절연막 일부가 남을 때까지 상기 절연막을 선택적으로 식각하는 단계;
    CxFy를 포함하는 가스를 이용하여 상기 남은 절연막을 제거하는 단계; 및
    상기 식각정지막을 선택적으로 제거하여 상기 기판 표면을 노출시켜 소정의 패턴을 형성하는 단계
    를 포함하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  2. 제 1 항에 있어서,
    상기 절연막은 산화막을 포함하고, 상기 식각정지막은 질화막을 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  3. 제 1 항에 있어서,
    상기 식각정지막 상부에서 상기 절연막 일부가 남을 때까지 상기 절연막을 식각하는 단계에서, 상기 절연막 전체의 실질적인 3/4 두께를 식각하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  4. 제 2 항에 있어서,
    상기 절연막 상부 일부를 식각하는 단계에서의 상기 CxFy는 CF4인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  5. 제 4 항에 있어서,
    상기 절연막 상부 일부를 식각하는 단계는,
    10mTorr 내지 50mTorr의 압력 하에서, 50SCCM 내지 150SCCM의 CF4와 1SCCM 내지 5SCCM의 O2및 400W 내지 600W의 파워를 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  6. 제 2 항에 있어서,
    상기 식각정지막 상부에서 상기 절연막 일부가 남을 때까지 상기 절연막을 식각하는 단계에서의 상기 CxFy는 C4F6이며, CaHbFc는 CH2F2인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  7. 제 6 항에 있어서.
    상기 식각정지막 상부에서 상기 절연막 일부가 남을 때까지 상기 절연막을 식각하는 단계는,
    70mTorr 내지 100mTorr의 압력 하에서, 5SCCM 내지 15SCCM의 C4F6와 1SCCM 내지 6SCCM의 O2와 1SCCM 내지 5SCCM의 CH2F2와 200SCCM 내지 600SCCM의 비활성가스 및 700W 내지 1500W의 파워를 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  8. 제 2 항에 있어서,
    상기 남은 절연막을 제거하는 단계에서의 CxFy는 C4F6인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  9. 제 8 항에 있어서,
    상기 남은 절연막을 제거하는 단계는,
    50mTorr 내지 100mTorr의 압력 하에서, 5SCCM 내지 15SCCM의 C4F6와 1SCCM 내지 8SCCM의 O2와 200SCCM 내지 600SCCM의 비활성가스 및 700W 내지 1500W의 파워를 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  10. 제 1 항에 있어서,
    상기 남은 절연막을 제거하는 단계 후,
    상기 포토레지스트 패턴을 제거한 다음, 세정하는 단계를 더 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  11. 제 2 항에 있어서,
    상기 식각정지막을 제거하는 단계는,
    상기 식각정지막이 노출된 전체 구조 상부에 단차피복성이 불량한 산화막을 증착하는 단계;
    습식식각 공정을 통해 상기 식각정지막 상부의 노출 영역를 확장시키는 단계;
    건식식각을 통해 상기 식각정지막 상의 상기 산화막을 제거하는 단계; 및
    상기 식각정지막을 선택적으로 제거하는 단계
    를 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  12. 제 11 항에 있어서,
    상기 산화막은 TEOS(Tetra Ethyl Ortho Silicate)막을 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  13. 제 11 항에 있어서,
    상기 산화막을 제거하는 단계는,
    10mTorr 내지 50mTorr의 압력 하에서, 5SCCM 내지 20SCCM의 C4F8와 5SCCM 내지 20SCCM의 CH2F2와 200SCCM 내지 600SCCM 의 비활성가스 및 1000W 내지 2000W의파워를 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  14. 제 11 항에 있어서,
    상기 식각정지막을 제거하는 단계는,
    20mTorr 내지 50mTorr의 압력 하에서, 5SCCM 내지 20SCCM의 CF4와 5SCCM 내지 20SCCM의 CHF3와 100SCCM 내지 200SCCM의 비활성가스 및 400W 내지 600W의 파워를 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  15. 제 1 항에 있어서,
    상기 반사방지막은 유기계열인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  16. 제 15 항에 있어서,
    상기 반사방지막을 식각하는 단계는,
    25mTorr 내지 75mTorr의 압력 하에서, 60SCCM 내지 120SCCM의 CF4와 10SCCM 내지 30SCCM의 O2와 10SCCM 내지 30SCCM의 CO 및 200W 내지 400W의 파워를 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  17. 제 4 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 각 식각단계에서 챔버내의 캐소드 온도를 15℃ 내지 30℃로 유지하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  18. 제 1 항에 있어서,
    상기 포토레지스트 패턴은 평면적으로 원형, 바형 또는 T형 중 어느 하나의 형상인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  19. 제 1 항에 있어서,
    상기 불화아르곤용 포토레지스트는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드를 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
  20. 제 1 항에 있어서,
    상기 소정의 패턴은 게이트 근처를 통과하는 콘택홀 패턴인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조방법.
KR1020020037254A 2001-12-17 2002-06-29 불화아르곤 노광원을 이용한 반도체소자 제조방법 KR100753097B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020037254A KR100753097B1 (ko) 2002-06-29 2002-06-29 불화아르곤 노광원을 이용한 반도체소자 제조방법
US10/320,718 US6867145B2 (en) 2001-12-17 2002-12-17 Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037254A KR100753097B1 (ko) 2002-06-29 2002-06-29 불화아르곤 노광원을 이용한 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR20040001920A true KR20040001920A (ko) 2004-01-07
KR100753097B1 KR100753097B1 (ko) 2007-08-29

Family

ID=37313652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037254A KR100753097B1 (ko) 2001-12-17 2002-06-29 불화아르곤 노광원을 이용한 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR100753097B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677772B1 (ko) * 2005-06-30 2007-02-02 주식회사 하이닉스반도체 깊은 콘택홀을 갖는 반도체소자의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
KR100512904B1 (ko) * 1999-12-24 2005-09-07 주식회사 하이닉스반도체 반도체소자의 제조방법
US6368979B1 (en) * 2000-06-28 2002-04-09 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677772B1 (ko) * 2005-06-30 2007-02-02 주식회사 하이닉스반도체 깊은 콘택홀을 갖는 반도체소자의 제조 방법

Also Published As

Publication number Publication date
KR100753097B1 (ko) 2007-08-29

Similar Documents

Publication Publication Date Title
US6524964B2 (en) Method for forming contact by using ArF lithography
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
KR100876892B1 (ko) 반도체 소자의 제조방법
US7018930B2 (en) Method for fabricating semiconductor device
JP2006041486A (ja) 非結晶性炭素膜を犠牲ハードマスクとして用いる半導体素子の製造方法
JP2009071306A (ja) 半導体素子の微細パターン形成方法
KR100550640B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
US6867145B2 (en) Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
US7109101B1 (en) Capping layer for reducing amorphous carbon contamination of photoresist in semiconductor device manufacture; and process for making same
KR100551071B1 (ko) 반도체소자 제조방법
KR100753097B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR100489360B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100939109B1 (ko) 반도체소자 제조방법
KR20040057502A (ko) 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100443346B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100816687B1 (ko) 패턴 형성 방법
KR100910865B1 (ko) 반도체소자 제조방법
KR100858874B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR100942980B1 (ko) 불화아르곤 노광원을 이용한 반도체소자의 자기정렬콘택홀형성 방법
KR20030042542A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100533967B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR20040082873A (ko) 불화아르곤 포토리소그라피 공정을 이용한 반도체 장치의콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee