JP2007214171A - エッチング処理方法 - Google Patents

エッチング処理方法 Download PDF

Info

Publication number
JP2007214171A
JP2007214171A JP2006029411A JP2006029411A JP2007214171A JP 2007214171 A JP2007214171 A JP 2007214171A JP 2006029411 A JP2006029411 A JP 2006029411A JP 2006029411 A JP2006029411 A JP 2006029411A JP 2007214171 A JP2007214171 A JP 2007214171A
Authority
JP
Japan
Prior art keywords
etching
sample
processed
processing
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006029411A
Other languages
English (en)
Other versions
JP2007214171A5 (ja
Inventor
Kunihiko Koroyasu
邦彦 頃安
Nobuyuki Negishi
伸幸 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2006029411A priority Critical patent/JP2007214171A/ja
Priority to KR1020060020850A priority patent/KR100794693B1/ko
Priority to US11/369,134 priority patent/US20070181528A1/en
Priority to TW095107583A priority patent/TW200731397A/zh
Publication of JP2007214171A publication Critical patent/JP2007214171A/ja
Publication of JP2007214171A5 publication Critical patent/JP2007214171A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60SSERVICING, CLEANING, REPAIRING, SUPPORTING, LIFTING, OR MANOEUVRING OF VEHICLES, NOT OTHERWISE PROVIDED FOR
    • B60S3/00Vehicle cleaning apparatus not integral with vehicles
    • B60S3/04Vehicle cleaning apparatus not integral with vehicles for exteriors of land vehicles
    • B60S3/045Other hand-held cleaning arrangements, e.g. with sponges, brushes, scrapers or the like
    • B60S3/047Other hand-held cleaning arrangements, e.g. with sponges, brushes, scrapers or the like using liquid or gas distributing means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/02Cleaning by the force of jets or sprays
    • B08B3/026Cleaning by making use of hand-held spray guns; Fluid preparations therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B2230/00Other cleaning aspects applicable to all B08B range
    • B08B2230/01Cleaning with steam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001Maintaining constant desired temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】ArFリソグラフィー世代以降のレジストをマスクとして用いるエッチングプロセスにおいて、過剰な堆積物の生成や付着を抑制する。
【解決手段】真空容器101と、被加工試料107を設置する被加工試料設置手段102と、冷却ガス導入手段111と、高周波電源106と、整合器105と、電力導入手段104と、高周波バイアス電源110とを有するエッチング装置を用いて、真空容器101内に導入されたガスを高周波電力でプラズマ化し、被加工試料107に高周波バイアス電力を印加してプラズマにより被加工試料107の表面処理を行うエッチング処理方法において、被加工試料107を高堆積性のガスを用いて処理する際に、処理開始時の被加工試料107の温度を所望の温度に保つ。
【選択図】図1

Description

本発明は、エッチング工程の中でも層間絶縁膜のエッチングに用いられるエッチング方法に関し、ArFリソグラフィー以降のレジストパターンを用いた、ビア(Via)形成、高アスペクト比コンタクト形成、自己整合コンタクト形成、トレンチ形成、ダマシン形成、ゲートマスク形成等においてエッチングを阻害する堆積物を抑制し、加工形状を改善できる方法に関する。
半導体装置の製造においては、ウエハ上に形成されたトランジスタと金属配線間および金属配線相互の間を電気的に接続するために、トランジスタ構造の上部および配線間に形成された層間絶縁膜に、プラズマを利用したドライエッチング方法でコンタクトホールを形成し、コンタクトホール内に、半導体もしくは金属を充填する。特に、90nmノード以降の高集積・高速Logicデバイス製造では、誘電率が低いLow−k材料である層間絶縁膜にドライエッチング方法にて溝やビアを形成しCuを配線材料として埋め込むダマシン工程と、より微細なパターン形成を行うために193nmの光源を用いたArFリソグラフィー工程が用いられている。ドライエッチング方法は、真空容器内に導入されたエッチングガスを外部から印加された高周波電力によりプラズマ化し、プラズマ中で生成された反応性ラジカルやイオンをウエハ上で高精度に反応させることで、レジストに代表されるマスク材料や、ビアホール、コンタクトホールの下にある配線層や下地基板に対し選択的に被加工膜をエッチングする技術である。
通常、半導体回路の配線パターン形成の際には、被加工膜上に有機膜系反射防止膜(BARC)が形成され、さらにその上にレジスト膜が形成される。BARC層は、リソグラフィの光源であるレーザ光の干渉による異常パターン形成を防止するために用いられる。レジストパターン形成後、BARCエッチングを行ない、その後、被加工膜のエッチング(メインエッチング)が行なわれる。BARCエッチングでは、BARCの材質がレジストと同様にCリッチであるために、CF、CHF等のFリッチなフロロカーボンガスおよびArに代表される希ガスおよび酸素ガスの混合ガスを導入し、0.5Paから50Paの圧力領域でプラズマを形成し、ウエハに入射するイオンエネルギーを0.1kVから5.0kVの範囲で制御してエッチングを行う。
また、ビアやコンタクトホール形成では、プラズマガスとして、CF、CHF、CH、CHF、C、CO、C、C、C等のフロロカーボンガスおよびArに代表される希ガスおよび酸素ガスおよびCOガス等の混合ガスを導入し、0.5Paから50Paの圧力領域でプラズマを形成し、ウエハに入射するイオンエネルギーを0.1kVから5.0kVまで加速する。
これらのエッチングでは、プラズマが着火した後、プラズマが十分に平衡状態となってからウエハにバイアス電力を印加していた。仮にプラズマが十分に平衡状態とならない、若しくは、プラズマ条件によってはプラズマが着火しない条件下でウエハにバイアス電力を印加した場合、ウエハに流れ込む電流が十分確保できない若しくは全く電流が流れないために、バイアス電力供給線路やウエハを設置する電極、若しくはウエハに異常に高い電圧がかかってしまう。それにより、バイアス電力供給線路の絶縁破壊や電極上の溶射膜破壊、若しくはウエハの割れを引き起こす可能性がある。したがって、量産性の観点から通常プラズマ着火を検出する手段(発光強度のモニタ)を設け、着火検出から一定時間(調整放電期間)後にウエハバイアス電力を印加していた。また、ガス条件(ガス種、ガス流量)、ウエハ冷却用の裏面ガス(冷却ガス)圧力は基本的にエッチング開始からエッチング終了まで同一条件にて処理を行っていた。
また、プラズマエッチング方法として、エッチング形状を変化させることを目的として、プラズマ生成と試料へのバイアス印加とを独立に行い、エッチング用のガスと形状制御用ガスとの混合ガスを放電によりプラズマ化し、該プラズマによる試料のエッチング途中で放電を停止せずにバイアス印加のための高周波電力を調節してプラズマによる試料のエッチング時に作用するエネルギーを変化させる方法が提案されている(例えば、特許文献1参照)。この方法は、エッチング形状を途中で変化させるもので、堆積物の抑制については触れるところがない。
特許第2695822号公報
このような、エッチング工程において、過剰な堆積物の生成や付着は、エッチングレートの低下やエッチストップ、残渣の発生等を引き起こす要因となりうる。
KrFレジスト(KrFエキシマレーザ露光レジスト)ではそのエッチング耐性がArFレジスト(ArFエキシマレーザ露光レジスト)に比べ十分に大きく、また、デバイスの集積度もそれほど大きくなかったため、パターン形成において過剰な堆積物が大きな問題とはならなかった。しかしながら、特にデュアルダマシン形成時の層間絶縁膜であるLow−k材料(SiOC膜)に対するビアエッチング、トレンチエッチング等では、過剰堆積物に起因するエッチ残り、あるいは必要処理時間の延長による寸法変化等は、パターン形成の成否に大きく影響する。
そこで、本発明は、ArFリソグラフィー世代以降のレジストをマスクとして用いるエッチングプロセスにおいて、過剰な堆積物の生成や付着を抑制するエッチング方法を提供することを目的とする。
本発明は、以下のいずれかの手段を用いることによりエッチング処理の初期におけるウエハへのカーボン堆積を従来よりも低減し、レジストのエッチング耐性を確保する。
第1の手段においては、複数の処理条件でエッチングを行う際、先の条件での処理が終了後、次の処理条件でのプラズマ生成用放電開始時に、先の条件よりプラズマ生成用放電を中断すること無く、プラズマ生成用放電を継続して処理を移行することにより、プラズマ生成用放電の中断から再び放電を開始する際の調整放電中に生成される堆積物を無くすことにより前記の課題を解決する。
第2の手段においては、処理開始時の被処理試料温度を調整することにより、プラズマ生成用放電による生成物の付着を抑制することによる前記の課題を解決する。
本発明の実施形態の1つ目は、複数の処理条件でのエッチングを実施する際、ある条件が終了してからから次の条件に移行するに当たって、プラズマ生成用放電を中断すること無く、直ちに次の処理条件へ、プラズマ生成用放電を継続したまま移行し、イオンを加速するために必要なバイアス電力を印加することである。
通常、条件を移行するに当たって、プラズマの成長が不十分な時点でバイアスを印加すればウエハに流れ込む電流を十分確保できず、正常時に比べ異常に高い電圧がバイアス電力伝送線路や電極、ウエハにかかってしまうため、各部の絶縁破壊、ウエハ割れを引き起こす恐れがある。このため、プラズマ生成用放電中断後、再着火し、プラズマが安定するまでの調整時間が必要となるが、この間に生成されたイオンやラジカルが堆積することになる。
条件移行時にプラズマ生成用放電を継続することにより、プラズマが充分に成長した状態を維持し、プラズマ調整時間中の堆積物の生成を避けることができる。
本発明の実施形態の2つ目は、エッチング処理開始時に、実際のエッチング条件下でのウエハ裏面に供給する冷却ガス圧力よりも低い冷却ガス圧力のステップを導入することである。これにより、エッチング処理初期のウエハ温度を高温度化できる。通常、ウエハ温度を制御するためには、ウエハを設置する電極内部にフロリナートなどの冷媒を流し、ウエハと電極間に熱伝導の高いヘリウムガス(冷却ガス)を封じ込めて熱接触を向上させる。冷媒温度をある設定値に制御し、バイアス電力をウエハに印加した場合、ウエハ温度は裏面ヘリウムガス(冷却ガス)の圧力により一意に決定され、実際のエッチング条件下での冷却ガス圧力よりも低い冷却ガス圧のステップにより、ウエハの温度を高めることができ、エッチング処理開始時におけるウエハへの堆積物の生成を抑制することができる。
本発明の実施形態の3つ目は、エッチング処理開始前に電極内部に設けたヒータによってウエハを加熱することである。これによりエッチング処理初期のウエハ温度を高温化でき、エッチング処理開始時におけるウエハへの堆積物の生成を抑制することができる。
まず、2以上の処理ステップを有する場合にエッチング処理条件を移行する際、プラズマ生成用放電を中断せず、直ちに次の処理のプラズマ生成用放電条件に移行するとともに次の処理のバイアス電力を印加することにより、過剰な堆積物の付着や生成を避ける第1の実施例について説明する。図1は、第1の実施例を実現するためのエッチング装置の概略図である。ここでは、UHF電磁波をアンテナ102よりエッチング処理室101内に放射し、磁場との相互作用によってプラズマを生成するUHF−ECR方式のプラズマエッチング装置を示す。プラズマ処理装置は、エッチング処理室101と、アンテナ102と、誘電体103と、銅は感104と、マッチングボックス105と高周波電源106と、内部にヒータ114を備えた下部電極108と、磁場コイル112と、ヒータ用電源109と、高周波バイアス電源110と、マッチングボックス115と、冷却ガス供給装置111とを有して構成される。
エッチング処理室101は、図示を省略した温度調節手段によりその内壁面113を20〜100℃の温度範囲で温度調整可能となっている。エッチング処理室101の上部にはアンテナ102が配置され、エッチング処理室101とアンテナ102との間にはUHF電磁波を透過可能な誘電体103が設けられている。アンテナ102には、導波管104およびマッチングボックス105を介して、この場合、UHF電磁波を発生させる高周波電源106が接続されている。エッチング処理室101の外周部にはエッチング処理室101内に磁場を形成するための磁場コイル112が巻装されている。エッチング処理室101内のアンテナ102の下方にはウエハ107を配置するための試料台としての下部電極108が設けられている。下部電極108には、プラズマのイオンにウエハ107への入射エネルギーを与えるための高周波バイアス電源110がマッチングボックス115を介して接続され、さらに、冷却ガス供給装置111からウエハ裏面に冷却ガスが導入される。さらに、下部電極108には、電極上のウエハを加熱するためのヒータ114が内蔵され、ヒータ用電源109から電力が供給される。
上述のように構成したエッチング装置では、高周波電源106から出力されたUHF電磁波は、マッチングボックス105、導波管104および誘電体103を介して、アンテナ102部からエッチング処理室101に供給される。一方、エッチング処理室101周囲の磁場コイル112による磁界がエッチング処理室101に形成され、UHF電磁波の電界と磁場コイル112の磁界との相互作用によって、エッチング処理室101内に導入されたエッチングガスが効率良くプラズマ化され、バイアス電圧が高周波バイアス電源110によりマッチングボックス115を介してウエハ107へ印加され、プラズマ中のイオンがウエハ107に入射されることによって、エッチングが進行する。
図2(a)に処理条件の移行時にプラズマ生成用放電を中断した場合、図2(b)にプラズマ生成用放電を中断しないで処理条件を移行する場合それぞれの、ウエハ温度、プラズマ生成用導入ガス(エッチングガス)圧力、プラズマ生成用放電時のソース電力、およびウエハバイアス電力と、時間の関係を示す。
図2(a)に示すように、従来の方法では、第1の条件終了(ステップ1終了)後にソース電力およびウエハバイアス電力を停止するとともにプラズマ生成用導入ガス圧力を低下させ、その後、第2の条件のソース電力を印加するとともに第2の条件のプラズマ生成用導入ガス圧力を上げてプラズマ生成用放電を開始させ、プラズマが安定した後、第2の条件でウエハバイアス電力を印加する(ステップ2開始)と、移行条件のプラズマが安定状態となるまでに数秒の調整時間を必要とする。この間に生成されたイオンやラジカルは、ウエハ温度が十分上昇していないことおよびウエハにバイアス電力が印加されていないことによりウエハのレジストマスク上に堆積を続け、これがエッチングを阻害する大きな要因となる。
しかしながら、図2(b)に示すように、第1の条件終了(ステップ1終了)後、プラズマ生成用放電を停止せずに、プラズマ生成用導入ガス圧を第2の条件に移行させるとともにソース電力を第2の条件に移行させかつウエハバイアス電力を第2の条件に移行させることによって、ウエハ温度は低下することなく第2の条件に適応するので、第2の条件でのイオンおよびラジカルのウエハ上への堆積を防ぎ、エッチング時の抜け性を維持することができる。さらに、第1の条件による放電から第2の条件への放電の移行後速やかにバイアスが印加されることにより、イオンやラジカルのウエハ上への堆積を防ぎ、エッチング時の抜け性を維持することができる。
すなわち、放電を中断した場合では、バイアスが印加されない時間の間にウエハ温度が低下し、再び飽和温度に至るまでに時間を要すが、放電を継続した場合、その時間が短縮されることにより速やかに飽和温度に達し、生成物の付着を抑制することができる。
また、条件移行時に、マッチングボックスをあらかじめ求められた移行条件での放電の安定する整合位置へ条件移行と同時に調整することにより、放電調整時間を省略しつつ、速やかに放電を安定させることが可能である。
図3を用いて、被加工物に対し複数の処理条件による処理を行う際、処理条件間のプラズマ生成用放電を中断すること無く処理を行う方法において、Low−k材を用いたデュアルダマシン構造におけるViaパターンを形成する第2の実施例を説明する。
図3は、Low−k材を用いたデュアルダマシン構造におけるViaパターン断面の概略図、およびその処理工程を示す図である。
基板上に形成されたSiOC等のLow−k膜301の上にはレジストパターンを露光する際の反射防止膜となる、下層にTEOS膜を設けたBARC層302が有り、その上に所望のパターンに露光されたフォトレジスト膜303が有る。
このような試料を処理し、Viaパターンを形成する際、まず、ある条件にてBARC層302を処理し、次に別の条件を用いてLow−k膜301を処理することでViaパターンを形成する。
この時、従来は、最初のBARC層302を処理すると、一旦プラズマ生成用放電を中断し、Low−k膜層301を処理する条件でプラズマ生成用放電を再着火し、それに続く放電調整時間中に放電を安定させた後に被加工試料にバイアス電力を印加して、処理を開始していた。しかし、この放電調整時間中には、プラズマによって生じた生成物が、バイアス電力が印加されていないためスパッタを受けること無くフォトレジスト膜に付着し堆積していくことになる。
この状態で、Low−k膜301の処理を行うと、フォトレジスト膜303の孔部の側壁にも生成物が付着し、孔の開口部が不規則に変形することにより、Low−k膜層301の形状にも影響を及ぼすこととなる。
例えば、エッチングガスとしてCFを用いたBARC層処理条件(第1の処理条件)から、CHF,C,H等の堆積性の強いガスを用いたLow−k膜層処理条件(第2の処理条件)に移行する際にプラズマ生成用放電を継続することにより、ウエハのフォトレジスト膜上への堆積を抑制し、所望の形状を得ることが可能となる。
図4(a)は、BARC層処理後一旦プラズマ生成用放電を中断した後、Low−k材であるSiOC膜層の処理を行った場合のViaパターンの断面および上方からのSEM写真である。この処理方法では、SiOC膜層に形成された孔(Viaホール)の側壁に細い筋が複数存在し、また開口部の形も歪なものとなっている。
図4(b)は、BARC層処理の後プラズマ生成用放電を継続したままSiOCの処理条件へ移行して処理を行った場合の写真である。形成された孔の側壁は従来の孔の側壁の形状に比して平滑であり、開口部も滑らかな円形となっている。
次に、まず堆積性の弱いガスを用いるステップ1、その後に堆積性の強いガスを用いるステップ2で被加工試料を処理する場合に、処理開始時の冷却ガスの調整によりウエハ温度を制御する第3の実施例について説明する。図5にバイアス電力を印加後の、ウエハの温度と、冷却ガスの導入圧力と、時間の関係を示す。図5(a)は、後のステップ2の処理開始時も冷却ガス導入圧力を一定にした場合、図5(b)は、ステップ2の処理開始時に冷却ガス導入圧力を低下させた場合である。
図5(a)では、ステップ2の処理開始後ウエハ温度が定常状態に至るまでに時間を要するため、温度が飽和するまでの間、過剰な堆積が生じることとなる。これに対して図5(b)では、ウエハ裏面への冷却ガス導入圧力を低下させることにより、ウエハ温度が急峻に上昇し、ステップ2の処理開始後のウエハは堆積が生じない温度に短時間で上昇し、ウエハへの堆積が抑制された状態となる。
また、実施例3を実施例2と併用した場合を図5(c)に示す。ステップ1の処理終了後プラズマ生成用放電を継続したまま直ちにステップ2の処理に移行することによって条件移行時のウエハの温度低下を防ぐことができる。さらに、ステップ2の処理開始時に冷却ガスの圧力を低下させることによって、ウエハ温度は短時間で堆積の生じない温度に短時間で到達し、ステップ2の処理開始時からウエハ温度が定常状態に至るまでの時間を短縮し、堆積を抑制することが可能となる。
図6を用いて、処理開始前にウエハに対して予備加熱を実行することにより、処理開始後ウエハの温度変化を無くして、過剰な堆積を抑制する第4の実施例について説明する。
図6に電極上のウエハの温度と、時間の関係を示す。図6(a)は、ヒータ114による予備加熱を行わず、下部電極上にウエハを設置後直ちに処理を開始した場合である。図6(b)は、電極上にウエハを設置後、処理中の飽和温度に近い温度となるまでヒータ114によって加熱を加えた場合である。
図6(a)では、処理開始直後からウエハ温度が定常状態となるまでに時間を要しており、この間の低温状態時に過剰な堆積を生じることとなる。これに対して図6(b)では予備加熱によって処理開始時からウエハは高温状態であり、堆積を抑制することができる。
図7を用いて、実施例3で述べた冷却ガスによるウエハ温度の調整と、実施例4で述べた予備加熱によるウエハ温度の調整を併用した第5の実施例について説明する。
図7は、予備加熱を用いたがウエハ飽和温度に達する前に処理を開始した場合に、冷却ガスの流量調整を実施した場合と、実施しなかった場合の比較である。図7(a)は、冷却ガスの流量調整を実施しなかった場合であり、図7(b)は、処理開始時から冷却ガス流量調整を実施した場合である。冷却ガスの流量調整を行わなかった場合、予備加熱が充分でないため飽和温度に達するまでに時間を要するが、冷却ガス流量を調整した場合速やかに飽和温度に達し、過剰な堆積物の付着や堆積を抑制するとともに、予備加熱時間の短縮を図ることが可能である。
以上の実施例に擱いて、ウエハ温度を調整する手法として、冷却ガスの供給圧力を調整する方法または冷却ガスの流量を調整する方法のどちらの方法を採用してもよい。
本発明により、簡単な方法で、半導体加工性能を向上させることができる。
本発明のエッチング処理方法が適用されるUHF波プラズマエッチング処理装置の概略構成を説明する断面図。 プラズマ生成用放電継続処理による効果を説明する図(従来の方法)。 プラズマ生成用放電継続処理による効果を説明する図(実施例1の方法)。 Low−k材料を用いたデュアルダマシン構造におけるViaパターン生成過程を説明する概略断面図。 Low−k材料を用いたデュアルダマシン構造におけるViaパターンの処理における放電継続処理による形状改善効果を説明する図(従来の方法)。 Low−k材料を用いたデュアルダマシン構造におけるViaパターンの処理における放電継続処理による形状改善効果を説明する図(実施例2の方法)。 冷却ガス調整によるウエハ温度の変化を説明する図(従来の方法)。 冷却ガス調整によるウエハ温度の変化を説明する図(実施例3の方法)。 冷却ガス調整によるウエハ温度の変化を説明する図(実施例2と実施例3を併用した方法)。 ウエハの予備加熱による効果を説明する図(従来の方法)。 ウエハの予備加熱による効果を説明する図(実施例4の方法)。 ウエハの予備加および冷却ガス調整の併用による効果を説明する図(従来の方法)。 ウエハの予備加および冷却ガス調整の併用による効果を説明する図(実施例5の方法)。
符号の説明
101…エッチング処理室(プラズマ処理室)、102…アンテナ、103…誘電体、104…導波管、105…マッチングボックス、106…UHF電源、107…ウエハ(試料)、108…下部電極(試料台)、109…ヒータ用電源、110…高周波バイアス電源、111…冷却ガス導入装置,112…磁場コイル、113…内壁、114…ヒータ、115…マッチングボックス、301…Low−k膜、302…BARC層、303…フォトレジスト層。

Claims (8)

  1. 真空排気手段により真空排気される真空容器と、前記真空容器にエッチングガスを導入するためのエッチングガス導入手段と、前記真空容器内に設けられ被加工試料を設置する被加工試料設置手段と、被加工試料の背面へ冷却ガスを供給する冷却ガス導入手段と、前記真空容器内に供給する高周波電磁波の高周波電源と、整合器と、前記真空容器内に高周波電力を導入する電力導入手段と、被加工試料に高周波バイアス電圧を印加する高周波バイアス電源とを有するエッチング装置を用いて、前記エッチングガス導入手段により前記真空容器内に導入されたガスを前記電力導入手段により導入される高周波電力でプラズマ化し、被加工試料に高周波バイアス電力を印加することで前記プラズマにより前記被加工試料の表面処理を行うエッチング処理方法において、
    前記被加工試料を高堆積性のガスを用いて処理する際に、処理開始時の被加工試料の温度を所望の温度に保つ
    ことを特徴とするエッチング処理方法。
  2. 請求項1記載のエッチング処理方法において、
    ステップ間での放電を継続してエッチング処理を実行する
    ことを特徴とするエッチング処理方法。
  3. 請求項1記載のエッチング処理方法において、
    複数の処理条件で順次被加工試料をエッチング処理する際に、プラズマ生成用放電を継続するとともに試料への高周波バイアス電力の印加を継続してそれぞれ次の処理条件に移行する
    ことを特徴とするエッチング処理方法。
  4. 請求項1記載のエッチング処理方法において、
    複数の処理条件で順次被加工試料をエッチング処理する際に、プラズマ生成用放電を継続するとともに試料への高周波バイアス電力の印加を継続してそれぞれ次の処理条件に移行する処理条件移行時に、高周波電源の整合器が、あらかじめ求められた高周波電力の投入電力と反射電力が所定の比となる整合位置に移行する
    ことを特徴とするエッチング処理方法。
  5. 請求項1記載のエッチング処理方法において、
    試料温度を制御することにより堆積物の発生および付着を抑制する
    ことを特徴とするエッチング処理方法。
  6. 請求項1記載のエッチング処理方法において、
    複数の処理条件で順次被加工試料をエッチング処理する際に、処理ステップ間のプラズマ生成用放電を継続して、複数処理ステップのうち、後のステップ初期のウェハ温度を、前のステップでの処理中の温度より低下させないようにする
    ことを特徴とするエッチング処理方法。
  7. 請求項1記載のエッチング処理方法において、
    所望の被処理試料温度となるように、被加工試料と被加工試料を設置する電極の間に封入する冷却ガスの圧力または流量およびその時間を制御する
    ことを特徴とするエッチング処理方法。
  8. 請求項1記載のエッチング処理方法において、
    前記被加工試料を真空容器内に搬入した後に所定の処理を行う前に、前記被加工試料の予備加熱を行う
    ことを特徴とするエッチング処理方法。
JP2006029411A 2006-02-07 2006-02-07 エッチング処理方法 Pending JP2007214171A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006029411A JP2007214171A (ja) 2006-02-07 2006-02-07 エッチング処理方法
KR1020060020850A KR100794693B1 (ko) 2006-02-07 2006-03-06 에칭 처리방법
US11/369,134 US20070181528A1 (en) 2006-02-07 2006-03-07 Method of etching treatment
TW095107583A TW200731397A (en) 2006-02-07 2006-03-07 Etching processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006029411A JP2007214171A (ja) 2006-02-07 2006-02-07 エッチング処理方法

Publications (2)

Publication Number Publication Date
JP2007214171A true JP2007214171A (ja) 2007-08-23
JP2007214171A5 JP2007214171A5 (ja) 2009-02-12

Family

ID=38332938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006029411A Pending JP2007214171A (ja) 2006-02-07 2006-02-07 エッチング処理方法

Country Status (4)

Country Link
US (1) US20070181528A1 (ja)
JP (1) JP2007214171A (ja)
KR (1) KR100794693B1 (ja)
TW (1) TW200731397A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041655A (ja) * 2013-08-21 2015-03-02 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP2021082701A (ja) * 2019-11-19 2021-05-27 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8591755B2 (en) * 2010-09-15 2013-11-26 Lam Research Corporation Methods for controlling plasma constituent flux and deposition during semiconductor fabrication and apparatus for implementing the same
CN104882375B (zh) * 2014-02-28 2018-05-25 无锡华润上华科技有限公司 一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法
JP6868421B2 (ja) * 2017-03-08 2021-05-12 株式会社Soken 点火装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136095A (ja) * 1991-11-14 1993-06-01 Nec Corp ドライエツチング装置
JPH08274073A (ja) * 1995-03-31 1996-10-18 Sony Corp アルミニウム系金属膜のエッチング方法
JPH09191005A (ja) * 1996-12-26 1997-07-22 Hitachi Ltd 試料温度制御方法及び真空処理装置
JPH10144655A (ja) * 1996-11-06 1998-05-29 Sony Corp ドライエッチング処理方法及びドライエッチング装置
JP2001517367A (ja) * 1997-03-19 2001-10-02 ラム・リサーチ・コーポレーション 導電層をエッチングする方法
JP3319083B2 (ja) * 1993-10-15 2002-08-26 ソニー株式会社 プラズマ処理方法
JP2003051443A (ja) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP3496760B2 (ja) * 2001-03-08 2004-02-16 松下電器産業株式会社 半導体装置の製造方法
JP2006041470A (ja) * 2004-06-23 2006-02-09 Hitachi High-Technologies Corp ドライエッチング方法およびその装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915202A (en) * 1997-05-15 1999-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Blanket etching process for formation of tungsten plugs
US5962345A (en) * 1998-07-13 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce contact resistance by means of in-situ ICP
JP3527901B2 (ja) * 2001-07-24 2004-05-17 株式会社日立製作所 プラズマエッチング方法
US6787475B2 (en) * 2001-09-06 2004-09-07 Zhuxu Wang Flash step preparatory to dielectric etch
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136095A (ja) * 1991-11-14 1993-06-01 Nec Corp ドライエツチング装置
JP3319083B2 (ja) * 1993-10-15 2002-08-26 ソニー株式会社 プラズマ処理方法
JPH08274073A (ja) * 1995-03-31 1996-10-18 Sony Corp アルミニウム系金属膜のエッチング方法
JPH10144655A (ja) * 1996-11-06 1998-05-29 Sony Corp ドライエッチング処理方法及びドライエッチング装置
JPH09191005A (ja) * 1996-12-26 1997-07-22 Hitachi Ltd 試料温度制御方法及び真空処理装置
JP2001517367A (ja) * 1997-03-19 2001-10-02 ラム・リサーチ・コーポレーション 導電層をエッチングする方法
JP3496760B2 (ja) * 2001-03-08 2004-02-16 松下電器産業株式会社 半導体装置の製造方法
JP2003051443A (ja) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2006041470A (ja) * 2004-06-23 2006-02-09 Hitachi High-Technologies Corp ドライエッチング方法およびその装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041655A (ja) * 2013-08-21 2015-03-02 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP2021082701A (ja) * 2019-11-19 2021-05-27 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP7336365B2 (ja) 2019-11-19 2023-08-31 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置

Also Published As

Publication number Publication date
KR20070080533A (ko) 2007-08-10
US20070181528A1 (en) 2007-08-09
KR100794693B1 (ko) 2008-01-14
TW200731397A (en) 2007-08-16
TWI295486B (ja) 2008-04-01

Similar Documents

Publication Publication Date Title
JP4723871B2 (ja) ドライエッチング装置
KR100377582B1 (ko) 플라즈마 처리 방법
JP4632371B2 (ja) 選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法
US8809199B2 (en) Method of etching features in silicon nitride films
JP3283477B2 (ja) ドライエッチング方法および半導体装置の製造方法
US20090191711A1 (en) Hardmask open process with enhanced cd space shrink and reduction
WO2007019456A2 (en) Semiconductor substrate process using an optically writable carbon-containing mask
WO2007019455A2 (en) Copper barrier reflow process employing high speed optical annealing
JP6277004B2 (ja) ドライエッチング方法
JP2988455B2 (ja) プラズマエッチング方法
JP2008198659A (ja) プラズマエッチング方法
JP2007214171A (ja) エッチング処理方法
US20040058541A1 (en) Sample surface processing method
US20100043821A1 (en) method of photoresist removal in the presence of a low-k dielectric layer
JPH11340213A (ja) 試料の表面加工方法
JP2006049885A (ja) Coガスによって形成された選択的ポリマーマスクを使用する乾式エッチング方法
JP5411105B2 (ja) ドライエッチング装置
JPH11191556A (ja) 半導体装置の製造方法および銅または銅合金パターンの形成方法
JPH1167766A (ja) 半導体装置の製造方法
JP4141021B2 (ja) プラズマ成膜方法
KR100439844B1 (ko) 반도체 소자의 금속배선 형성 후의 감광막 제거방법
US20080203056A1 (en) Methods for etching high aspect ratio features
US20080237183A1 (en) Method of etching an organic low-k dielectric material
JP2985841B2 (ja) 半導体装置の製造方法
JP2000012513A (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120110