JP2985841B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2985841B2 JP2985841B2 JP9225969A JP22596997A JP2985841B2 JP 2985841 B2 JP2985841 B2 JP 2985841B2 JP 9225969 A JP9225969 A JP 9225969A JP 22596997 A JP22596997 A JP 22596997A JP 2985841 B2 JP2985841 B2 JP 2985841B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- silicon nitride
- film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板上に形成されたシリコン酸化
膜をシリコン窒化膜に対し選択的にエッチングするエッ
チング工程を含む半導体装置の製造方法に関する。
法に関し、特に半導体基板上に形成されたシリコン酸化
膜をシリコン窒化膜に対し選択的にエッチングするエッ
チング工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化に伴い加工寸
法の微細化が進む中、ホール径０．３μｍ以下の微細な
コンタクトホールの形成が要求されている。例えば、Ｄ
ＲＡＭデバイスにおけるコンタクトホールにおいては、
ゲート電極間にコンタクトホールを形成する必要があ
り、一般にはこのコンタクトホールは、絶縁膜であるシ
リコン酸化膜をプラズマを用いたエッチング方法により
開設している。従来のデバイスでは、コンタクトホール
径に比べてゲート電極間隔は十分に大きいため、シリコ
ン酸化膜をエッチングしてコンタクトホールを形成する
ことは比較的に容易である。しかしながら、次世代デバ
イスにおいては、求められる集積化に対応するために、
ゲート電極間隔はより狭くなり、そのため加工するコン
タクトホール径はゲート電極間隔よりやや小さい程度の
寸法となる。この場合、コンタクトホール加工時に、ホ
ール径が僅かに大きくなるといったような微妙なエッチ
ング加工精度の狂いが生じると、被エッチング対象物で
あるシリコン酸化膜をエッチングするとともに、コンタ
クトホール両隣に存在するゲート電極を露呈させてしま
うことがある。このようなゲート電極の露呈は、回路の
短絡の原因となり製品不良を引き起こす。
法の微細化が進む中、ホール径０．３μｍ以下の微細な
コンタクトホールの形成が要求されている。例えば、Ｄ
ＲＡＭデバイスにおけるコンタクトホールにおいては、
ゲート電極間にコンタクトホールを形成する必要があ
り、一般にはこのコンタクトホールは、絶縁膜であるシ
リコン酸化膜をプラズマを用いたエッチング方法により
開設している。従来のデバイスでは、コンタクトホール
径に比べてゲート電極間隔は十分に大きいため、シリコ
ン酸化膜をエッチングしてコンタクトホールを形成する
ことは比較的に容易である。しかしながら、次世代デバ
イスにおいては、求められる集積化に対応するために、
ゲート電極間隔はより狭くなり、そのため加工するコン
タクトホール径はゲート電極間隔よりやや小さい程度の
寸法となる。この場合、コンタクトホール加工時に、ホ
ール径が僅かに大きくなるといったような微妙なエッチ
ング加工精度の狂いが生じると、被エッチング対象物で
あるシリコン酸化膜をエッチングするとともに、コンタ
クトホール両隣に存在するゲート電極を露呈させてしま
うことがある。このようなゲート電極の露呈は、回路の
短絡の原因となり製品不良を引き起こす。
【０００３】また、前記したようなコンタクトホールの
エッチングにおいては、エッチングマスクとしてリソグ
ラフィ法を用いて形成したレジストマスタを用いるが、
レジストマスク形成時には下地基板との重ね合わせ（目
合わせ）が必要となる。しかし、現状のリソグラフィ技
術においては僅かな目合わせのズレが生じることは避け
るられないため、ゲート電極間隔とコンタクトホール径
が同等のレベルにある高集積デバイスにおいては、僅か
な重ね合わせずれであっても、加工したホールの一部が
ゲート電極上にがかかってしまう状態となり、前記した
ようなゲート電極の露呈が生じ、短格を引き起こすこと
になる。この短絡不良を避けるために、ゲート電極の周
りにシリコン窒化膜を形成し、シリコン酸化膜のエッチ
ング時にエッチングストッパとして窒化膜を利用し、ゲ
ート電極の露呈を防止する事により自己整合的にコンタ
クトホールの加工を行うコンタクトエッチング方法（セ
ルフアラインコンタクト：ＳＡＣ）が提案されている。
エッチングにおいては、エッチングマスクとしてリソグ
ラフィ法を用いて形成したレジストマスタを用いるが、
レジストマスク形成時には下地基板との重ね合わせ（目
合わせ）が必要となる。しかし、現状のリソグラフィ技
術においては僅かな目合わせのズレが生じることは避け
るられないため、ゲート電極間隔とコンタクトホール径
が同等のレベルにある高集積デバイスにおいては、僅か
な重ね合わせずれであっても、加工したホールの一部が
ゲート電極上にがかかってしまう状態となり、前記した
ようなゲート電極の露呈が生じ、短格を引き起こすこと
になる。この短絡不良を避けるために、ゲート電極の周
りにシリコン窒化膜を形成し、シリコン酸化膜のエッチ
ング時にエッチングストッパとして窒化膜を利用し、ゲ
ート電極の露呈を防止する事により自己整合的にコンタ
クトホールの加工を行うコンタクトエッチング方法（セ
ルフアラインコンタクト：ＳＡＣ）が提案されている。
【０００４】このような、ＳＡＣ法を用いる際に、シリ
コン窒化膜をエッチングストッパとして用いるために
は、シリコン酸化膜／シリコン窒化膜選択比の高いエッ
チングプロセスが必要となる。シリコン酸化膜／シリコ
ン窒化膜選択比の高いプロセスとしては、例えば特開平
６−２４４１５２号公報に記された技術がある。この技
術では、エッチングガスとして炭素に対するフッ素の比
が３以下のエッチングガス、例えばＣ4 Ｆ8 ，Ｃ3 Ｆ8
等を用い、電子サイクロトロン共鳴（ＥＣＲ）を利用し
たプラズマ源を用い、シリコン酸化膜／シリコン窒化膜
の高選択比エッチングを行っている。
コン窒化膜をエッチングストッパとして用いるために
は、シリコン酸化膜／シリコン窒化膜選択比の高いエッ
チングプロセスが必要となる。シリコン酸化膜／シリコ
ン窒化膜選択比の高いプロセスとしては、例えば特開平
６−２４４１５２号公報に記された技術がある。この技
術では、エッチングガスとして炭素に対するフッ素の比
が３以下のエッチングガス、例えばＣ4 Ｆ8 ，Ｃ3 Ｆ8
等を用い、電子サイクロトロン共鳴（ＥＣＲ）を利用し
たプラズマ源を用い、シリコン酸化膜／シリコン窒化膜
の高選択比エッチングを行っている。
【０００５】図６（ａ）は前記公報に記載の技術を用い
てコンタクトホールを開設する工程を概念的に示す図で
あり、同図のように、シリコン基板６１上に、上面及び
側面にシリコン窒化膜６２が形成されたゲート電極６３
が形成され、更に層間絶縁膜としてシリコン酸化膜６４
が形成される。シリコン酸化膜上に、エッチングマスク
としてフォトレジストマスク６５がリソグラフィ法を用
いて形成される。そして、前記フォトレジストマスク６
５をマスクにし、シリコン酸化膜のエッチングを行いコ
ンタクトホールの形成を行う。このコンタクトホールの
形成に際し、前記したシリコン酸化膜／シリコン窒化膜
の高選択比エッチングを行っている。
てコンタクトホールを開設する工程を概念的に示す図で
あり、同図のように、シリコン基板６１上に、上面及び
側面にシリコン窒化膜６２が形成されたゲート電極６３
が形成され、更に層間絶縁膜としてシリコン酸化膜６４
が形成される。シリコン酸化膜上に、エッチングマスク
としてフォトレジストマスク６５がリソグラフィ法を用
いて形成される。そして、前記フォトレジストマスク６
５をマスクにし、シリコン酸化膜のエッチングを行いコ
ンタクトホールの形成を行う。このコンタクトホールの
形成に際し、前記したシリコン酸化膜／シリコン窒化膜
の高選択比エッチングを行っている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記公
報に記載されている技術について本発明者が種々の実験
を行ったところ、微細ホールの形成、特に０．３μｍ以
下のホール径のコンタクトホールエッチングにおいて、
十分な加工精度とシリコン酸化膜／シリコン窒化膜の高
遠択比の両立が困難であり、高い加工精度を得ることが
できないという問題が発生した。その加工精度に関して
具体的には、コンタクトホールのエッチング時に微細ホ
ール途中においてエッチングが停止してしまうという現
象、いわゆるエッチストップ現象が生じた。すなわち、
図６（ｂ）に示すように、シリコン酸化膜の途中でエッ
チングがストップしてしまうという現象が生じ、コンタ
クト導通不良の原因となる。このように、特に微細なホ
ールのエッチング加工において所期の加工精度が得られ
ずコンタクト導通不良が発生するという問題が生じてい
る。
報に記載されている技術について本発明者が種々の実験
を行ったところ、微細ホールの形成、特に０．３μｍ以
下のホール径のコンタクトホールエッチングにおいて、
十分な加工精度とシリコン酸化膜／シリコン窒化膜の高
遠択比の両立が困難であり、高い加工精度を得ることが
できないという問題が発生した。その加工精度に関して
具体的には、コンタクトホールのエッチング時に微細ホ
ール途中においてエッチングが停止してしまうという現
象、いわゆるエッチストップ現象が生じた。すなわち、
図６（ｂ）に示すように、シリコン酸化膜の途中でエッ
チングがストップしてしまうという現象が生じ、コンタ
クト導通不良の原因となる。このように、特に微細なホ
ールのエッチング加工において所期の加工精度が得られ
ずコンタクト導通不良が発生するという問題が生じてい
る。
【０００７】本発明の目的は、ホール径０．３μｍ以下
の微細ホールエッチング加工において、加工精度を向上
させると共に、シリコン酸化膜をシリコン窒化膜に対し
高選択的にエッチングすることを可能にしたエッチング
方法を含む半導体装置の製造方法を提供することにあ
る。
の微細ホールエッチング加工において、加工精度を向上
させると共に、シリコン酸化膜をシリコン窒化膜に対し
高選択的にエッチングすることを可能にしたエッチング
方法を含む半導体装置の製造方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明に係わる緻細ホー
ルのエッチング方法は、エッチングガスとしてＣ4 Ｆ8
／ＣＯ／Ｏ2 ／Ａｒ混合ガスを用い、Ｃ4 Ｆ8 ガス混合
量をトータルガス流量の３〜７％、Ａｒガス混合量をト
ータルガス流量の７５〜９０％としプラズマエッチング
を行う。また、上記混合ガスにさらにＣＨ2 Ｆ2 ガスを
混合し、そのガス流量をトータルガス流量の０〜５％と
しエッチングを行う。
ルのエッチング方法は、エッチングガスとしてＣ4 Ｆ8
／ＣＯ／Ｏ2 ／Ａｒ混合ガスを用い、Ｃ4 Ｆ8 ガス混合
量をトータルガス流量の３〜７％、Ａｒガス混合量をト
ータルガス流量の７５〜９０％としプラズマエッチング
を行う。また、上記混合ガスにさらにＣＨ2 Ｆ2 ガスを
混合し、そのガス流量をトータルガス流量の０〜５％と
しエッチングを行う。
【０００９】本発明によれば、ホール径０．３μｍ以下
の微細コンタクトホールのエッチング加工において、エ
ッチングが途中でストップする現象を抑制しエッチング
加工精度を向上させ、かつシリコン酸化膜をシリコン窒
化膜に対し遺択的にエッチング加工することが可能とな
る。
の微細コンタクトホールのエッチング加工において、エ
ッチングが途中でストップする現象を抑制しエッチング
加工精度を向上させ、かつシリコン酸化膜をシリコン窒
化膜に対し遺択的にエッチング加工することが可能とな
る。
【００１０】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。本発明の第１の実施形態の製造工程
を図１に示す。先ず、図１（ａ）のように、シリコン基
板１１上に７ｎｍの膜厚のゲート酸化膜１２を形成し、
さらに２００ｎｍの膜厚のポリシリコン膜１３を形成
し、さらにこのポリシリコン膜１３上にエッチングマス
クとなるシリコン窒化膜１４を所要のパターンに形成す
る。次いで、図１（ｂ）のように、前記シリコン窒化膜
１４をマスクとして、前記ポリシリコン膜１３のエッチ
ングを行い、ゲート電極１５を形成する。この時のゲー
ト電極１５のピッチ寸法は０．４μｍとする。引き続
き、図１（ｃ）のように、シリコン窒化膜１４をウェハ
全面に成長させた後、このシリコン窒化膜１４を異方性
エッチング法によりエツチバックを行うことにより、ゲ
ート電極１５の側面にシリコン窒化膜サイドウォール１
６を形成する。
参照して説明する。本発明の第１の実施形態の製造工程
を図１に示す。先ず、図１（ａ）のように、シリコン基
板１１上に７ｎｍの膜厚のゲート酸化膜１２を形成し、
さらに２００ｎｍの膜厚のポリシリコン膜１３を形成
し、さらにこのポリシリコン膜１３上にエッチングマス
クとなるシリコン窒化膜１４を所要のパターンに形成す
る。次いで、図１（ｂ）のように、前記シリコン窒化膜
１４をマスクとして、前記ポリシリコン膜１３のエッチ
ングを行い、ゲート電極１５を形成する。この時のゲー
ト電極１５のピッチ寸法は０．４μｍとする。引き続
き、図１（ｃ）のように、シリコン窒化膜１４をウェハ
全面に成長させた後、このシリコン窒化膜１４を異方性
エッチング法によりエツチバックを行うことにより、ゲ
ート電極１５の側面にシリコン窒化膜サイドウォール１
６を形成する。
【００１１】次に、図１（ｄ）のように、層間絶縁膜と
して７００ｎｍの膜厚のシリコン酸化膜１７を形成し、
その後コンタクトホール形成用のエッチングマスクとし
て、リソグラフィ法を用いてレジストマスク１８を所要
のパターンに形成する。この時の前記レジストマスクの
ホール径は０．２５μｍとする。このようにして作製し
たウェハを、図２に示すエッチング装置を用いプラズマ
エッチングを行う。このエッチング装置は、表面波を用
いプラズマを生成する表面波プラズマエッチング装置で
ある。
して７００ｎｍの膜厚のシリコン酸化膜１７を形成し、
その後コンタクトホール形成用のエッチングマスクとし
て、リソグラフィ法を用いてレジストマスク１８を所要
のパターンに形成する。この時の前記レジストマスクの
ホール径は０．２５μｍとする。このようにして作製し
たウェハを、図２に示すエッチング装置を用いプラズマ
エッチングを行う。このエッチング装置は、表面波を用
いプラズマを生成する表面波プラズマエッチング装置で
ある。
【００１２】図２において、アルミニウムより成るエッ
チング容器２１で画成されるエッチング室２５内のウェ
ハステージ２７上に図１（ｄ）に示したウェハ２６を載
置し、かつエッチング室２５の排気を十分に行う。続い
て、ガス導入口２８よりエッチングガスとしてＣ4 Ｆ8
／ＣＯ／Ａｒ／Ｏ2 混合ガスを導入し、圧力を２０ｍＴ
ｏｒｒに調整する。この時のガス流量は、Ｃ4 Ｆ4 ／Ｃ
Ｏ／Ａｒ／Ｏ2 ＝１５／４５／５／３００ｓｃｃｍであ
る。そして、導波管２２より２．４５ＧＨｚ，１５００
Ｗのマイクロ波を誘電体であるテフロン板２３に供給す
る。テフロン板２３には定在波が形成され、このテフロ
ン板２３の下部に表面波が形成され、形成された表面波
は石英板２４を介してエッチング室２５に伝搬され、エ
ッチング室２５にプラズマを発生させる。更に、前記ウ
ェハステージ２７に高周波電源２９より４００ｋＨｚ，
６００Ｗの電力を供給し、プラズマ中で形成されたイオ
ンがウェハに入射するエネルギを調整する。
チング容器２１で画成されるエッチング室２５内のウェ
ハステージ２７上に図１（ｄ）に示したウェハ２６を載
置し、かつエッチング室２５の排気を十分に行う。続い
て、ガス導入口２８よりエッチングガスとしてＣ4 Ｆ8
／ＣＯ／Ａｒ／Ｏ2 混合ガスを導入し、圧力を２０ｍＴ
ｏｒｒに調整する。この時のガス流量は、Ｃ4 Ｆ4 ／Ｃ
Ｏ／Ａｒ／Ｏ2 ＝１５／４５／５／３００ｓｃｃｍであ
る。そして、導波管２２より２．４５ＧＨｚ，１５００
Ｗのマイクロ波を誘電体であるテフロン板２３に供給す
る。テフロン板２３には定在波が形成され、このテフロ
ン板２３の下部に表面波が形成され、形成された表面波
は石英板２４を介してエッチング室２５に伝搬され、エ
ッチング室２５にプラズマを発生させる。更に、前記ウ
ェハステージ２７に高周波電源２９より４００ｋＨｚ，
６００Ｗの電力を供給し、プラズマ中で形成されたイオ
ンがウェハに入射するエネルギを調整する。
【００１３】このような条件下のもとでウェハ２６のエ
ッチング処理を行なうことにより、前記ウェハ２６は、
図１（ｅ）に示すように、シリコン酸化膜１７をシリコ
ン窒化膜１４及びシリコン窒化膜サイドウォール１６に
対し高選択比でエッチングすることが可能となり、０．
２μｍのコンタクトホール１９がエッチストップが生じ
ることなく加工精度良く形成することが可能となる。
ッチング処理を行なうことにより、前記ウェハ２６は、
図１（ｅ）に示すように、シリコン酸化膜１７をシリコ
ン窒化膜１４及びシリコン窒化膜サイドウォール１６に
対し高選択比でエッチングすることが可能となり、０．
２μｍのコンタクトホール１９がエッチストップが生じ
ることなく加工精度良く形成することが可能となる。
【００１４】前記混合ガスにおいて、シリコン酸化膜／
シリコン窒化膜選択比、及びシリコン酸化膜／レジスト
選択比のＡｒガス混合量依存性を図３に示す。Ａｒガス
混合量の増加に伴い、シリコン酸化摸／シリコン窒化膜
選択比、及び、シリコン酸化膜／レジスト選択比が増加
している。Ａｒガス流量を増加させることが選択比向上
のために効果的であるが、過度のＡｒガス混合は、エッ
チング形状が樽型（ボーイング）になるという問題を生
じる。一方、Ａｒガス流量の低い領域においては、シリ
コン酸化膜／シリコン窒化膜選択比、シリコン酸化膜／
レジスト選択比が低く、かつエッチストップが生じやす
い。この結果より、Ａｒガス混合量を７５〜９０％とす
ることが高い加工精度と高選択比を得るために有効であ
ることが確認された。
シリコン窒化膜選択比、及びシリコン酸化膜／レジスト
選択比のＡｒガス混合量依存性を図３に示す。Ａｒガス
混合量の増加に伴い、シリコン酸化摸／シリコン窒化膜
選択比、及び、シリコン酸化膜／レジスト選択比が増加
している。Ａｒガス流量を増加させることが選択比向上
のために効果的であるが、過度のＡｒガス混合は、エッ
チング形状が樽型（ボーイング）になるという問題を生
じる。一方、Ａｒガス流量の低い領域においては、シリ
コン酸化膜／シリコン窒化膜選択比、シリコン酸化膜／
レジスト選択比が低く、かつエッチストップが生じやす
い。この結果より、Ａｒガス混合量を７５〜９０％とす
ることが高い加工精度と高選択比を得るために有効であ
ることが確認された。
【００１５】次に、シリコン酸化膜／シリコン窒化膜選
択比、及びシリコン酸化膜／レジスト選択比のＣ4 Ｆ8
ガス混合量依存性を図４に示す。低Ｃ4 Ｆ8 混合量にお
いては、シリコン酸化膜／シリコン窒化膜、及びシリコ
ン酸化膜／レジスト選択比が低い。Ｃ4 Ｆ8 を高流量に
することで選択比の向上が見られた。しかし一方で、過
度にＣ4 Ｆ8 ガスを混合した場合にはエッチングストッ
プが生じた。本実験では、Ｃ4 Ｆ8 混合量を３〜７％に
することで高い加工精度と高選択比が得られている。
択比、及びシリコン酸化膜／レジスト選択比のＣ4 Ｆ8
ガス混合量依存性を図４に示す。低Ｃ4 Ｆ8 混合量にお
いては、シリコン酸化膜／シリコン窒化膜、及びシリコ
ン酸化膜／レジスト選択比が低い。Ｃ4 Ｆ8 を高流量に
することで選択比の向上が見られた。しかし一方で、過
度にＣ4 Ｆ8 ガスを混合した場合にはエッチングストッ
プが生じた。本実験では、Ｃ4 Ｆ8 混合量を３〜７％に
することで高い加工精度と高選択比が得られている。
【００１６】本発明の第２の実施形態を説明する。前記
第１の実施形態においては、Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ
2 混合ガスを用いたが、第２の実施形態では、前記Ｃ4
Ｆ8／ＣＯ／Ｏ2 ／Ａｒ混合ガスにＣＨ2 Ｆ2 ガスを添
加するエッチング方法を用いる。第１の実施形態に用い
たものと同様のウェハ、及びエッチング装置を用い、エ
ッチングガスとしてＣ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ／ＣＨ
2 Ｆ2 混合ガスを用いエッチングを行う。そのガス流量
はＣ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ／ＣＨ2 Ｆ2 ＝２０／３
０／１０／３００／５ｓｃｃｍである。
第１の実施形態においては、Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ
2 混合ガスを用いたが、第２の実施形態では、前記Ｃ4
Ｆ8／ＣＯ／Ｏ2 ／Ａｒ混合ガスにＣＨ2 Ｆ2 ガスを添
加するエッチング方法を用いる。第１の実施形態に用い
たものと同様のウェハ、及びエッチング装置を用い、エ
ッチングガスとしてＣ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ／ＣＨ
2 Ｆ2 混合ガスを用いエッチングを行う。そのガス流量
はＣ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ／ＣＨ2 Ｆ2 ＝２０／３
０／１０／３００／５ｓｃｃｍである。
【００１７】図５にシリコン酸化膜／シリコン窒化膜選
択比、及びシリコン酸化膜／レジスト選択比のＣＨ2 Ｆ
2 ガス添加量依存性のグラフを示す。ＣＨ2 Ｆ2 添加量
の増加と共に、両選択比が共に向上される。ＣＨ2 Ｆ2
ガスを添加した系を用いることにより、更にシリコン酸
化膜／シリコン窒化膜の選択比向上、及びシリコン酸化
険／レジストの選択比向上が達成される。ＣＨ2 Ｆ2 添
加量を最適化した結果、エッチストップを抑制しつつ高
選択比を得るためにＣＨ2 Ｆ2 添加量は５％以下とする
ことが効果的であることが確認された。
択比、及びシリコン酸化膜／レジスト選択比のＣＨ2 Ｆ
2 ガス添加量依存性のグラフを示す。ＣＨ2 Ｆ2 添加量
の増加と共に、両選択比が共に向上される。ＣＨ2 Ｆ2
ガスを添加した系を用いることにより、更にシリコン酸
化膜／シリコン窒化膜の選択比向上、及びシリコン酸化
険／レジストの選択比向上が達成される。ＣＨ2 Ｆ2 添
加量を最適化した結果、エッチストップを抑制しつつ高
選択比を得るためにＣＨ2 Ｆ2 添加量は５％以下とする
ことが効果的であることが確認された。
【００１８】
【発明の効果】以上説明したように本発明は、半導体装
置のシリコン酸化膜をシリコン窒化膜に対して高選択比
でエッチングする際のエッチングガスとしてＣ4 Ｆ8 ／
ＣＯ／Ｏ2 ／Ａｒ混合ガスを用い、Ｃ4 Ｆ8 ガス混合量
をトータルガス流量の３〜７％、Ａｒガス混合量をトー
タルガス流量の７５〜９０％としエッチングを行うこと
により、高いシリコン酸化膜／シリコン窒化膜選択比を
実現すると共に、微細コンタクトホールにおけるエッチ
ストップを抑制して加工精度を改善することが可能とな
る。また、前記混合ガスにさらにＣＨ2 Ｆ2 ガスを混合
し、そのガス流量をトータルガス流量の０〜５％としエ
ッチングを行うことにより、前記した高選択比と加工精
度をさらに向上することが可能となる。
置のシリコン酸化膜をシリコン窒化膜に対して高選択比
でエッチングする際のエッチングガスとしてＣ4 Ｆ8 ／
ＣＯ／Ｏ2 ／Ａｒ混合ガスを用い、Ｃ4 Ｆ8 ガス混合量
をトータルガス流量の３〜７％、Ａｒガス混合量をトー
タルガス流量の７５〜９０％としエッチングを行うこと
により、高いシリコン酸化膜／シリコン窒化膜選択比を
実現すると共に、微細コンタクトホールにおけるエッチ
ストップを抑制して加工精度を改善することが可能とな
る。また、前記混合ガスにさらにＣＨ2 Ｆ2 ガスを混合
し、そのガス流量をトータルガス流量の０〜５％としエ
ッチングを行うことにより、前記した高選択比と加工精
度をさらに向上することが可能となる。
【図１】本発明の第１の実施形態を工程順に示す断面図
である。
である。
【図２】第１の実施形態で用いたプラズマエッチング装
置の概略構成図である。
置の概略構成図である。
【図３】シリコン酸化膜／シリコン窒化膜選択比、シリ
コン酸化膜／レジスト選択比のＡｒガス混合量依存性を
示す図である。
コン酸化膜／レジスト選択比のＡｒガス混合量依存性を
示す図である。
【図４】シリコン酸化膜／シリコン窒化膜選択比、シリ
コン酸化膜／レジスト選択比のＣ4 Ｆ8 ガス混合量依存
性を示す図である。
コン酸化膜／レジスト選択比のＣ4 Ｆ8 ガス混合量依存
性を示す図である。
【図５】シリコン酸化膜／シリコン窒化膜選択比、シリ
コン酸化膜／レジスト選択比のＣＨ2 Ｆ2 ガス混合量依
存性を示す図である。
コン酸化膜／レジスト選択比のＣＨ2 Ｆ2 ガス混合量依
存性を示す図である。
【図６】従来の製造方法とその問題点を説明するための
断面図である。
断面図である。
１１ シリコン基板 １２ ゲート酸化膜 １３ ポリシリコン膜 １４ シリコン窒化膜 １５ ゲート電極 １６ シリコン窒化膜サイドウォール １７ シリコン酸化膜 １８ レジストマスク １９ コンタクトホール ２１ エッチング容器 ２２ 導波管 ２３ テフロン板 ２４ 石英板 ２５ エッチング室 ２６ ウェハ ２７ ウェハステージ ２８ ガス導入口 ２９ 高周波電源
Claims (6)
- 【請求項１】 半導体基板上にシリコン窒化膜とシリコ
ン酸化膜が形成され、前記シリコン酸化膜を前記シリコ
ン窒化膜に対して選択的にエッチングする工程を含む半
導体装置の製造方法において、前記シリコン酸化膜のエ
ッチングガスとしてＣ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ混合ガ
スを用い、かつ前記Ｃ4 Ｆ8 ガス混合量をトータルガス
流量の３〜７％、前記Ａｒガス混合量をトータルガス流
量の７５〜９０％とすることを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記エッチングガスとして、前記Ｃ4 Ｆ
8 ／ＣＯ／Ｏ2 ／Ａｒ混合ガスにＣＨ2 Ｆ2 ガスを混合
したガスを用い、かつ前記ＣＨ2 Ｆ2 ガス混合量をトー
タルガス流量の０〜５％とすることを特徴とする請求項
１に記載の半導体装置の製造方法。 - 【請求項３】 前記エッチングは、前記混合ガスを用い
たプラズマエッチング方法である請求項１または２に記
載の半導体装置の製造方法。 - 【請求項４】 シリコン基板の表面上に形成された第１
のシリコン絶縁膜上に導電膜を形成する工程と、この導
電膜上に第１のシリコン窒化膜を所要のパターンに形成
し、この第１のシリコン窒化膜をマスクにして前記導電
膜をエッチングして電極を形成する工程と、全面に第２
のシリコン窒化膜を堆積し、かつ異方性エッチングして
前記電極の側面に第２のシリコン窒化膜を残す工程と、
全面に第２のシリコン酸化膜を形成する工程と、前記第
２及び第１のシリコン酸化膜を前記第１及び第２のシリ
コン窒化膜に対して選択的にエッチングして前記シリコ
ン基板の表面に達するコンタクトホールを開設するエッ
チング工程とを含む請求項１ないし３のいずれかに記載
の半導体装置の製造方法。 - 【請求項５】 前記エッチング工程は、シリコン酸化膜
に０．３μｍ以下のコンタクトホールを開設する工程で
ある請求項４に記載の半導体装置の製造方法。 - 【請求項６】 前記電極はＭＯＳトランジスタのゲート
電極であり、前記コンタクトホールは前記ゲート電極間
に位置されて前記シリコン基板に形成された不純物領域
に電気接続を行うためのコンタクトホールである請求項
５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9225969A JP2985841B2 (ja) | 1997-08-22 | 1997-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9225969A JP2985841B2 (ja) | 1997-08-22 | 1997-08-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167731A JPH1167731A (ja) | 1999-03-09 |
| JP2985841B2 true JP2985841B2 (ja) | 1999-12-06 |
Family
ID=16837728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9225969A Expired - Fee Related JP2985841B2 (ja) | 1997-08-22 | 1997-08-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985841B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268293B1 (en) * | 1999-11-18 | 2001-07-31 | International Business Machines Corporation | Method of forming wires on an integrated circuit chip |
-
1997
- 1997-08-22 JP JP9225969A patent/JP2985841B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1167731A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5843846A (en) | Etch process to produce rounded top corners for sub-micron silicon trench applications | |
| TWI458014B (zh) | 用以控制多層遮罩之圖案臨界尺寸與完整性的蝕刻製程 | |
| US7566659B2 (en) | Method of forming fine pattern of semiconductor device using SiGe layer as sacrificial layer, and method of forming self-aligned contacts using the same | |
| US20090191711A1 (en) | Hardmask open process with enhanced cd space shrink and reduction | |
| JPS6252455B2 (ja) | ||
| JP3277394B2 (ja) | 半導体装置の製造方法 | |
| KR100743873B1 (ko) | 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술 | |
| JP4008352B2 (ja) | 絶縁膜のエッチング方法 | |
| JP3248072B2 (ja) | 酸化膜エッチング方法 | |
| US6723652B1 (en) | Dry etching method and method of manufacturing semiconductor apparatus | |
| US6001699A (en) | Highly selective etch process for submicron contacts | |
| JP3862035B2 (ja) | 半導体装置およびその製造方法 | |
| TWI804573B (zh) | 基板處理之方法與系統 | |
| US6986851B2 (en) | Dry developing method | |
| JP2985841B2 (ja) | 半導体装置の製造方法 | |
| US6797618B2 (en) | Method for forming silicide film of a semiconductor device | |
| JPH10144633A (ja) | 半導体装置の製造方法 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JP2001156041A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JPH10189727A (ja) | 半導体装置の製造方法 | |
| KR100497609B1 (ko) | 실리콘 질화막 식각방법 | |
| JP4066517B2 (ja) | 電子装置の製造方法 | |
| US20240096640A1 (en) | High Aspect Ratio Contact (HARC) Etch | |
| US7268086B2 (en) | Method for reducing critical dimension and semiconductor etching method | |
| JP3360480B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |