KR100794693B1 - 에칭 처리방법 - Google Patents

에칭 처리방법 Download PDF

Info

Publication number
KR100794693B1
KR100794693B1 KR1020060020850A KR20060020850A KR100794693B1 KR 100794693 B1 KR100794693 B1 KR 100794693B1 KR 1020060020850 A KR1020060020850 A KR 1020060020850A KR 20060020850 A KR20060020850 A KR 20060020850A KR 100794693 B1 KR100794693 B1 KR 100794693B1
Authority
KR
South Korea
Prior art keywords
etching
high frequency
workpiece
plasma
wafer
Prior art date
Application number
KR1020060020850A
Other languages
English (en)
Other versions
KR20070080533A (ko
Inventor
구니히코 고로야스
노부유키 네기시
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20070080533A publication Critical patent/KR20070080533A/ko
Application granted granted Critical
Publication of KR100794693B1 publication Critical patent/KR100794693B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60SSERVICING, CLEANING, REPAIRING, SUPPORTING, LIFTING, OR MANOEUVRING OF VEHICLES, NOT OTHERWISE PROVIDED FOR
    • B60S3/00Vehicle cleaning apparatus not integral with vehicles
    • B60S3/04Vehicle cleaning apparatus not integral with vehicles for exteriors of land vehicles
    • B60S3/045Other hand-held cleaning arrangements, e.g. with sponges, brushes, scrapers or the like
    • B60S3/047Other hand-held cleaning arrangements, e.g. with sponges, brushes, scrapers or the like using liquid or gas distributing means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/02Cleaning by the force of jets or sprays
    • B08B3/026Cleaning by making use of hand-held spray guns; Fluid preparations therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B2230/00Other cleaning aspects applicable to all B08B range
    • B08B2230/01Cleaning with steam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001Maintaining constant desired temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 ArF 리소그래피 세대 이후의 레지스트를 마스크로서 사용하는 에칭 프로세스에 있어서, 지나친 퇴적물의 생성이나 부착을 억제하는 것이다.
본 발명에 있어서는 진공용기(101)와, 피가공 시료(107)를 설치하는 피가공 시료 설치수단(102)과, 냉각가스 도입수단(111)과, 고주파 전원(106)과, 정합기(105)와, 전력 도입수단(104)과, 고주파 바이어스 전원(110)을 가지는 에칭장치를 사용하여 진공용기(101) 내에 도입된 가스를 고주파 전력으로 플라즈마화하고, 피가공 시료(107)에 고주파 바이어스 전력을 인가하여 플라즈마에 의해 피가공 시료(107)의 표면처리를 행하는 에칭처리방법에 있어서, 피가공 시료(107)를 높은 퇴적성의 가스를 사용하여 처리할 때에, 처리 개시 시의 피가공 시료(107)의 온도를 원하는 온도로 유지한다.

Description

에칭 처리방법{ETCHING PROCESSING METHOD}
도 1은 본 발명의 에칭처리방법이 적용되는 UHF파 플라즈마 에칭처리장치의 개략 구성을 설명하는 단면도,
도 2a는 플라즈마 생성용 방전 계속처리에 의한 효과를 설명하는 도(종래의 방법),
도 2b는 플라즈마 생성용 방전 계속처리에 의한 효과를 설명하는 도(실시예 1의 방법).
도 3은 Low-k 재료를 사용한 듀얼 다마신 구조에 있어서의 비아 패턴 생성과정을 설명하는 개략 단면도,
도 4a는 Low-k 재료를 사용한 듀얼 다마신 구조에 있어서의 비아 패턴의 처리에 있어서의 방전 계속처리에 의한 형상 개선효과를 설명하는 도(종래의 방법),
도 4b는 Low-k 재료를 사용한 듀얼 다마신 구조에 있어서의 비아 패턴의 처리에 있어서의 방전 계속처리에 의한 형상 개선효과를 설명하는 도(실시예 2의 방법),
도 5a는 냉각가스 조정에 의한 웨이퍼 온도의 변화를 설명하는 도(종래의 방법),
도 5b는 냉각가스 조정에 의한 웨이퍼 온도의 변화를 설명하는 도(실시예 3 의 방법),
도 5c는 냉각가스 조정에 의한 웨이퍼 온도의 변화를 설명하는 도(실시예 2와 실시예 3를 병용한 방법),
도 6a는 웨이퍼의 예비 가열에 의한 효과를 설명하는 도(종래의 방법),
도 6b는 웨이퍼의 예비 가열에 의한 효과를 설명하는 도(실시예 4의 방법),
도 7a는 웨이퍼의 예비 가열 및 냉각가스 조정의 병용에 의한 효과를 설명하는 도(종래의 방법),
도 7b는 웨이퍼의 예비 가열 및 냉각가스 조정의 병용에 의한 효과를 설명하는 도면이다(실시예 5의 방법).
※ 도면의 주요부분에 대한 부호의 설명
101 : 에칭처리실(플라즈마 처리실) 102 : 안테나
103 : 유전체 104 : 도파관
105 : 매칭박스 106 : UHF 전원
107 : 웨이퍼(시료) 108 : 하부 전극(시료대)
109 : 히터용 전원 110 : 고주파 바이어스 전원
111 : 냉각가스 도입장치 112 : 자장 코일
113 : 내벽 114 : 히터
115 : 매칭박스 301 : Low-k막
302 : BARC층 303 : 포토레지스트층
본 발명은, 에칭공정 중에서도 층간 절연막의 에칭에 사용되는 에칭방법에 관한 것으로, ArF 리소그래피 이후의 레지스트 패턴을 사용한, 비아(Via)형성, 높은 종횡비 콘택트형성, 자기 정합 콘택트형성, 트렌치형성, 다마신(damascene)형성, 게이트 마스크형성 등에 있어서 에칭을 저해하는 퇴적물을 억제하여, 가공형상을 개선할 수 있는 방법에 관한 것이다.
반도체장치의 제조에 있어서는, 웨이퍼상에 형성된 트랜지스터와 금속 배선 사이 및 금속 배선 상호의 사이를 전기적으로 접속하기 위하여 트랜지스터구조의 상부 및 배선 사이에 형성된 층간 절연막에, 플라즈마를 이용한 드라이 에칭방법으로 콘택트홀을 형성하고, 콘택트홀 내에 반도체 또는 금속을 충전한다. 특히 90 nm 노드 이후의 고집적·고속 로직 디바이스제조에서는 유전율이 낮은 Low-k 재료인 층간 절연막에 드라이 에칭방법으로 홈이나 비아를 형성하여 Cu를 배선재료로서 매립하는 다마신 공정과, 보다 미세한 패턴형성을 행하기 위하여 193 nm의 광원을 사용한 ArF 리소그래피 공정이 사용되고 있다. 드라이 에칭방법은, 진공용기 내에 도입된 에칭가스를 외부로부터 인가된 고주파 전력에 의해 플라즈마화하고, 플라즈마 중에서 생성된 반응성 라디칼이나 이온을 웨이퍼상에서 고정밀도로 반응시킴으로써 레지스트로 대표되는 마스크재료나, 비아홀, 콘택트홀의 밑에 있는 배선층이나 밑바탕 기판에 대하여 선택적으로 피가공막을 에칭하는 기술이다.
통상, 반도체회로의 배선 패턴 형성시에는 피가공막 위에 유기막계 반사방지 막(BARC)이 형성되고, 또한 그 위에 레지스트막이 형성된다. BARC층은 리소그래피의 광원인 레이저광의 간섭에 의한 이상 패턴 형성을 방지하기 위하여 사용된다. 레지스트 패턴 형성 후, BARC 에칭을 행하고, 그 후 피가공막의 에칭(메인 에칭)이 행하여진다. BARC 에칭에서는 BARC의 재질이 레지스트와 마찬가지로 C 가 풍부하기 때문에, CF4, CHF3 등의 F가 풍부한 플로로카본 가스 및 Ar로 대표되는 희박 가스 및 산소 가스의 혼합 가스를 도입하여, 0.5 Pa 내지 50 Pa의 압력 영역에서 플라즈마를 형성하여 웨이퍼에 입사하는 이온 에너지를 0.1 kV 내지 5.0 kV의 범위에서 제어하여 에칭을 행한다.
또 비아나 콘택트홀 형성에서는 플라즈마 가스로서, CF4, CHF3, CH2F2, CH3F, C2F6, C3F6O, C4F8, C5F8, C4F6 등의 플로로카본 가스 및 Ar로 대표되는 희박 가스 및 산소 가스 및 CO 가스 등의 혼합 가스를 도입하여 0.5 Pa 내지 50 Pa의 압력 영역에서 플라즈마를 형성하고, 웨이퍼에 입사하는 이온 에너지를 0.1 kV부터 5.0 kV까지 가속한다.
이들 에칭에서는 플라즈마가 착화된 후, 플라즈마가 충분히 평형상태가 되고 나서 웨이퍼에 바이어스 전력을 인가하고 있었다. 가령, 플라즈마가 충분히 평형상태가 되지 않는, 또는 플라즈마 조건에 따라서는 플라즈마가 착화되지 않는 조건하에서 웨이퍼에 바이어스 전력을 인가한 경우, 웨이퍼로 흘러 드는 전류를 충분히 확보할 수 없거나 또는 전혀 전류가 흐르지 않기 때문에, 바이어스 전력 공급 선로나 웨이퍼를 설치하는 전극, 또는 웨이퍼에 비정상적으로 높은 전압이 인가된다. 그것에 의하여 바이어스 전력 공급 선로의 절연파괴나 전극상의 용사막 파괴, 또는 웨이퍼의 균열을 야기할 가능성이 있다. 따라서 양산성의 관점에서 통상 플라즈마 착화를 검출하는 수단(발광강도의 모니터)을 설치하여, 착화검출부터 일정시간(조정 방전기간) 후에 웨이퍼 바이어스 전력을 인가하고 있었다. 또 가스조건(가스종, 가스유량), 웨이퍼 냉각용 이면가스(냉각가스)압력은 기본적으로 에칭 개시부터 에칭 종료까지 동일조건으로 처리를 행하고 있었다.
또 플라즈마 에칭방법으로서, 에칭형상을 변화시키는 것을 목적으로 하여 플라즈마 생성과 시료에의 바이어스 인가를 독립으로 행하여, 에칭용 가스와 형상 제어용 가스와의 혼합가스를 방전에 의해 플라즈마화하고, 상기 플라즈마에 의한 시료의 에칭 도중에서 방전을 정지하지 않고 바이어스 인가를 위한 고주파 전력을 조절하여 플라즈마에 의한 시료의 에칭 시에 작용하는 에너지를 변화시키는 방법이 제안되어 있다(예를 들면, 특허문헌 1 참조). 이 방법은 에칭형상을 도중에서 변화시키는 것으로 퇴적물의 억제에 대해서는 언급하는 바가 없다.
[특허문헌 1]
일본국 특허제2695822호 공보
이와 같은 에칭 공정에 있어서, 지나친 퇴적물의 생성이나 부착은, 에칭 레이트의 저하나 에치 정지, 잔사의 발생 등을 야기하는 요인이 될 수 있다.
KrF 레지스트(KrF 엑시머 레이저 노광 레지스트)에서는 그 에칭 내성이 ArF 레지스트(ArF 엑시머 레이저 노광 레지스트)에 비하여 충분히 크고, 또 디바이스의 집적도도 그만큼 크지 않았기 때문에, 패턴형성에 있어서 지나친 퇴적물이 큰 문제 로는 되지 않았다. 그러나 특히 듀얼 다마신 형성시의 층간 절연막인 Low-k 재료(SiOC 막)에 대한 비아 에칭, 트렌치 에칭 등에서는 과잉 퇴적물에 기인하는 에치 나머지, 또는 필요 처리 시간의 연장에 의한 치수 변화 등은, 패턴형성의 성공 여부에 크게 영향을 미친다.
따라서 본 발명은 ArF 리소그래피 세대 이후의 레지스트를 마스크로서 사용하는 에칭 프로세스에 있어서, 지나친 퇴적물의 생성이나 부착을 억제하는 에칭방법을 제공하는 것을 목적으로 한다.
본 발명은, 이하의 어느 하나의 수단을 사용함으로써 에칭처리의 초기에 있어서의 웨이퍼에 대한 카본 퇴적을 종래보다도 저감하여 레지스트의 에칭 내성을 확보한다.
제 1 수단에 있어서는, 복수의 처리조건으로 에칭을 행할 때, 앞의 조건에서의 처리가 종료된 후, 다음의 처리조건에서의 플라즈마 생성용 방전 개시 시에, 앞의 조건으로부터 플라즈마 생성용 방전을 중단하지 않고 플라즈마 생성용 방전을 계속하여 처리를 이행함으로써 플라즈마 생성용 방전의 중단으로부터 다시 방전을 개시할 때의 조정 방전 중에 생성되는 퇴적물을 없앰으로써 상기한 과제를 해결한다.
제 2 수단에 있어서는, 처리 개시 시의 피처리 시료 온도를 조정함으로써 플라즈마 생성용 방전에 의한 생성물의 부착을 억제함에 의한 상기한 과제를 해결한 다.
본 발명의 제 1 실시형태는, 복수의 처리조건에서의 에칭을 실시할 때, 어느 조건이 종료되고 나서 다음의 조건으로 이행함에 있어서, 플라즈마 생성용 방전을 중단하지 않고 즉시 다음의 처리조건으로 플라즈마 생성용 방전을 계속한 채로 이행하고, 이온을 가속하기 위하여 필요한 바이어스 전력을 인가하는 것이다.
통상 조건을 이행함에 있어서, 플라즈마의 성장이 불충분한 시점에서 바이어스를 인가하면 웨이퍼로 흘러 드는 전류를 충분히 확보할 수 없고, 정상시에 비하여 비정상적으로 높은 전압이 바이어스 전력 전송 선로나 전극, 웨이퍼에 인가되기 때문에, 각 부의 절연파괴, 웨이퍼 균열을 야기할 염려가 있다. 이 때문에 플라즈마 생성용 방전 중단 후, 재착화하여 플라즈마가 안정되기 까지의 조정시간이 필요하게 되나, 그 사이에 생성된 이온이나 라디칼이 퇴적하게 된다.
조건 이행 시에 플라즈마 생성용 방전을 계속함으로써 플라즈마가 충분히 성장한 상태를 유지하여 플라즈마 조정시간 중의 퇴적물의 생성을 피할 수 있다.
본 발명의 제 2 실시형태는, 에칭처리 개시 시에, 실제의 에칭 조건하에서의 웨이퍼 이면에 공급하는 냉각가스 압력보다도 낮은 냉각가스 압력의 단계를 도입하는 것이다. 이에 의하여 에칭처리 초기의 웨이퍼 온도를 고온도화할 수 있다. 통상 웨이퍼 온도를 제어하기 위해서는, 웨이퍼를 설치하는 전극 내부에 불소계 불활성 액체(fluorinert) 등의 냉매를 흘려, 웨이퍼와 전극 사이에 열전도가 높은 헬륨가스(냉각가스)를 가두어 열접촉을 향상시킨다. 냉매 온도를 어느 설정값으로 제어하여 바이어스 전력을 인가한 경우, 웨이퍼 온도는 이면에 헬륨 가스(냉각 가스) 의 압력에 의해 똑같이 결정되어 실제의 에칭 조건하에서의 냉각 가스 압력보다도 낮은 냉각 가스압의 단계에 의하여 웨이퍼의 온도를 높일 수 있고, 에칭처리 개시 시에 있어서의 웨이퍼에의 퇴적물의 생성을 억제할 수 있다.
본 발명의 제 3 실시형태는, 에칭처리 개시 전에 전극 내부에 설치한 히터에 의해 웨이퍼를 가열하는 것이다. 이에 의하여 에칭처리 초기의 웨이퍼 온도를 고온화할 수 있어, 에칭처리 개시 시에 있어서의 웨이퍼에의 퇴적물의 생성을 억제할 수있다.
(실시예 1)
먼저, 2 이상의 처리 단계를 가지는 경우에 에칭 처리 조건을 이행할 때, 플라즈마 생성용 방전을 중단하지 않고, 즉시 다음의 처리의 플라즈마 생성용 방전 조건으로 이행함과 동시에 다음의 처리의 바이어스 전력을 인가함으로써 지나친 퇴적물의 부착이나 생성을 피하는 제 1 실시예에 대하여 설명한다. 도 1은 제 1 실시예를 실현하기 위한 에칭장치의 개략도이다. 여기서는 UHF 전자파를 안테나(102)로부터 에칭 처리실(101) 내에 방사하여 자장과의 상호작용에 의해 플라즈마를 생성하는 UHF-ECR 방식의 플라즈마 에칭장치를 나타낸다. 플라즈마처리장치는, 에칭 처리실(101)과, 안테나(102)와, 유전체(103)와, 도파관(104)과, 매칭박스(105)와 고주파 전원(106)과, 내부에 히터(114)를 구비한 하부 전극(108)과, 자장 코일(112)과, 히터용 전원(109)과, 고주파 바이어스 전원(110)과, 매칭박스(115)와, 냉각가스 공급장치(111)를 가지고 구성된다.
에칭 처리실(101)은, 도시를 생략한 온도 조절수단에 의해 그 내벽면(113)을 20∼100℃의 온도범위에서 온도 조정 가능하게 되어 있다. 에칭 처리실(101)의 상부에는 안테나(102)가 배치되고, 에칭 처리실(101)과 안테나(102)와의 사이에는 UHF 전자파를 투과 가능한 유전체(103)가 설치되어 있다. 안테나(102)에는 도파관(104) 및 매칭박스(105)를 거치고, 이 경우, UHF 전자파를 발생시키는 고주파 전원(106)이 접속되어 있다. 에칭 처리실(101)의 바깥 둘레부에는 에칭 처리실(101) 내에 자장을 형성하기 위한 자장 코일(112)이 감겨 설치되어 있다. 에칭 처리실(101)내의 안테나(102)의 아래쪽에는 웨이퍼(107)를 배치하기 위한 시료대로서의 하부 전극(108)이 설치되어 있다. 하부 전극(108)에는 플라즈마의 이온에 웨이퍼(107)에의 입사 에너지를 주기 위한 고주파 바이어스 전원(110)이 매칭박스(115)를 거쳐 접속되고, 다시 냉각가스 공급장치(111)로부터 웨이퍼 이면에 냉각가스가 도입된다. 또한 하부 전극(108)에는 전극상의 웨이퍼를 가열하기 위한 히터(114)가 내장되어, 히터용 전원(109)으로부터 전력이 공급된다.
상기한 바와 같이 구성한 에칭장치에서는 고주파 전원(106)으로부터 출력된 UHF 전자파는, 매칭박스(105), 도파관(104) 및 유전체(103)를 거쳐, 안테나(102)부에서 에칭 처리실(101)에 공급된다. 한편, 에칭 처리실(101) 주위의 자장 코일(112)에 의한 자계가 에칭 처리실(101)에 형성되고, UHF 전자파의 전계와 자장 코일(112)의 자계와의 상호작용에 의해 에칭 처리실(101) 내로 도입된 에칭가스가 효율적으로 플라즈마화되고, 바이어스 전압이 고주파 바이어스 전원(110)에 의해 매칭박스(115)를 거쳐 웨이퍼(107)에 인가되고, 플라즈마 중의 이온이 웨이퍼(107)에 입사됨으로써 에칭이 진행된다.
도 2a에 처리조건의 이행 시에 플라즈마 생성용 방전을 중단한 경우, 도 2b에 플라즈마 생성용 방전을 중단하지 않고 처리조건을 이행하는 경우 각각의, 웨이퍼 온도, 플라즈마 생성용 도입 가스(에칭가스) 압력, 플라즈마 생성용 방전시의 소스 전력, 및 웨이퍼 바이어스 전력과, 시간의 관계를 나타낸다.
도 2a에 나타내는 바와 같이, 종래의 방법에서는 제 1 조건 종료(단계 1 종료) 후에 소스 전력 및 웨이퍼 바이어스 전력을 정지함과 동시에 플라즈마 생성용 도입 가스 압력을 저하시키고, 그 후 제 2 조건의 소스 전력을 인가함과 동시에 제 2 조건의 플라즈마 생성용 도입 가스 압력을 올려 플라즈마 생성용 방전을 개시시키고, 플라즈마가 안정된 후, 제 2 조건으로 웨이퍼 바이어스 전력을 인가하면(단계 2 개시), 이행조건의 플라즈마가 안정상태가 되기 까지 수초의 조정시간을 필요로 한다. 그 사이에 생성된 이온이나 라디칼은 웨이퍼 온도가 충분히 상승되어 있지 않은 것 및 웨이퍼에 바이어스 전력이 인가되어 있지 않음으로써 웨이퍼의 레지스트 마스크상에 퇴적을 계속하여, 이것이 에칭을 저해하는 큰 요인이 된다.
그러나 도 2b에 나타내는 바와 같이, 제 1 조건 종료(단계 1 종료)후, 플라즈마 생성용 방전을 정지하지 않고, 플라즈마 생성용 도입 가스압을 제 2 조건으로 이행시킴과 동시에 소스 전력을 제 2 조건으로 이행시키고, 또한 웨이퍼 바이어스 전력을 제 2 조건으로 이행시킴으로써, 웨이퍼 온도는 저하하지 않고 제 2 조건에 적응하기 때문에, 제 2 조건에서의 이온 및 라디칼의 웨이퍼상에의 퇴적을 방지하여 에칭 시의 누출성을 유지할 수 있다. 또한 제 1 조건에 의한 방전으로부터 제 2 조건으로의 방전의 이행 후, 신속하게 바이어스가 인가됨으로써 이온이나 라디칼 의 웨이퍼상에의 퇴적을 방지하여 에칭시의 누출성을 유지할 수 있다.
즉, 방전을 중단한 경우에서는 바이어스가 인가되지 않는 시간 동안에 웨이퍼 온도가 저하하고, 다시 포화 온도에 이르기 까지 시간을 요하나, 방전을 계속한 경우, 그 시간이 단축됨으로써 신속하게 포화 온도에 도달하여 생성물의 부착을 억제할 수 있다.
또, 조건 이행시에, 매칭박스를 미리 구해진 이행조건에서의 방전이 안정되는 정합위치로 조건 이행과 동시에 조정함으로써 방전 조정시간을 생략하면서 신속하게 방전을 안정시키는 것이 가능하다.
(실시예 2)
도 3을 사용하여 피가공물에 대하여 복수의 처리조건에 의한 처리를 행할 때, 처리조건 사이의 플라즈마 생성용 방전을 중단하지 않게 처리를 행하는 방법에 있어서, Low-k 재를 사용한 듀얼 다마신 구조에 있어서의 비아 패턴을 형성하는 제 2 실시예를 설명한다.
도 3은 Low-k 재를 사용한 듀얼 다마신 구조에 있어서의 비아 패턴 단면의 개략도, 및 그 처리공정을 나타내는 도면이다.
기판상에 형성된 SiOC 등의 Low-k막(301)의 위에는 레지스트 패턴을 노광할 때의 반사 방지막이 되는 하층에 TEOS 막을 설치한 BARC 층(302)이 있고, 그 위에 원하는 패턴으로 노광된 포토 레지스트막(303)이 있다.
이와 같은 시료를 처리하여 비아 패턴을 형성할 때, 먼저 어느 조건으로 BARC 층(302)을 처리하고, 다음에 다른 조건을 사용하여 Low-k막(301)을 처리함으 로써 비아 패턴을 형성한다.
이 때, 종래는 최초의 BARC 층(302)을 처리하면 일단 플라즈마 생성용 방전을 중단하고, Low-k 막층(301)을 처리하는 조건으로 플라즈마 생성용 방전을 재착화하고, 그것에 계속되는 방전 조정시간 중에 방전을 안정시킨 후에 피가공 시료에 바이어스 전력을 인가하여 처리를 개시하고 있었다. 그러나 이 방전 조정시간 중에는 플라즈마에 의해 생긴 생성물이, 바이어스 전력이 인가되어 있지 않기 때문에 스퍼터를 받지 않고 포토 레지스트막에 부착되어 퇴적하게 된다.
이 상태에서 Low-k 막(301)의 처리를 행하면 포토 레지스트막(303)의 구멍부의 측벽에도 생성물이 부착되어 구멍의 개구부가 불규칙하게 변형됨으로써 Low-k 막층(301)의 형상에도 영향을 미치게 된다.
예를 들면 에칭 가스로서 CF4를 사용한 BARC층 처리조건(제 1 처리조건)으로부터, CHF3, C4F8, H2 등의 퇴적성이 강한 가스를 사용한 Low-k 막층 처리조건(제 2 처리조건)으로 이행할 때에 플라즈마 생성용 방전을 계속함으로써, 웨이퍼의 포토 레지스트막상에의 퇴적을 억제하여 원하는 형상을 얻는 것이 가능하게 된다.
도 4a는 BARC층 처리 후, 일단 플라즈마 생성용 방전을 중단한 후, Low-k재인 SiOC막층의 처리를 행한 경우의 비아 패턴의 단면 및 윗쪽으로부터의 SEM 사진이다. 이 처리방법에서는 Si0C 막층에 형성된 구멍(비아홀)의 측벽에 가는 줄이 복수개 존재하고, 또 개구부의 형도 왜곡된 것으로 되어 있다.
도 4b는 BARC층 처리 후, 플라즈마 생성용 방전을 계속한 채로 SiOC의 처리 조건으로 이행하여 처리를 행한 경우의 사진이다. 형성된 구멍의 측벽은 종래의 구멍의 측벽의 형상에 비하여 평활하고, 개구부도 매끄러운 원형으로 되어 있다.
(실시예 3)
다음에, 먼저 퇴적성이 약한 가스를 사용하는 단계 1, 그 후에 퇴적성이 강한 가스를 사용하는 단계 2에서 피가공 시료를 처리하는 경우에, 처리 개시 시의 냉각가스의 조정에 의해 웨이퍼 온도를 제어하는 제 3 실시예에 대하여 설명한다. 도 5에 바이어스 전력을 인가한 후의 웨이퍼의 온도와, 냉각가스의 도입 압력과, 시간의 관계를 나타낸다. 도 5a는 뒤의 단계 2의 처리 개시 시도 냉각가스 도입 압력을 일정하게 한 경우, 도 5b는 단계 2의 처리 개시 시에 냉각가스 도입 압력을 저하시킨 경우이다.
도 5a에서는, 단계 2의 처리 개시 후 웨이퍼 온도가 정상상태에 이르기 까지 시간을 요하기 때문에, 온도가 포화될 때 까지의 사이에, 지나친 퇴적이 생기게 된다. 이것에 대하여 도 5b에서는 웨이퍼 이면에의 냉각가스 도입 압력을 저하시킴으로써 웨이퍼 온도가 급준하게 상승하여, 단계 2의 처리 개시 후의 웨이퍼는 퇴적이 생기지 않는 온도로 단시간에 상승하여 웨이퍼에의 퇴적이 억제된 상태가 된다.
또 실시예 3을 실시예 2와 병용한 경우를 도 5c에 나타낸다. 단계 1의 처리종료 후 플라즈마 생성용 방전을 계속한 채로 즉시 단계 2의 처리로 이행함으로써 조건 이행시의 웨이퍼의 온도 저하를 방지할 수 있다. 또한 단계 2의 처리 개시 시에 냉각가스의 압력을 저하시킴으로써, 웨이퍼 온도는 퇴적이 생기지 않는 온도에 단시간으로 도달하여, 단계 2의 처리 개시 시로부터 웨이퍼 온도가 정상상태 에 이르기 까지의 시간을 단축하여 퇴적을 억제하는 것이 가능해진다.
(실시예 4)
도 6을 사용하여 처리 개시 전에 웨이퍼에 대하여 예비 가열을 실행함으로써 처리 개시 후, 웨이퍼의 온도 변화를 없애어 지나친 퇴적을 억제하는 제 4 실시예에 대하여 설명한다.
도 6에 전극상의 웨이퍼의 온도와, 시간의 관계를 나타낸다. 도 6a는 히터(114)에 의한 예비 가열을 행하지 않고, 하부 전극상에 웨이퍼를 설치한 후, 즉시 처리를 개시한 경우이다. 도 6b는 전극상에 웨이퍼를 설치한 후, 처리 중의 포화 온도에 가까운 온도가 될 때까지 히터(114)에 의하여 가열을 가한 경우이다.
도 6a에서는 처리 개시 직후부터 웨이퍼 온도가 정상상태가 되기 까지 시간을 요하고 있고, 그 사이의 저온상태시에 지나친 퇴적을 일으키게 된다. 이것에 대하여 도 6a에서는 예비 가열에 의해 처리 개시 시부터 웨이퍼는 고온상태이어서 퇴적을 억제할 수 있다.
(실시예 5)
도 7을 사용하여, 실시예 3에서 설명한 냉각가스에 의한 웨이퍼 온도의 조정과, 실시예 4에서 설명한 예비 가열에 의한 웨이퍼 온도의 조정을 병용한 제 5 실시예에 대하여 설명한다.
도 7은 예비 가열을 사용하였으나, 웨이퍼 포화 온도에 도달하기 전에 처리를 개시한 경우에, 냉각가스의 유량 조정을 실시한 경우와, 실시하지 않은 경우의 비교이다. 도 7a는 냉각가스의 유량 조정을 실시하지 않은 경우이고, 도 7b는 처 리 개시 시부터 냉각가스 유량 조정을 실시한 경우이다. 냉각가스의 유량 조정을 행하지 않은 경우, 예비 가열이 충분하지 않기 때문에 포화 온도에 도달하기 까지 시간을 요하나, 냉각가스 유량을 조정한 경우 신속하게 포화 온도에 도달하여 지나친 퇴적물의 부착이나 퇴적을 억제함과 동시에, 예비 가열시간의 단축을 도모하는 것이 가능하다.
이상의 실시예에 관하여 웨이퍼 온도를 조정하는 방법으로서, 냉각가스의 공급 압력을 조정하는 방법 또는 냉각가스의 유량을 조정하는 방법의 어느 방법을 채용하여도 된다.
본 발명에 의하여 간단한 방법으로, 반도체 가공 성능을 향상시킬 수 있다.

Claims (8)

  1. 진공 배기수단에 의해 진공 배기되는 진공용기와, 상기 진공용기에 에칭가스를 도입하기 위한 에칭가스 도입수단과, 상기 진공용기 내에 설치되어 피가공 시료를 설치하는 피가공 시료 설치수단과, 피가공 시료의 배면에 냉각가스를 공급하는 냉각가스 도입수단과, 상기 진공용기 내에 공급하는 고주파 전자파의 고주파 전원과, 정합기와, 상기 진공용기 내에 고주파 전력을 도입하는 전력 도입수단과, 피가공 시료에 고주파 바이어스 전압을 인가하는 고주파 바이어스 전원을 가지는 에칭장치를 사용하고, 상기 에칭가스 도입수단에 의해 상기 진공용기 내에 도입된 가스를 상기 전력 도입수단에 의해 도입되는 고주파 전력으로 플라즈마화하여, 피가공 시료에 고주파 바이어스 전력을 인가함으로써 상기 플라즈마에 의해 상기 피가공 시료의 표면처리를 행하는 복수의 처리단계를 가지는 에칭처리방법에 있어서,
    상기 피가공 시료를 높은 퇴적성의 가스를 사용하여 처리하는 단계를 실행할 때에, 상기 단계의 처리 개시 시의 피가공 시료의 온도를 원하는 온도로 유지하는 것을 특징으로 하는 에칭처리방법.
  2. 제 1항에 있어서,
    상기 복수의 처리단계 사이에서의 방전을 계속하여 에칭처리를 실행하는 것을 특징으로 하는 에칭처리방법.
  3. 제 1항에 있어서,
    복수의 처리조건으로 차례로 피가공 시료를 에칭처리할 때에, 플라즈마 생성용 방전을 계속함과 동시에 시료에의 고주파 바이어스 전력의 인가를 계속하여 각각 다음의 처리조건으로 이행하는 것을 특징으로 하는 에칭처리방법.
  4. 제 1항에 있어서,
    복수의 처리조건으로 차례로 피가공 시료를 에칭처리할 때에, 플라즈마 생성용 방전을 계속함과 동시에 시료에의 고주파 바이어스 전력의 인가를 계속하여 각각 다음의 처리조건으로 이행하는 처리조건 이행 시에, 고주파 전원의 정합기가, 미리 구해진 고주파 전력의 투입전력과 반사전력이 소정의 비가 되는 정합위치로 이행하는 것을 특징으로 하는 에칭처리방법.
  5. 제 1항에 있어서,
    상기 시료 온도를 제어함으로써 퇴적물의 발생 및 부착을 억제하는 것을 특징으로 하는 에칭처리방법.
  6. 제 1항에 있어서,
    복수의 처리조건으로 차례로 피가공 시료를 에칭처리할 때에, 처리 단계 사이의 플라즈마 생성용 방전을 계속하여, 복수처리 단계 중, 뒷 단계 초기의 웨이퍼 온도를, 앞 단계에서의 처리 중의 온도보다 저하시키지 않도록 하는 것을 특징으로 하는 에칭처리방법.
  7. 제 1항에 있어서,
    원하는 피처리 시료 온도가 되도록, 피가공 시료와 피가공 시료를 설치하는 전극의 사이에 봉입하는 냉각가스의 압력 또는 유량 및 그 시간을 제어하는 것을 특징으로 하는 에칭처리방법.
  8. 제 1항에 있어서,
    상기 피가공 시료를 진공용기 내로 반입한 후에 소정의 처리를 행하기 전에, 상기 피가공 시료의 예비 가열을 행하는 것을 특징으로 하는 에칭처리방법.
KR1020060020850A 2006-02-07 2006-03-06 에칭 처리방법 KR100794693B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006029411A JP2007214171A (ja) 2006-02-07 2006-02-07 エッチング処理方法
JPJP-P-2006-00029411 2006-02-07

Publications (2)

Publication Number Publication Date
KR20070080533A KR20070080533A (ko) 2007-08-10
KR100794693B1 true KR100794693B1 (ko) 2008-01-14

Family

ID=38332938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060020850A KR100794693B1 (ko) 2006-02-07 2006-03-06 에칭 처리방법

Country Status (4)

Country Link
US (1) US20070181528A1 (ko)
JP (1) JP2007214171A (ko)
KR (1) KR100794693B1 (ko)
TW (1) TW200731397A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8591755B2 (en) * 2010-09-15 2013-11-26 Lam Research Corporation Methods for controlling plasma constituent flux and deposition during semiconductor fabrication and apparatus for implementing the same
JP6259610B2 (ja) * 2013-08-21 2018-01-10 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
CN104882375B (zh) * 2014-02-28 2018-05-25 无锡华润上华科技有限公司 一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法
JP6868421B2 (ja) * 2017-03-08 2021-05-12 株式会社Soken 点火装置
JP7336365B2 (ja) * 2019-11-19 2023-08-31 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030011200A (ko) * 2001-07-24 2003-02-07 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마에칭방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136095A (ja) * 1991-11-14 1993-06-01 Nec Corp ドライエツチング装置
JP3319083B2 (ja) * 1993-10-15 2002-08-26 ソニー株式会社 プラズマ処理方法
JPH08274073A (ja) * 1995-03-31 1996-10-18 Sony Corp アルミニウム系金属膜のエッチング方法
JPH10144655A (ja) * 1996-11-06 1998-05-29 Sony Corp ドライエッチング処理方法及びドライエッチング装置
JPH09191005A (ja) * 1996-12-26 1997-07-22 Hitachi Ltd 試料温度制御方法及び真空処理装置
US5849641A (en) * 1997-03-19 1998-12-15 Lam Research Corporation Methods and apparatus for etching a conductive layer to improve yield
US5915202A (en) * 1997-05-15 1999-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Blanket etching process for formation of tungsten plugs
US5962345A (en) * 1998-07-13 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce contact resistance by means of in-situ ICP
JP3496760B2 (ja) * 2001-03-08 2004-02-16 松下電器産業株式会社 半導体装置の製造方法
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
US6787475B2 (en) * 2001-09-06 2004-09-07 Zhuxu Wang Flash step preparatory to dielectric etch
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
JP4723871B2 (ja) * 2004-06-23 2011-07-13 株式会社日立ハイテクノロジーズ ドライエッチング装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030011200A (ko) * 2001-07-24 2003-02-07 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마에칭방법

Also Published As

Publication number Publication date
TWI295486B (ko) 2008-04-01
US20070181528A1 (en) 2007-08-09
KR20070080533A (ko) 2007-08-10
JP2007214171A (ja) 2007-08-23
TW200731397A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
KR101021665B1 (ko) 드라이에칭방법 및 그 장치
US6392350B1 (en) Plasma processing method
US7335611B2 (en) Copper conductor annealing process employing high speed optical annealing with a low temperature-deposited optical absorber layer
US7323401B2 (en) Semiconductor substrate process using a low temperature deposited carbon-containing hard mask
US7312148B2 (en) Copper barrier reflow process employing high speed optical annealing
US7429532B2 (en) Semiconductor substrate process using an optically writable carbon-containing mask
US20090191711A1 (en) Hardmask open process with enhanced cd space shrink and reduction
US6991739B2 (en) Method of photoresist removal in the presence of a dielectric layer having a low k-value
US20020182881A1 (en) Method of plasma etching organic antireflective coating
US20130344702A1 (en) Method of etching silicon nitride films
US20090056875A1 (en) Enhanced stripping of low-K films using downstream gas mixing
KR101163276B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
KR20070060104A (ko) 포토레지스터 제거 레이트를 증가시키는 플라즈마 애싱프로세스 및 냉각 수단을 갖는 장치
US7842619B2 (en) Plasma processing method
KR100794693B1 (ko) 에칭 처리방법
WO2007111893A2 (en) Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps
KR20160088816A (ko) 에칭 방법
JP2005101289A (ja) プラズマアッシング方法
US20100043821A1 (en) method of photoresist removal in the presence of a low-k dielectric layer
JPH07169754A (ja) 半導体装置のエッチング損傷を減少させるための方法
JP5411105B2 (ja) ドライエッチング装置
KR100683416B1 (ko) 플라즈마 챔버 시스템 및 이를 이용하여 저유전막을 갖는기판 상에 형성된 포토레지스트 패턴을 애싱하는 방법
JP4141021B2 (ja) プラズマ成膜方法
JPH07307277A (ja) 反射防止膜の形成方法および微細パターンの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee