JPH0845906A - パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法 - Google Patents
パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法Info
- Publication number
- JPH0845906A JPH0845906A JP17659894A JP17659894A JPH0845906A JP H0845906 A JPH0845906 A JP H0845906A JP 17659894 A JP17659894 A JP 17659894A JP 17659894 A JP17659894 A JP 17659894A JP H0845906 A JPH0845906 A JP H0845906A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- resist pattern
- pattern
- oxygen
- reaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 現行のリソグラフィー技術を用いながら、限
界解像度以上の微細パターンを良好に形成することが可
能なパターン形成方法及び該パターン形成方法を用いた
半導体装置の製造方法を提供する。 【構成】 基板１上に、フォトリソグラフィー手段によ
りレジストパターン２を形成し、レジストパターン２に
イオン注入を行い、酸素プラズマエッチング手段等を用
いて酸素ラジカルによるエッチングを主とする反応でレ
ジストパターンをエッチングし、イオン注入工程により
形成されたレジストパターンの上部変質層３を除去する
パターン形成方法及びこれを用いた半導体装置の製造方
法。
界解像度以上の微細パターンを良好に形成することが可
能なパターン形成方法及び該パターン形成方法を用いた
半導体装置の製造方法を提供する。 【構成】 基板１上に、フォトリソグラフィー手段によ
りレジストパターン２を形成し、レジストパターン２に
イオン注入を行い、酸素プラズマエッチング手段等を用
いて酸素ラジカルによるエッチングを主とする反応でレ
ジストパターンをエッチングし、イオン注入工程により
形成されたレジストパターンの上部変質層３を除去する
パターン形成方法及びこれを用いた半導体装置の製造方
法。
Description
【０００１】
【産業上の利用分野】本発明は、パターン形成方法及び
該パターン形成方法を用いた半導体装置の製造方法に関
する。本発明は、例えば、各種の半導体装置の製造の際
に適応することができ、より詳しくは、特に、基板上
に、各種パターンを形成する場合に利用できるものであ
る。
該パターン形成方法を用いた半導体装置の製造方法に関
する。本発明は、例えば、各種の半導体装置の製造の際
に適応することができ、より詳しくは、特に、基板上
に、各種パターンを形成する場合に利用できるものであ
る。
【０００２】
【従来の技術】フォトリソグラフィー手段を利用して各
種パターンを形成する分野においては、パターンの寸法
の微細化・集積化がますます進行している。例えば、半
導体装置については、その設計ルールの微細化に伴っ
て、各パターンの寸法も小さくなってきている。
種パターンを形成する分野においては、パターンの寸法
の微細化・集積化がますます進行している。例えば、半
導体装置については、その設計ルールの微細化に伴っ
て、各パターンの寸法も小さくなってきている。
【０００３】ところが、微細化の程度はフォトリソグラ
フィー技術の解像度にかかっており、フォトリソグラフ
ィー法による形成が可能な寸法が、微細加工の限界とな
っている。
フィー技術の解像度にかかっており、フォトリソグラフ
ィー法による形成が可能な寸法が、微細加工の限界とな
っている。
【０００４】最近、露光光源にｉ線や、更に短波長のエ
キシマレーザー等を用いた露光方法が提案されてきてい
るが、その露光技術を用いても、これ迄の手法では、単
独配線で０．２μｍ幅が限界に近くなっている。
キシマレーザー等を用いた露光方法が提案されてきてい
るが、その露光技術を用いても、これ迄の手法では、単
独配線で０．２μｍ幅が限界に近くなっている。
【０００５】見かけ上解像度を向上する手法として、多
層レジスト方法が知られている。この方法は、厚い有機
膜上に薄い無機膜を形成し、無機膜上にエキシマーリソ
グラフィー法等で微細パターンを形成し、この微細パタ
ーンをマスクに薄い無機膜をエッチングし、その後、薄
い無機膜をマスクに酸素を含有するガス系にて、厚い有
機膜を異方性エッチングし、見かけ上アスペクト比の高
いパターンを形成するものである。
層レジスト方法が知られている。この方法は、厚い有機
膜上に薄い無機膜を形成し、無機膜上にエキシマーリソ
グラフィー法等で微細パターンを形成し、この微細パタ
ーンをマスクに薄い無機膜をエッチングし、その後、薄
い無機膜をマスクに酸素を含有するガス系にて、厚い有
機膜を異方性エッチングし、見かけ上アスペクト比の高
いパターンを形成するものである。
【０００６】また、従来の光源を用いたリソグラフィー
方法において微細パターンを得る手法として、変形照
明、及び、位相シフト法との併用が試みられているもの
の、変形照明においては、光源の一部を遮るため、露光
時間が長くなってスループットが低下する問題があり、
また、位相シフト法によれば解像度が向上するものの、
マスク製造方法が非常に煩雑になる問題がある。
方法において微細パターンを得る手法として、変形照
明、及び、位相シフト法との併用が試みられているもの
の、変形照明においては、光源の一部を遮るため、露光
時間が長くなってスループットが低下する問題があり、
また、位相シフト法によれば解像度が向上するものの、
マスク製造方法が非常に煩雑になる問題がある。
【０００７】従来の方法を利用した手法の一つとして、
従来のフォトリソグラフィー方法によりパターンを形成
した後、酸素を含有してなるガス系を用いダウンフロー
タイプのアッシング装置にてパターン全体を等方向に細
らせることが考えられる。これを図３及び図４にその概
略を示した。パターン形成すべき基板１上に、従来知ら
れているフォトリソグラフィー方法によって、レジスト
パターン２を形成する（図３）。その後、荷電粒子が反
応に寄与しないようなダウンフロータイプの処理装置を
用い、酸素ガスの放電によって酸素ラジカルを供給す
る。すると、酸素ラジカルの反応によって、レジストパ
ターン２は等方的にエッチングされ、パターンが細り、
図４に符号２′で示すようにフォトリソグラフィー法で
の限界解像度以上の細いマスクパターンを形成すること
が可能となる。
従来のフォトリソグラフィー方法によりパターンを形成
した後、酸素を含有してなるガス系を用いダウンフロー
タイプのアッシング装置にてパターン全体を等方向に細
らせることが考えられる。これを図３及び図４にその概
略を示した。パターン形成すべき基板１上に、従来知ら
れているフォトリソグラフィー方法によって、レジスト
パターン２を形成する（図３）。その後、荷電粒子が反
応に寄与しないようなダウンフロータイプの処理装置を
用い、酸素ガスの放電によって酸素ラジカルを供給す
る。すると、酸素ラジカルの反応によって、レジストパ
ターン２は等方的にエッチングされ、パターンが細り、
図４に符号２′で示すようにフォトリソグラフィー法で
の限界解像度以上の細いマスクパターンを形成すること
が可能となる。
【０００８】
【発明が解決しようとする課題】前述の多層レジスト法
を利用すれば、簡単にアスペクト比は向上し、下地段差
に依らず、高精度のパターンが形成可能である。ところ
が、多層レジスト法では、パターンの幅を決定する上部
のパターンは現行のリソグラフィー方法を利用すること
が前提になっているため、形成可能な最小寸法は上部の
パターンを形成するリソグラフィー方法の解像度によっ
て決まってしまい、解像度を上回るような、微細パター
ンの形成は不可能であった。
を利用すれば、簡単にアスペクト比は向上し、下地段差
に依らず、高精度のパターンが形成可能である。ところ
が、多層レジスト法では、パターンの幅を決定する上部
のパターンは現行のリソグラフィー方法を利用すること
が前提になっているため、形成可能な最小寸法は上部の
パターンを形成するリソグラフィー方法の解像度によっ
て決まってしまい、解像度を上回るような、微細パター
ンの形成は不可能であった。
【０００９】また、前述の酸素ラジカルによるレジスト
パターンの等方的なエッチング方法（図３及び図４参
照）においては、限界解像度以上の細い配線パターンの
形成は可能であるが、縦（図の上下方向）方向の膜厚も
減少し、このパターンをマスクとして下部材料をエッチ
ングする際、マスクとしての機能が低下する。
パターンの等方的なエッチング方法（図３及び図４参
照）においては、限界解像度以上の細い配線パターンの
形成は可能であるが、縦（図の上下方向）方向の膜厚も
減少し、このパターンをマスクとして下部材料をエッチ
ングする際、マスクとしての機能が低下する。
【００１０】本発明は、上記した問題点を解決し、現行
のリソグラフィー方法を用いながら、限界解像度以上の
微細パターンを良好に形成することが可能なパターン形
成方法及び該パターン形成方法を用いた半導体装置の製
造方法を提供することを目的とする。
のリソグラフィー方法を用いながら、限界解像度以上の
微細パターンを良好に形成することが可能なパターン形
成方法及び該パターン形成方法を用いた半導体装置の製
造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本出願の請求項１の発明
は、基板上にパターンを形成する方法において、基板上
に、フォトリソグラフィー手段によりレジストパターン
を形成する工程と、前記レジストパターンにイオン注入
を行う工程と、酸素ラジカルによるエッチングを主とす
る反応で前記レジストパターンをエッチングする工程
と、前記イオン注入工程により形成されたレジストパタ
ーンの上部変質層を除去する工程を備えることを特徴と
する、パターン形成方法であって、これにより上記目的
を達成するものである。
は、基板上にパターンを形成する方法において、基板上
に、フォトリソグラフィー手段によりレジストパターン
を形成する工程と、前記レジストパターンにイオン注入
を行う工程と、酸素ラジカルによるエッチングを主とす
る反応で前記レジストパターンをエッチングする工程
と、前記イオン注入工程により形成されたレジストパタ
ーンの上部変質層を除去する工程を備えることを特徴と
する、パターン形成方法であって、これにより上記目的
を達成するものである。
【００１２】本出願の請求項２の発明は、前記酸素ラジ
カルによるエッチングを主とする反応で前記レジストパ
ターンをエッチングする工程が、酸素を含有するプラズ
マ反応によるエッチング手段によりエッチングを行う工
程であることを特徴とする請求項１に記載のパターン形
成方法であって、これにより上記目的を達成するもので
ある。
カルによるエッチングを主とする反応で前記レジストパ
ターンをエッチングする工程が、酸素を含有するプラズ
マ反応によるエッチング手段によりエッチングを行う工
程であることを特徴とする請求項１に記載のパターン形
成方法であって、これにより上記目的を達成するもので
ある。
【００１３】ここで酸素ラジカル反応のみを利用したエ
ッチング手段としては、荷電粒子が反応に寄与しないダ
ウンフロー方式のエッチング装置を用いる手段を採用す
ることができる。
ッチング手段としては、荷電粒子が反応に寄与しないダ
ウンフロー方式のエッチング装置を用いる手段を採用す
ることができる。
【００１４】本出願の請求項３の発明は、前記酸素ラジ
カルによるエッチングを主とする反応で前記レジストパ
ターンをエッチングする工程が、酸素ラジカルによる反
応のみを利用したエッチング手段によりエッチングを行
う工程であることを特徴とする請求項１または２に記載
のパターン形成方法であって、これにより上記目的を達
成するものである。
カルによるエッチングを主とする反応で前記レジストパ
ターンをエッチングする工程が、酸素ラジカルによる反
応のみを利用したエッチング手段によりエッチングを行
う工程であることを特徴とする請求項１または２に記載
のパターン形成方法であって、これにより上記目的を達
成するものである。
【００１５】本出願の請求項４の発明は、前記レジスト
パターンの上部変質層を除去する工程が、少なくとも酸
素、窒素、水素原子を構成原子として含有するガス系を
利用する工程であることを特徴とする請求項１ないし３
のいずれかに記載のパターン形成方法であって、これに
より上記目的を達成するものである。
パターンの上部変質層を除去する工程が、少なくとも酸
素、窒素、水素原子を構成原子として含有するガス系を
利用する工程であることを特徴とする請求項１ないし３
のいずれかに記載のパターン形成方法であって、これに
より上記目的を達成するものである。
【００１６】例えば、好ましいガス系としては、Ｏ2 ，
ＮＨ3 等が挙げられる。
ＮＨ3 等が挙げられる。
【００１７】本出願の請求項５の発明は、前記レジスト
パターンの上部変質層を除去する工程が、酸素イオンに
よるエッチング反応を主とするエッチングを用いた工程
であることを特徴とする請求項４に記載のパターン形成
方法であって、これにより上記目的を達成するものであ
る。
パターンの上部変質層を除去する工程が、酸素イオンに
よるエッチング反応を主とするエッチングを用いた工程
であることを特徴とする請求項４に記載のパターン形成
方法であって、これにより上記目的を達成するものであ
る。
【００１８】本出願の請求項６の発明は、前記レジスト
パターンの上部変質層を除去する工程が、ＮＨ3 を含む
ガス系を利用する工程であることを特徴とする請求項４
に記載のパターン形成方法であって、これにより上記目
的を達成するものである。
パターンの上部変質層を除去する工程が、ＮＨ3 を含む
ガス系を利用する工程であることを特徴とする請求項４
に記載のパターン形成方法であって、これにより上記目
的を達成するものである。
【００１９】本出願の請求項７の発明は、半導体基板上
にパターンを形成する工程を備える半導体装置の製造方
法において、半導体基板上に、フォトリソグラフィー手
段によりレジストパターンを形成する工程と、前記レジ
ストパターンにイオン注入を行う工程と、酸素ラジカル
によるエッチングを主とする反応で前記レジストパター
ンをエッチングする工程と、前記イオン注入工程により
形成されたレジストパターンの上部変質層を除去する工
程を備えることを特徴とする、半導体装置の製造方法で
あって、これにより上記目的を達成するものである。
にパターンを形成する工程を備える半導体装置の製造方
法において、半導体基板上に、フォトリソグラフィー手
段によりレジストパターンを形成する工程と、前記レジ
ストパターンにイオン注入を行う工程と、酸素ラジカル
によるエッチングを主とする反応で前記レジストパター
ンをエッチングする工程と、前記イオン注入工程により
形成されたレジストパターンの上部変質層を除去する工
程を備えることを特徴とする、半導体装置の製造方法で
あって、これにより上記目的を達成するものである。
【００２０】本出願の請求項８の発明は、前記酸素ラジ
カルによるエッチングを主とする反応で前記レジストパ
ターンをエッチングする工程が、酸素ラジカル反応のみ
を利用したエッチング手段によるエッチングを行う工程
であることを特徴とする請求項７に記載の半導体装置の
製造方法であって、これにより上記目的を達成するもの
である。
カルによるエッチングを主とする反応で前記レジストパ
ターンをエッチングする工程が、酸素ラジカル反応のみ
を利用したエッチング手段によるエッチングを行う工程
であることを特徴とする請求項７に記載の半導体装置の
製造方法であって、これにより上記目的を達成するもの
である。
【００２１】本出願の請求項９の発明は、前記レジスト
パターンの上部変質層を除去する工程が、少なくとも酸
素、窒素、水素原子を構成原子として含有するガス系を
利用する工程であることを特徴とする請求項７または８
に記載の半導体装置の製造方法であって、これにより上
記目的を達成するものである。
パターンの上部変質層を除去する工程が、少なくとも酸
素、窒素、水素原子を構成原子として含有するガス系を
利用する工程であることを特徴とする請求項７または８
に記載の半導体装置の製造方法であって、これにより上
記目的を達成するものである。
【００２２】
【作用】本発明の作用について、後記詳述する本発明の
一実施例を示す図１及び図２の例示を用いて説明する
と、次のとおりである。本発明においては、フォトリソ
グラフィー手段によるレジストパターン形成後、レジス
トパターンにイオン注入を行うが、これにより、図１
（ａ）に示すように、レジストパターン２の上部に変質
層３が形成される。この変質層３は、レジストにイオン
注入が行われたことで、レジスト材料中の分子結合が変
化し、この部分の酸素ラジカルとの反応性が著しく低下
する。即ち、酸素含有プラズマによっては除去され難
い、酸素プラズマに対する硬化層となる。この状態で、
例えばダウンフロータイプの処理装置で、酸素ガスを用
い、プラズマ反応により、例えば酸素ラジカルのみを反
応室に供給し、レジストパターンをエッチングする。こ
の状態では、レジストパターン２の上部（変質層３）以
外の部分、つまりイオン注入が行われていないレジスト
側壁からエッチングされることになり、上部のイオン注
入を行った変質層３′（硬化層）の部分は残る（図１
（ｂ））。そこで、引きつづき、全面に例えば酸素イオ
ンを含む異方性エッチングを行えば、上部の変質層３
（硬化層）の部分を除去することが可能となる。これに
よって、図２に示すように、当初のレジストパターン２
より更に微細かつ縦方向ではレジスト減りの生じていな
いレジストパターン２ａが得られるのである。
一実施例を示す図１及び図２の例示を用いて説明する
と、次のとおりである。本発明においては、フォトリソ
グラフィー手段によるレジストパターン形成後、レジス
トパターンにイオン注入を行うが、これにより、図１
（ａ）に示すように、レジストパターン２の上部に変質
層３が形成される。この変質層３は、レジストにイオン
注入が行われたことで、レジスト材料中の分子結合が変
化し、この部分の酸素ラジカルとの反応性が著しく低下
する。即ち、酸素含有プラズマによっては除去され難
い、酸素プラズマに対する硬化層となる。この状態で、
例えばダウンフロータイプの処理装置で、酸素ガスを用
い、プラズマ反応により、例えば酸素ラジカルのみを反
応室に供給し、レジストパターンをエッチングする。こ
の状態では、レジストパターン２の上部（変質層３）以
外の部分、つまりイオン注入が行われていないレジスト
側壁からエッチングされることになり、上部のイオン注
入を行った変質層３′（硬化層）の部分は残る（図１
（ｂ））。そこで、引きつづき、全面に例えば酸素イオ
ンを含む異方性エッチングを行えば、上部の変質層３
（硬化層）の部分を除去することが可能となる。これに
よって、図２に示すように、当初のレジストパターン２
より更に微細かつ縦方向ではレジスト減りの生じていな
いレジストパターン２ａが得られるのである。
【００２３】ダウンフロータイプの処理装置は、酸素ラ
ジカルのみがエッチングに寄与するものであるが、これ
以外でも、ＥＣＲ放電、マグネトロン放電を利用したエ
ッチング装置においても、ラジカル反応がメインの活性
種になるような条件設定（例えばプラズマ条件、圧力条
件や、アノードカップリング方式にするなどの機構等条
件の設定）を行えば、酸素ラジカルが主たるエッチング
反応を起こすものとして、使用可能である。
ジカルのみがエッチングに寄与するものであるが、これ
以外でも、ＥＣＲ放電、マグネトロン放電を利用したエ
ッチング装置においても、ラジカル反応がメインの活性
種になるような条件設定（例えばプラズマ条件、圧力条
件や、アノードカップリング方式にするなどの機構等条
件の設定）を行えば、酸素ラジカルが主たるエッチング
反応を起こすものとして、使用可能である。
【００２４】イオン注入したレジストの硬化層（変質層
３）は酸素ラジカルとの反応速度は著しく低下する。よ
って、酸素イオン、酸素ラジカルともが反応に寄与する
処理装置を用いる場合においては、イオンのスパッタリ
ング反応によりイオン注入で形成された変質層３（硬化
層）はこれによりエッチングされるが、酸素ラジカルの
多い反応を用いる反応においては、イオン注入で形成さ
れた変質層３（硬化層）と酸素ラジカルとの反応性は低
く、殆どエッチングされない。
３）は酸素ラジカルとの反応速度は著しく低下する。よ
って、酸素イオン、酸素ラジカルともが反応に寄与する
処理装置を用いる場合においては、イオンのスパッタリ
ング反応によりイオン注入で形成された変質層３（硬化
層）はこれによりエッチングされるが、酸素ラジカルの
多い反応を用いる反応においては、イオン注入で形成さ
れた変質層３（硬化層）と酸素ラジカルとの反応性は低
く、殆どエッチングされない。
【００２５】従って、レジストパターンは細るものの、
図１（ｂ）及び図２に示したように、縦方向（図の上下
方向）の膜厚は変化しない。この状態ではイオン注入し
た変質層３が硬化層部分となって廂状に残るので、この
廂部分を含む変質層３を、酸素イオンを含む異方性エッ
チングにてエッチングすることで、パターン幅を変更す
ることなく、廂部分を除去できる。
図１（ｂ）及び図２に示したように、縦方向（図の上下
方向）の膜厚は変化しない。この状態ではイオン注入し
た変質層３が硬化層部分となって廂状に残るので、この
廂部分を含む変質層３を、酸素イオンを含む異方性エッ
チングにてエッチングすることで、パターン幅を変更す
ることなく、廂部分を除去できる。
【００２６】
【実施例】以下本発明の実施例について説明する。な
お、当然のことではあるが、本発明は以下の実施例によ
り限定を受けるものではない。
お、当然のことではあるが、本発明は以下の実施例によ
り限定を受けるものではない。
【００２７】実施例１ 本発明の第１の実施例を図１（ａ）（ｂ）及び図２に基
づいて説明する。この実施例は、本発明を、被エッチン
グ基体１である半導体基板上にレジストマスクを形成し
て、これを用いてパターン形成する場合に適用したもの
である。
づいて説明する。この実施例は、本発明を、被エッチン
グ基体１である半導体基板上にレジストマスクを形成し
て、これを用いてパターン形成する場合に適用したもの
である。
【００２８】本発明は、基板１上にパターンを形成する
に際して、基板１上に、フォトリソグラフィー手段によ
りレジストパターン２を形成する工程と、このレジスト
パターン２にイオン注入を行う工程を行って、図１
（ａ）の構造とし、引き続き、酸素を含有するプラズマ
反応で前記レジストパターン２をエッチングする工程に
よって図１（ｂ）の構造とし、前記イオン注入工程によ
り形成されたレジストパターン２の上部変質層３を除去
する工程を備えて、図２に示す微細なレジストパターン
２ａを得るものであり、このレジストパターン２ａを用
いて所望のパターン形成を行う。
に際して、基板１上に、フォトリソグラフィー手段によ
りレジストパターン２を形成する工程と、このレジスト
パターン２にイオン注入を行う工程を行って、図１
（ａ）の構造とし、引き続き、酸素を含有するプラズマ
反応で前記レジストパターン２をエッチングする工程に
よって図１（ｂ）の構造とし、前記イオン注入工程によ
り形成されたレジストパターン２の上部変質層３を除去
する工程を備えて、図２に示す微細なレジストパターン
２ａを得るものであり、このレジストパターン２ａを用
いて所望のパターン形成を行う。
【００２９】本実施例では、酸素を含有するプラズマ反
応でレジストパターンをエッチングする工程を、酸素ラ
ジカル反応のみを利用したエッチング手段によるエッチ
ングにより行った。具体的には、ダウンフロータイプの
プラズマエッチング装置を用いた。
応でレジストパターンをエッチングする工程を、酸素ラ
ジカル反応のみを利用したエッチング手段によるエッチ
ングにより行った。具体的には、ダウンフロータイプの
プラズマエッチング装置を用いた。
【００３０】また、本実施例では、レジストパターンの
上部変質層３（硬化層）を除去する工程においては、少
なくとも酸素を構成原子として含有するガス系を利用し
た。具体的には、酸素ガスを用いた。
上部変質層３（硬化層）を除去する工程においては、少
なくとも酸素を構成原子として含有するガス系を利用し
た。具体的には、酸素ガスを用いた。
【００３１】更に詳しくは、まず本発明のパターン形成
方法を適応して、被エッチング基体１である半導体基板
上に、従来知られているフォトリソグラフィー方法によ
って、レジストパターン２を形成する。その後、Ａｒ+
（アルゴンイオン）をイオン注入装置によって、エネル
ギー２５ｋｅＶで、１×１０13ケ／ｃｍ2 、全面にイオ
ン注入する。この時レジストパターン２の上部と、基板
１のレジストに覆われていない部分にＡｒが導入され
る。この入射エネルギーよって、レジスト材料が変質
し、表面層に約３０ｎｍの範囲で変質層３が形成される
（図１（ａ））。
方法を適応して、被エッチング基体１である半導体基板
上に、従来知られているフォトリソグラフィー方法によ
って、レジストパターン２を形成する。その後、Ａｒ+
（アルゴンイオン）をイオン注入装置によって、エネル
ギー２５ｋｅＶで、１×１０13ケ／ｃｍ2 、全面にイオ
ン注入する。この時レジストパターン２の上部と、基板
１のレジストに覆われていない部分にＡｒが導入され
る。この入射エネルギーよって、レジスト材料が変質
し、表面層に約３０ｎｍの範囲で変質層３が形成される
（図１（ａ））。
【００３２】その後、荷電粒子が反応に寄与しないよう
なダウンフロータイプの処理装置を用い、酸素ガスの放
電によって酸素ラジカルを供給し、エッチングを行う。
レジストへのイオン注入で形成された変質層３は、酸素
ラジカルに対する硬化層をなし、酸素ラジカルに対して
安定で殆どエッチングされない。一方、変質層３が形成
されていないレジストパターン２の側壁部でレジストと
酸素ラジカルが反応し、エッチングされる（図１
（ｂ））。
なダウンフロータイプの処理装置を用い、酸素ガスの放
電によって酸素ラジカルを供給し、エッチングを行う。
レジストへのイオン注入で形成された変質層３は、酸素
ラジカルに対する硬化層をなし、酸素ラジカルに対して
安定で殆どエッチングされない。一方、変質層３が形成
されていないレジストパターン２の側壁部でレジストと
酸素ラジカルが反応し、エッチングされる（図１
（ｂ））。
【００３３】その後、ＲＩＥ装置等、酸素イオンが反応
に寄与する装置にて、レジストパターンを異方性エッチ
ングする。変質層３（硬化層）は酸素イオンでスパッタ
されるとともに、酸素との反応で除去され、変質（酸素
ラジカルに対して硬化）していない部分が露出する。
に寄与する装置にて、レジストパターンを異方性エッチ
ングする。変質層３（硬化層）は酸素イオンでスパッタ
されるとともに、酸素との反応で除去され、変質（酸素
ラジカルに対して硬化）していない部分が露出する。
【００３４】本実施例によれば、レジストパターン２の
上部が変質層３で覆われているため、等方向にレジスト
をエッチングしても、図１（ｂ）に示すようにパターン
が細る方向でのみエッチングが進行し、レジストの縦方
向のエッチングは進行しない。従って最終的には、パタ
ーンの縦方向の減少は無く、リソグラフィーの限界以上
の細いパターンが形成可能となる。
上部が変質層３で覆われているため、等方向にレジスト
をエッチングしても、図１（ｂ）に示すようにパターン
が細る方向でのみエッチングが進行し、レジストの縦方
向のエッチングは進行しない。従って最終的には、パタ
ーンの縦方向の減少は無く、リソグラフィーの限界以上
の細いパターンが形成可能となる。
【００３５】本実施例によりもたらされる代表的な効果
は、下記のとおりである。 フォトリソグラフィー法による限界解像度以上の微細
パターン（図２のレジストパターン２ａ参照）が、従来
技術の延長で、即ち現行のフォトリソグラフィー技術を
用いながら、形成可能になるという効果がある。 また、被エッチング面に予めイオン注入を行うことに
なり、レジストパターンを用いて下部材料をエッチング
する際、エッチング速度が増大し、処理速度が増大する
効果がある。
は、下記のとおりである。 フォトリソグラフィー法による限界解像度以上の微細
パターン（図２のレジストパターン２ａ参照）が、従来
技術の延長で、即ち現行のフォトリソグラフィー技術を
用いながら、形成可能になるという効果がある。 また、被エッチング面に予めイオン注入を行うことに
なり、レジストパターンを用いて下部材料をエッチング
する際、エッチング速度が増大し、処理速度が増大する
効果がある。
【００３６】実施例２ 次に本発明の第２の実施例を示す。上記の第１の実施例
では、イオン注入して形成された変質層３（硬化層）を
酸素イオンを含むエッチング装置にてＲＩＥしたが、酸
素ラジカルによるパターンの細りも若干進行する。そこ
で、この第２の実施例では、レジストを等方的にエッチ
ング後、レジスト上部の硬化層を水素、窒素を含有する
ガス系にてエッチングするものである。
では、イオン注入して形成された変質層３（硬化層）を
酸素イオンを含むエッチング装置にてＲＩＥしたが、酸
素ラジカルによるパターンの細りも若干進行する。そこ
で、この第２の実施例では、レジストを等方的にエッチ
ング後、レジスト上部の硬化層を水素、窒素を含有する
ガス系にてエッチングするものである。
【００３７】第１の実施例で示したように、サンプルを
図１（ｂ）で示したように、ＥＣＲを利用したエッチン
グ装置にて下記の条件でエッチングする。
図１（ｂ）で示したように、ＥＣＲを利用したエッチン
グ装置にて下記の条件でエッチングする。
【００３８】Ｏ2 ＝１００ｓｃｃｍ 圧力＝３０ｍｔｏｒｒ μ波パワー＝４００ｍＡ ＲＦバイアス＝０Ｗ
【００３９】ここで、基板にかかる高周波電力を印加し
ていないため、酸素イオンが存在していても殆ど入射イ
オンエネルギーは無く、酸素ラジカルがメインの反応が
進行する。よって、レジストパターン２の側壁からエッ
チングが進行する。
ていないため、酸素イオンが存在していても殆ど入射イ
オンエネルギーは無く、酸素ラジカルがメインの反応が
進行する。よって、レジストパターン２の側壁からエッ
チングが進行する。
【００４０】所定のエッチングの後、下記の条件に変更
する。 ＮＨ3 ＝１００ｓｃｃｍ 圧力＝１０ｍｔｏｒｒ μ波パワー＝４００ｍＡ ＲＦバイアス＝１０Ｗ
する。 ＮＨ3 ＝１００ｓｃｃｍ 圧力＝１０ｍｔｏｒｒ μ波パワー＝４００ｍＡ ＲＦバイアス＝１０Ｗ
【００４１】アンモニアガス（ＮＨ3 ）の放電分解して
形成された水素イオンの入射によって、上部のレジスト
変質層が還元反応によってエッチング除去される。ま
た、放電で形成されて窒素イオンによってもレジスト上
面は異方性エッチングされ、レジスト２の幅に変更無
く、上部の変質層３（硬化層）のみが除去される。
形成された水素イオンの入射によって、上部のレジスト
変質層が還元反応によってエッチング除去される。ま
た、放電で形成されて窒素イオンによってもレジスト上
面は異方性エッチングされ、レジスト２の幅に変更無
く、上部の変質層３（硬化層）のみが除去される。
【００４２】本実施例では、実施例１と同様の効果が得
られ、しかもパターンの細りの進行を更に抑制できる。
られ、しかもパターンの細りの進行を更に抑制できる。
【００４３】
【発明の効果】本発明のパターン形成方法及び該パター
ン形成方法を用いた半導体装置の製造方法によれば、フ
ォトリソグラフィー法による限界解像度以上の微細パタ
ーンが、従来技術の延長で、即ち現行のフォトリソグラ
フィー技術を用いながら、形成可能になるという効果が
ある。また、被エッチング面に予めイオン注入を行うこ
とで、レジストパターンを用いて下部材料をエッチング
する際、エッチング速度が増大し、処理速度が増大する
効果を得るように構成できる。
ン形成方法を用いた半導体装置の製造方法によれば、フ
ォトリソグラフィー法による限界解像度以上の微細パタ
ーンが、従来技術の延長で、即ち現行のフォトリソグラ
フィー技術を用いながら、形成可能になるという効果が
ある。また、被エッチング面に予めイオン注入を行うこ
とで、レジストパターンを用いて下部材料をエッチング
する際、エッチング速度が増大し、処理速度が増大する
効果を得るように構成できる。
【図１】本発明の実施例１の工程（１）（２）を示す概
略断面図である。
略断面図である。
【図２】本発明の実施例１の工程（３）を示す概略断面
図である。
図である。
【図３】背景技術の工程（１）を示す概略断面図であ
る。
る。
【図４】背景技術の工程（２）を示す概略断面図であ
る。
る。
１ パターンを形成すべき基体である基板（半導体基
板） ２ レジストパターン ３ レジストの変質層（硬化層）
板） ２ レジストパターン ３ レジストの変質層（硬化層）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/30 ５７０
Claims (9)
- 【請求項１】基板上にパターンを形成する方法におい
て、 基板上に、フォトリソグラフィー手段によりレジストパ
ターンを形成する工程と、 前記レジストパターンにイオン注入を行う工程と、 酸素ラジカルによるエッチングを主とする反応で前記レ
ジストパターンをエッチングする工程と、 前記イオン注入工程により形成されたレジストパターン
の上部変質層を除去する工程を備えることを特徴とす
る、パターン形成方法。 - 【請求項２】前記酸素ラジカルによるエッチングを主と
する反応で前記レジストパターンをエッチングする工程
が、酸素を含有するプラズマ反応によるエッチング手段
によりエッチングを行う工程であることを特徴とする請
求項１に記載のパターン形成方法。 - 【請求項３】前記酸素ラジカルによるエッチングを主と
する反応で前記レジストパターンをエッチングする工程
が、酸素ラジカルによる反応のみを利用したエッチング
手段によりエッチングを行う工程であることを特徴とす
る請求項１または２に記載のパターン形成方法。 - 【請求項４】前記レジストパターンの上部変質層を除去
する工程が、少なくとも酸素、窒素、水素原子を構成原
子として含有するガス系を利用する工程であることを特
徴とする請求項１ないし３のいずれかに記載のパターン
形成方法。 - 【請求項５】前記レジストパターンの上部変質層を除去
する工程が、酸素イオンによるエッチング反応を主とす
るエッチングを用いた工程であることを特徴とする請求
項４に記載のパターン形成方法。 - 【請求項６】前記レジストパターンの上部変質層を除去
する工程が、ＮＨ3 を含むガス系を利用する工程である
ことを特徴とする請求項４に記載のパターン形成方法。 - 【請求項７】半導体基板上にパターンを形成する工程を
備える半導体装置の製造方法において、 半導体基板上に、フォトリソグラフィー手段によりレジ
ストパターンを形成する工程と、 前記レジストパターンにイオン注入を行う工程と、 酸素ラジカルによるエッチングを主とする反応で前記レ
ジストパターンをエッチングする工程と、 前記イオン注入工程により形成されたレジストパターン
の上部変質層を除去する工程を備えることを特徴とす
る、半導体装置の製造方法。 - 【請求項８】前記酸素ラジカルによるエッチングを主と
する反応で前記レジストパターンをエッチングする工程
が、酸素ラジカル反応のみを利用したエッチング手段に
よるエッチングを行う工程であることを特徴とする請求
項７に記載の半導体装置の製造方法。 - 【請求項９】前記レジストパターンの上部変質層を除去
する工程が、少なくとも酸素、窒素、水素原子を構成原
子として含有するガス系を利用する工程であることを特
徴とする請求項７または８に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17659894A JPH0845906A (ja) | 1994-07-28 | 1994-07-28 | パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17659894A JPH0845906A (ja) | 1994-07-28 | 1994-07-28 | パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845906A true JPH0845906A (ja) | 1996-02-16 |
Family
ID=16016375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17659894A Pending JPH0845906A (ja) | 1994-07-28 | 1994-07-28 | パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845906A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544698B1 (en) | 2001-06-27 | 2003-04-08 | University Of South Florida | Maskless 2-D and 3-D pattern generation photolithography |
| US6764796B2 (en) | 2001-06-27 | 2004-07-20 | University Of South Florida | Maskless photolithography using plasma displays |
| JP2004530922A (ja) * | 2001-03-28 | 2004-10-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | サブリソグラフィフォトレジストフィーチャーを形成するプロセス |
| JP2004533110A (ja) * | 2001-03-28 | 2004-10-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｅビーム放射を使用した、改良されたトランジスタゲート |
| KR100506886B1 (ko) * | 1998-09-21 | 2005-09-26 | 주식회사 하이닉스반도체 | 반도체소자의 미세패턴 형성방법 |
| US6998219B2 (en) | 2001-06-27 | 2006-02-14 | University Of South Florida | Maskless photolithography for etching and deposition |
| US7115447B2 (en) | 2002-07-01 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing semiconductor device including forming LDD region using conductive layer as mask |
| JP2007305976A (ja) * | 2006-05-09 | 2007-11-22 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| US7573561B2 (en) | 2001-06-27 | 2009-08-11 | University Of South Florida | Method and apparatus for maskless photolithography |
| WO2010010706A1 (ja) * | 2008-07-24 | 2010-01-28 | キヤノンアネルバ株式会社 | レジストトリミング方法及びトリミング装置 |
| JP2010192197A (ja) * | 2009-02-17 | 2010-09-02 | Tokyo Electron Ltd | 基板処理装置及び基板処理方法 |
| JP2011166061A (ja) * | 2010-02-15 | 2011-08-25 | Toshiba Corp | 半導体装置の製造方法 |
| JP2015037166A (ja) * | 2013-08-16 | 2015-02-23 | 株式会社アルバック | レジスト剥離方法およびレジスト剥離装置 |
-
1994
- 1994-07-28 JP JP17659894A patent/JPH0845906A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506886B1 (ko) * | 1998-09-21 | 2005-09-26 | 주식회사 하이닉스반도체 | 반도체소자의 미세패턴 형성방법 |
| JP2004530922A (ja) * | 2001-03-28 | 2004-10-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | サブリソグラフィフォトレジストフィーチャーを形成するプロセス |
| JP2004533110A (ja) * | 2001-03-28 | 2004-10-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｅビーム放射を使用した、改良されたトランジスタゲート |
| US6544698B1 (en) | 2001-06-27 | 2003-04-08 | University Of South Florida | Maskless 2-D and 3-D pattern generation photolithography |
| US6764796B2 (en) | 2001-06-27 | 2004-07-20 | University Of South Florida | Maskless photolithography using plasma displays |
| US6998219B2 (en) | 2001-06-27 | 2006-02-14 | University Of South Florida | Maskless photolithography for etching and deposition |
| US7572573B2 (en) | 2001-06-27 | 2009-08-11 | University Of South Florida | Maskless photolithography for etching and deposition |
| US7573561B2 (en) | 2001-06-27 | 2009-08-11 | University Of South Florida | Method and apparatus for maskless photolithography |
| US7402525B2 (en) | 2002-07-01 | 2008-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7115447B2 (en) | 2002-07-01 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing semiconductor device including forming LDD region using conductive layer as mask |
| JP2007305976A (ja) * | 2006-05-09 | 2007-11-22 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| WO2010010706A1 (ja) * | 2008-07-24 | 2010-01-28 | キヤノンアネルバ株式会社 | レジストトリミング方法及びトリミング装置 |
| JP2010192197A (ja) * | 2009-02-17 | 2010-09-02 | Tokyo Electron Ltd | 基板処理装置及び基板処理方法 |
| JP2011166061A (ja) * | 2010-02-15 | 2011-08-25 | Toshiba Corp | 半導体装置の製造方法 |
| US8313998B2 (en) | 2010-02-15 | 2012-11-20 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| JP2015037166A (ja) * | 2013-08-16 | 2015-02-23 | 株式会社アルバック | レジスト剥離方法およびレジスト剥離装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6716570B2 (en) | Low temperature resist trimming process | |
| US5976769A (en) | Intermediate layer lithography | |
| US8093155B2 (en) | Method of controlling striations and CD loss in contact oxide etch | |
| US5804088A (en) | Intermediate layer lithography | |
| JP3406302B2 (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| US6716571B2 (en) | Selective photoresist hardening to facilitate lateral trimming | |
| US5910453A (en) | Deep UV anti-reflection coating etch | |
| US5965461A (en) | Controlled linewidth reduction during gate pattern formation using a spin-on barc | |
| KR100434133B1 (ko) | 중간층리쏘그래피 | |
| JPH0845906A (ja) | パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法 | |
| JPH065560A (ja) | 半導体装置の製造方法 | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| US6723652B1 (en) | Dry etching method and method of manufacturing semiconductor apparatus | |
| US6232048B1 (en) | Method for preparing narrow photoresist lines | |
| US7105099B2 (en) | Method of reducing pattern pitch in integrated circuits | |
| US20070161255A1 (en) | Method for etching with hardmask | |
| JP3445584B2 (ja) | 反射防止膜のエッチング方法 | |
| KR100434132B1 (ko) | 중간층리쏘그래피 | |
| US6541387B1 (en) | Process for implementation of a hardmask | |
| KR0172856B1 (ko) | 미세패턴 형성방법 | |
| JPH06318576A (ja) | ドライエッチング方法 | |
| JPH06244157A (ja) | 半導体装置の製造方法 | |
| JPH10209166A (ja) | 半導体装置の製造方法 | |
| JP2000138287A (ja) | 半導体素子のワイングラス状コンタクトホール形成方法 | |
| KR20010083475A (ko) | 미세패턴 형성방법 |