JPH10209166A

JPH10209166A - 半導体装置の製造方法

Info

Publication number: JPH10209166A
Application number: JP985997A
Authority: JP
Inventors: Nobuyuki Takakura; 信之高倉
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1997-01-23
Filing date: 1997-01-23
Publication date: 1998-08-07

Abstract

(57)【要約】【課題】ゲート酸化膜にダメージを与えて劣化させる
ことなく、微細な金属配線パターンを形成することので
きる半導体装置の製造方法を提供する。【解決手段】ウェハ上にアルミニウム（Ａｌ）薄膜１
を堆積し、Ａｌ薄膜１上にフォトレジスト２を塗布し、
フォトリソグラフィ工程によりフォトレジスト２を所定
形状にパターニングし、パターニングされたフォトレジ
スト２をマスクとしてＲＩＥによりＡｌ薄膜１のエッチ
ングを行う。この時、全体のエッチング時間の９０％ま
でエッチングを行い、残りのＡｌ薄膜１を燐酸によって
エッチングすることにより除去する。そして、フォトレ
ジスト２をプラズマアッシング等により除去し、Ａｌ配
線パターンを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであり、特に、プラズマダメージを与
えずに微細な金属配線パターンを形成するエッチング方
法に関する。

【０００２】

【従来の技術】従来、ＲＩＥ（Reactive Ion Etchin
g）装置等によりアルミニウム（Ａｌ）薄膜に対して異
方性プラズマエッチングを行うことによりＡｌ薄膜のパ
ターニングを行って配線を形成していた。

【０００３】

【発明が解決しようとする課題】ところが、上述の場
合、エッチングの終点付近でＡｌパターンが他のＡｌパ
ターンと孤立すると、イオンまたは電子が被エッチング
膜の側面を通してポリシリコン等から成る絶縁ゲート中
に入り、絶縁ゲートを帯電させ、ゲート酸化膜を劣化さ
せたり、破壊したりするという問題があった。

【０００４】また、燐酸等のエッチャントや等方性プラ
ズマエッチングを用いると、ＲＩＥにおけるダメージの
問題は生じないものの、サイドエッチングにより微細な
パターンを形成できないという問題があった。

【０００５】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、ゲート酸化膜にダメ
ージを与えて劣化させることなく、微細な金属配線パタ
ーンを形成することのできる半導体装置の製造方法を提
供することにある。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
金属膜上にレジストパターンを形成し、該レジストパタ
ーンをマスクとして前記金属膜をイオンを用いた異方性
エッチングにより除去して前記金属膜のパターニングを
行うようにした半導体装置の製造方法において、前記金
属膜の異方性エッチングを途中まで行い、残りの前記金
属膜を液体のエッチャントまたは中性のプラズマラジカ
ルを用いて等方性エッチングを行うことにより前記金属
膜のパターニングを行うようにしたことを特徴とするも
のである。

【０００７】請求項２記載の発明は、請求項１記載の半
導体装置の製造方法において、前記残りの金属膜に、前
記レジストパターンをマスクとしてイオン注入を行うこ
とにより、前記金属膜をアモルファス化したことを特徴
とするものである。

【０００８】請求項３記載の発明は、請求項１記載の半
導体装置の製造方法において、前記レジストパターンを
マスクとして酸素の斜めイオン注入をおこなうことによ
り、前記レジストパターン下部の前記金属膜側壁及び前
記残りの金属膜中に金属酸化膜を形成し、前記残りの金
属膜中に形成された前記金属酸化膜をイオンを用いた異
方性エッチングにより除去し、前記残りの金属膜を液体
のエッチャントまたは中性のプラズマラジカルを用いて
等方性エッチングを行うことにより前記金属膜のパター
ニングを行うようにしたことを特徴とするものである。

【０００９】請求項４記載の発明は、請求項３記載の半
導体装置の製造方法において、前記金属酸化膜が除去さ
れた前記金属膜中に、前記レジストパターンをマスクと
してイオン注入を行うことにより、前記金属膜をアモル
ファス化したことを特徴とするものである。

【００１０】請求項５記載の発明は、金属膜上に第一酸
化膜及びレジストパターンを形成し、該レジストパター
ンをマスクとして前記第一酸化膜のエッチングを行うこ
とにより前記第一酸化膜のパターニングを行い、パター
ニングされた第一酸化膜をマスクとして前記金属膜を途
中までイオンを用いた異方性エッチングにより除去し、
前記金属膜の前記異方性エッチングが行われた面側全面
に第二酸化膜を形成し、前記金属膜が露出するまで前記
第二酸化膜のエッチングを行うことにより、前記第一酸
化膜下部の前記金属膜側壁に前記第二酸化膜より成るサ
イドウォールを形成し、前記第一酸化膜及び前記サイド
ウォールをマスクとして、残りの前記金属膜を液体のエ
ッチャントまたは中性のプラズマラジカルを用いて等方
性エッチングを行うことにより前記金属膜のパターニン
グを行うようにしたことを特徴とするものである。

【００１１】

【発明の実施の形態】以下、本発明の実施形態について
図面に基づき説明する。

【００１２】＝実施形態１＝図１は、本発明の一実施形態に係る半導体装置の製造行
程を示す略断面図である。ウェハ（図示せず）上にアル
ミニウム（Ａｌ）薄膜１を１μｍ堆積し、Ａｌ薄膜１上
にフォトレジスト２を塗布し、フォトリソグラフィー工
程によりフォトレジスト２を所定形状にパターニングす
る（図１（ａ））。

【００１３】次に、所定形状にパターニングされたフォ
トレジスト２をマスクとして、ＲＩＥによりＡｌ薄膜１
のエッチングを行う。このとき、全体のエッチング時間
の９０％までエッチングを行い（図１（ｂ））、残りの
Ａｌ薄膜１を燐酸によってエッチングすることにより除
去する（図１（ｃ））。

【００１４】最後に、プラズマアッシング等によりフォ
トレジスト２を除去し、Ａｌ配線パターンを形成する
（図１（ｄ））。

【００１５】従って、本実施形態においては、全体のエ
ッチング時間の９０％をＲＩＥによりエッチングし、残
りのＡｌ薄膜１を燐酸を用いてエッチングするようにし
たので、全体を燐酸でエッチングするよりも僅かなサイ
ドエッチング量ですみ、また、ＲＩＥによりポリシリコ
ン等から成る絶縁ゲートを帯電させることがなくなり、
ゲート酸化膜にダメージを与えて劣化させることもな
い。

【００１６】＝実施形態２＝図２は、本発明の他の実施形態に係る半導体装置の製造
行程を示す略断面図である。ウェハ（図示せず）上にＡ
ｌ薄膜１を１μｍ堆積し、Ａｌ薄膜１上にフォトレジス
ト２を塗布し、フォトリソグラフィ行程によりフォトレ
ジスト２を所定形状にパターニングする（図２
（ａ））。

【００１７】次に、所定形状にパターニングされたフォ
トレジスト２をマスクとして、ＲＩＥによりＡｌ薄膜１
のエッチングを行う。このとき、全体のエッチング時間
の９０％までエッチングを行い（図２（ｂ））、所定形
状にパターニングされたフォトレジスト２をマスクとし
てアルゴン（Ａｒ）＋イオンをＡｌ薄膜１にイオン注入
する。このとき、Ａｒ＋イオンがイオン注入されたＡｌ
薄膜１は、アモルファス化されたＡｌ薄膜３となる（図
２（ｃ））。なお、本実施形態に用いたイオン注入の条
件は、加速電圧８０ＫｅＶ，ドーズ量３×１０¹⁵／ｃｍ
²であるが、これに限定されるものではない。

【００１８】最後に、Ａｌ薄膜３を燐酸によってエッチ
ングし（図２（ｄ））、プラズマアッシング等によりフ
ォトレジスト２を除去して、Ａｌ配線パターンを形成す
る（図２（ｅ））。

【００１９】従って、本実施形態においては、全体のエ
ッチング時間の９０％をＲＩＥによりエッチングし、残
りのＡｌ薄膜１を燐酸を用いてエッチングするようにし
たので、全体を燐酸でエッチングするよりも僅かなサイ
ドエッチング量ですみ、また、ＲＩＥによりポリシリコ
ン等から成る絶縁ゲートを帯電させることがなくなり、
ゲート酸化膜にダメージを与えて劣化させることもな
い。

【００２０】また、Ａｒ＋イオンを注入してアモルファ
ス化されたＡｌ薄膜３を形成し、アモルファス化された
Ａｌ薄膜３を燐酸によりエッチングするようにしたの
で、Ａｌ薄膜１に対して燐酸によるエッチングレートが
大きくなり、実施形態１よりもさらにサイドエッチング
量が小さくてすむ。

【００２１】＝実施形態３＝図３は、本発明の他の実施形態に係る半導体装置の製造
行程を示す略断面図である。ウェハ（図示せず）上にＡ
ｌ薄膜１を１μｍ堆積し、Ａｌ薄膜１上にフォトレジス
ト２を塗布し、フォトリソグラフィ行程によりフォトレ
ジスト２を所定形状にパターニングする。

【００２２】次に、パターニングされたフォトレジスト
２をマスクとして、ＲＩＥによりＡｌ薄膜１のエッチン
グを行う。このとき、全体のエッチング時間の９０％ま
でエッチングを行う（図３（ａ））。

【００２３】次に、ウェハ垂直面に対して３０゜の角度
から酸素（Ｏ）＋イオンをイオン注入して、フォトレジ
スト２に覆われていない箇所にアルミナ（Ａｌ₂Ｏ₃）４
を形成する（図３（ｂ））。

【００２４】なお、本実施形態に用いたイオン注入の条
件は、加速電圧５０ＫｅＶ，ドーズ量３×１０¹⁵／ｃｍ
²であるが、これに限定されるものではない。

【００２５】次に、Ａｌ薄膜１の底面に形成されたアル
ミナ４をＲＩＥにより除去し（図３（ｃ））、残りの底
面に形成されたＡｌ薄膜１を燐酸によりエッチングして
除去する（図３（ｄ））。このとき、アルミナ４により
側面が保護されているＡｌ薄膜１は燐酸によりエッチン
グされることがない。

【００２６】最後に、プラズマアッシング等によりフォ
トレジスト２を除去して、Ａｌ配線パターンを形成する
（図３（ｅ））。

【００２７】従って、本実施形態においては、ウェハ表
面近傍のＡｌ薄膜１を燐酸によりエッチングするように
したので、ＲＩＥによりポリシリコン等から成る絶縁ゲ
ートを帯電させることがなくなり、ゲート酸化膜にダメ
ージを与えて劣化させることもない。

【００２８】また、Ａｌ薄膜１の側面にアルミナ４を形
成した後、燐酸により底面に形成されたＡｌ薄膜１をエ
ッチングするようにしたので、ウェハ（図示せず）表面
近傍のＡｌ薄膜１の側面のみがサイドエッチングされる
だけですむ。

【００２９】＝実施形態４＝図４は、本発明の他の実施形態に係る半導体装置の製造
行程を示す略断面図である。ウェハ（図示せず）上にＡ
ｌ薄膜１を１μｍ堆積し、Ａｌ薄膜１上にフォトレジス
ト２を塗布し、フォトリソグラフィ行程によりフォトレ
ジスト２を所定形状にパターニングする。

【００３０】次に、パターニングされたフォトレジスト
２をマスクとして、ＲＩＥによりＡｌ薄膜１のエッチン
グを行う。このとき、全体のエッチング時間の９０％ま
でエッチングを行う（図４（ａ））。

【００３１】次に、ウェハ垂直面に対して３０゜の角度
から酸素（Ｏ）＋イオンをイオン注入して、フォトレジ
スト２に覆われていない箇所にアルミナ（Ａｌ₂Ｏ₃）４
を形成する（図４（ｂ））。

【００３２】なお、本実施形態に用いたイオン注入の条
件は、加速電圧５０ＫｅＶ，ドーズ量３×１０¹⁵／ｃｍ
²であるが、これに限定されるものではない。

【００３３】次に、Ａｌ薄膜１の底面に形成されたアル
ミナ４をＲＩＥにより除去し（図４（ｃ））、所定形状
にパターニングされたフォトレジスト２をマスクとして
アルゴン（Ａｒ）＋イオンをＡｌ薄膜１にイオン注入す
る。このとき、Ａｒ＋イオンがイオン注入されたＡｌ薄
膜１は、アモルファス化されたＡｌ薄膜３となる（図４
（ｄ））。なお、本実施形態に用いたイオン注入の条件
は、加速電圧５０ＫｅＶ，ドーズ量３×１０¹⁵／ｃｍ²
であるが、これに限定されるものではない。

【００３４】最後に、Ａｌ薄膜３を燐酸によってエッチ
ングし、プラズマアッシング等によりフォトレジスト２
を除去して、Ａｌ配線パターンを形成する（図４
（ｅ））。

【００３５】従って、本実施形態においては、全体のエ
ッチング時間の９０％をＲＩＥによりエッチングし、Ａ
ｌ配線１の側面にアルミナ４を形成した後、ウェハ（図
示せず）表面に形成されたアモルファス化されたＡｌ配
線３を燐酸によりエッチングするようにしたので、僅か
なサイドエッチング量ですみ、また、ＲＩＥによりポリ
シリコン等から成る絶縁ゲートを帯電させることがなく
なり、ゲート酸化膜にダメージを与えて劣化させること
もない。

【００３６】また、Ａｒ＋イオンを注入することにより
アモルファス化されたＡｌ薄膜３を燐酸によりエッチン
グするようにしたので、Ａｌ薄膜１に対して燐酸による
エッチングレートが大きくなり、実施形態３よりもさら
にサイドエッチング量が小さくてすむ。

【００３７】＝実施形態５＝図５は、本発明の他の実施形態に係る半導体装置の製造
行程を示す略断面図である。ウェハ（図示せず）上にＡ
ｌ薄膜１を１μｍ堆積し、Ａｌ薄膜１上にプラズマＣＶ
Ｄ法等により酸化膜５を１０００Å堆積する。

【００３８】次に、酸化膜５上にフォトレジスト２を塗
布し、フォトリソグラフィ行程によりフォトレジスト２
を所定形状にパターニングし、パターニングされたフォ
トレジスト２をマスクとして酸化膜５のエッチングを行
うことにより、酸化膜５を所定形状にパターニングし
（図５（ａ））、プラズマアッシング等によりフォトレ
ジスト２を除去する。

【００３９】次に、所定形状にパターニングされた酸化
膜５をマスクとしてＲＩＥによりＡｌ薄膜１のエッチン
グを行う。このとき、全体のエッチング時間の９０％ま
でエッチングを行う（図５（ｂ））。

【００４０】次に、ウェハ（図示せず）のＡｌ薄膜１が
形成された面側全面にプラズマＣＶＤ法等により酸化膜
６を１０００Å堆積し（図５（ｃ））、ウェハの酸化膜
６が形成された面側全面をＲＩＥによりＡｌ薄膜１が露
出するまでエッチングを行う（図５（ｄ））。このと
き、Ａｌ薄膜１により形成された段差の側壁には酸化膜
のサイドウォールが形成される。

【００４１】次に、酸化膜５，６をマスクとして燐酸に
よりＡｌ薄膜１のエッチングを行い（図５（ｅ））、最
後に酸化膜５，６をエッチングにより除去してＡｌ配線
パターンを形成する（図５（ｆ））。

【００４２】従って、本実施形態においては、Ａｌ薄膜
１から成る段差の側面及び上面を酸化膜５，６により覆
い、酸化膜５，６をマスクとして燐酸によりＡｌ薄膜１
のエッチングを行うようにしたので、Ａｌ薄膜１とウェ
ハ（図示せず）表面とで形成されるエッジ部分のＡｌ薄
膜１の側面が僅かにサイドエッチングされるのみです
む。

【００４３】また、ウェハ表面近傍では燐酸を用いてエ
ッチングを行うようにしているので、ＲＩＥによりポリ
シリコン等から成る絶縁ゲートを帯電させることがなく
なり、ゲート酸化膜にダメージを与えて劣化させること
もない。

【００４４】なお、実施形態１〜５における各膜の膜厚
は、本実施形態の膜厚に限定されるものではない。ま
た、実施形態１〜５においては、ＲＩＥによるＡｌ薄膜
１のエッチングを、全体のエッチング時間の９０％まで
行うようにしたが、これに限定される必要はない。更
に、実施形態１〜５においては燐酸によりＡｌ薄膜１，
３のエッチングを行うようにしたが、これに限定される
必要はなく、例えば他の液体のエッチャントや中性のプ
ラズマラジカル等を用いてエッチングを行うようにして
も良い。

【００４５】

【発明の効果】請求項１記載の発明は、金属膜上にレジ
ストパターンを形成し、レジストパターンをマスクとし
て金属膜をイオンを用いた異方性エッチングにより除去
して金属膜のパターニングを行うようにした半導体装置
の製造方法において、金属膜の異方性エッチングを途中
まで行い、残りの金属膜を液体のエッチャントまたは中
性のプラズマラジカルを用いて等方性エッチングを行う
ことにより金属膜のパターニングを行うようにしたの
で、全体を液体のエッチャントでエッチングするよりも
僅かなサイドエッチング量ですみ、また、イオンを用い
た異方性エッチングにより絶縁ゲートを帯電させること
がなくなり、ゲート酸化膜にダメージを与えて劣化させ
ることなく、微細な金属配線パターンを形成することの
できる半導体装置の製造方法を提供することができた。

【００４６】請求項２記載の発明は、請求項１記載の半
導体装置の製造方法において、残りの金属膜に、レジス
トパターンをマスクとしてイオン注入を行うことによ
り、金属膜をアモルファス化したので、エッチングレー
トが大きくなり、さらにサイドエッチング量が小さくて
すむ。

【００４７】請求項３記載の発明は、請求項１記載の半
導体装置の製造方法において、レジストパターンをマス
クとして酸素の斜めイオン注入をおこなうことにより、
レジストパターン下部の金属膜側壁及び残りの金属膜中
に金属酸化膜を形成し、残りの金属膜中に形成された金
属酸化膜をイオンを用いた異方性エッチングにより除去
し、残りの金属膜を液体のエッチャントまたは中性のプ
ラズマラジカルを用いて等方性エッチングを行うことに
より金属膜のパターニングを行うようにしたので、金属
酸化膜が形成されている箇所はサイドエッチングがされ
ない。

【００４８】請求項４記載の発明は、請求項３記載の半
導体装置の製造方法において、金属酸化膜が除去された
金属膜中に、レジストパターンをマスクとしてイオン注
入を行うことにより、金属膜をアモルファス化したの
で、エッチングレートが大きくなり、さらにサイドエッ
チング量が小さくてすむ。

【００４９】請求項５記載の発明は、金属膜上に第一酸
化膜及びレジストパターンを形成し、レジストパターン
をマスクとして第一酸化膜のエッチングを行うことによ
り第一酸化膜のパターニングを行い、パターニングされ
た第一酸化膜をマスクとして金属膜を途中までイオンを
用いた異方性エッチングにより除去し、金属膜の異方性
エッチングが行われた面側全面に第二酸化膜を形成し、
金属膜が露出するまで第二酸化膜のエッチングを行うこ
とにより、第一酸化膜下部の金属膜側壁に第二酸化膜よ
り成るサイドウォールを形成し、第一酸化膜及びサイド
ウォールをマスクとして、残りの金属膜を液体のエッチ
ャントまたは中性のプラズマラジカルを用いて等方性エ
ッチングを行うことにより金属膜のパターニングを行う
ようにしたので、全体を液体のエッチャントでエッチン
グするよりも僅かなサイドエッチング量ですみ、また、
イオンを用いた異方性エッチングにより絶縁ゲートを帯
電させることがなくなり、ゲート酸化膜にダメージを与
えて劣化させることなく、微細な金属配線パターンを形
成することのできる半導体装置の製造方法を提供するこ
とができた。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る半導体装置の製造行
程を示す略断面図である。

【図２】本発明の他の実施形態に係る半導体装置の製造
行程を示す略断面図である。

【図３】本発明の他の実施形態に係る半導体装置の製造
行程を示す略断面図である。

【図４】本発明の他の実施形態に係る半導体装置の製造
行程を示す略断面図である。

【図５】本発明の他の実施形態に係る半導体装置の製造
行程を示す略断面図である。

【符号の説明】

１アルミニウム（Ａｌ）薄膜２フォトレジスト３アルミニウム（Ａｌ）薄膜４アルミナ５，６酸化膜

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年６月１３日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】＝実施形態１＝図１は、本発明の一実施形態に係る半導体装置の製造工
程を示す略断面図である。ウェハ（図示せず）上にアル
ミニウム（Ａｌ）薄膜１を１μｍ堆積し、Ａｌ薄膜１上
にフォトレジスト２を塗布し、フォトリソグラフィー工
程によりフォトレジスト２を所定形状にパターニングす
る（図１（ａ））。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１６

【補正方法】変更

【補正内容】

【００１６】＝実施形態２＝図２は、本発明の他の実施形態に係る半導体装置の製造
工程を示す略断面図である。ウェハ（図示せず）上にＡ
ｌ薄膜１を１μｍ堆積し、Ａｌ薄膜１上にフォトレジス
ト２を塗布し、フォトリソグラフィ工程によりフォトレ
ジスト２を所定形状にパターニングする（図２
（ａ））。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】次に、所定形状にパターニングされたフォ
トレジスト２をマスクとして、ＲＩＥによりＡｌ薄膜１
のエッチングを行う。このとき、全体のエッチング時間
の９０％までエッチングを行い（図２（ｂ））、所定形
状にパターニングされたフォトレジスト２をマスクとし
てアルゴン（Ａｒ ⁺）イオンをＡｌ薄膜１にイオン注入
する。このとき、Ａｒ ⁺ イオンがイオン注入されたＡｌ
薄膜１は、アモルファス化されたＡｌ薄膜３となる（図
２（ｃ））。なお、本実施形態に用いたイオン注入の条
件は、加速電圧８０ＫｅＶ，ドーズ量３×１０¹⁵／ｃｍ
²であるが、これに限定されるものではない。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００２０

【補正方法】変更

【補正内容】

【００２０】また、Ａｒ ⁺ イオンを注入してアモルファ
ス化されたＡｌ薄膜３を形成し、アモルファス化された
Ａｌ薄膜３を燐酸によりエッチングするようにしたの
で、Ａｌ薄膜１に対して燐酸によるエッチングレートが
大きくなり、実施形態１よりもさらにサイドエッチング
量が小さくてすむ。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】変更

【補正内容】

【００２１】＝実施形態３＝図３は、本発明の他の実施形態に係る半導体装置の製造
工程を示す略断面図である。ウェハ（図示せず）上にＡ
ｌ薄膜１を１μｍ堆積し、Ａｌ薄膜１上にフォトレジス
ト２を塗布し、フォトリソグラフィ工程によりフォトレ
ジスト２を所定形状にパターニングする。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】次に、ウェハ垂直面に対して３０゜の角度
から酸素（Ｏ ⁺）イオンをイオン注入して、フォトレジ
スト２に覆われていない箇所にアルミナ（Ａｌ₂Ｏ₃）４
を形成する（図３（ｂ））。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００２９

【補正方法】変更

【補正内容】

【００２９】＝実施形態４＝図４は、本発明の他の実施形態に係る半導体装置の製造
工程を示す略断面図である。ウェハ（図示せず）上にＡ
ｌ薄膜１を１μｍ堆積し、Ａｌ薄膜１上にフォトレジス
ト２を塗布し、フォトリソグラフィ工程によりフォトレ
ジスト２を所定形状にパターニングする。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００３１

【補正方法】変更

【補正内容】

【００３１】次に、ウェハ垂直面に対して３０゜の角度
から酸素（Ｏ ⁺）イオンをイオン注入して、フォトレジ
スト２に覆われていない箇所にアルミナ（Ａｌ₂Ｏ₃）４
を形成する（図４（ｂ））。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００３３

【補正方法】変更

【補正内容】

【００３３】次に、Ａｌ薄膜１の底面に形成されたアル
ミナ４をＲＩＥにより除去し（図４（ｃ））、所定形状
にパターニングされたフォトレジスト２をマスクとして
アルゴン（Ａｒ ⁺）イオンをＡｌ薄膜１にイオン注入す
る。このとき、Ａｒ ⁺ イオンがイオン注入されたＡｌ薄
膜１は、アモルファス化されたＡｌ薄膜３となる（図４
（ｄ））。なお、本実施形態に用いたイオン注入の条件
は、加速電圧５０ＫｅＶ，ドーズ量３×１０¹⁵／ｃｍ²
であるが、これに限定されるものではない。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００３６

【補正方法】変更

【補正内容】

【００３６】また、Ａｒ ⁺ イオンを注入することにより
アモルファス化されたＡｌ薄膜３を燐酸によりエッチン
グするようにしたので、Ａｌ薄膜１に対して燐酸による
エッチングレートが大きくなり、実施形態３よりもさら
にサイドエッチング量が小さくてすむ。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正内容】

【００３７】＝実施形態５＝図５は、本発明の他の実施形態に係る半導体装置の製造
工程を示す略断面図である。ウェハ（図示せず）上にＡ
ｌ薄膜１を１μｍ堆積し、Ａｌ薄膜１上にプラズマＣＶ
Ｄ法等により酸化膜５を１０００Å堆積する。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００３８

【補正方法】変更

【補正内容】

【００３８】次に、酸化膜５上にフォトレジスト２を塗
布し、フォトリソグラフィ工程によりフォトレジスト２
を所定形状にパターニングし、パターニングされたフォ
トレジスト２をマスクとして酸化膜５のエッチングを行
うことにより、酸化膜５を所定形状にパターニングし
（図５（ａ））、プラズマアッシング等によりフォトレ
ジスト２を除去する。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図１】本発明の一実施形態に係る半導体装置の製造工
程を示す略断面図である。

【図２】本発明の他の実施形態に係る半導体装置の製造
工程を示す略断面図である。

【図３】本発明の他の実施形態に係る半導体装置の製造
工程を示す略断面図である。

【図４】本発明の他の実施形態に係る半導体装置の製造
工程を示す略断面図である。

【図５】本発明の他の実施形態に係る半導体装置の製造
工程を示す略断面図である。

【符号の説明】１アルミニウム（Ａｌ）薄膜２フォトレジスト３アルミニウム（Ａｌ）薄膜４アルミナ５，６酸化膜

Claims

【特許請求の範囲】

【請求項１】金属膜上にレジストパターンを形成し、
該レジストパターンをマスクとして前記金属膜をイオン
を用いた異方性エッチングにより除去して前記金属膜の
パターニングを行うようにした半導体装置の製造方法に
おいて、前記金属膜の異方性エッチングを途中まで行
い、残りの前記金属膜を液体のエッチャントまたは中性
のプラズマラジカルを用いて等方性エッチングを行うこ
とにより前記金属膜のパターニングを行うようにしたこ
とを特徴とする半導体装置の製造方法。
【請求項２】前記残りの金属膜に、前記レジストパタ
ーンをマスクとしてイオン注入を行うことにより、前記
金属膜をアモルファス化したことを特徴とする請求項１
記載の半導体装置の製造方法。
【請求項３】前記レジストパターンをマスクとして酸
素の斜めイオン注入をおこなうことにより、前記レジス
トパターン下部の前記金属膜側壁及び前記残りの金属膜
中に金属酸化膜を形成し、前記残りの金属膜中に形成さ
れた前記金属酸化膜をイオンを用いた異方性エッチング
により除去し、前記残りの金属膜を液体のエッチャント
または中性のプラズマラジカルを用いて等方性エッチン
グを行うことにより前記金属膜のパターニングを行うよ
うにしたことを特徴とする請求項１記載の半導体装置の
製造方法。
【請求項４】前記金属酸化膜が除去された前記金属膜
中に、前記レジストパターンをマスクとしてイオン注入
を行うことにより、前記金属膜をアモルファス化したこ
とを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】金属膜上に第一酸化膜及びレジストパタ
ーンを形成し、該レジストパターンをマスクとして前記
第一酸化膜のエッチングを行うことにより前記第一酸化
膜のパターニングを行い、パターニングされた第一酸化
膜をマスクとして前記金属膜を途中までイオンを用いた
異方性エッチングにより除去し、前記金属膜の前記異方
性エッチングが行われた面側全面に第二酸化膜を形成
し、前記金属膜が露出するまで前記第二酸化膜のエッチ
ングを行うことにより、前記第一酸化膜下部の前記金属
膜側壁に前記第二酸化膜より成るサイドウォールを形成
し、前記第一酸化膜及び前記サイドウォールをマスクと
して、残りの前記金属膜を液体のエッチャントまたは中
性のプラズマラジカルを用いて等方性エッチングを行う
ことにより前記金属膜のパターニングを行うようにした
ことを特徴とする半導体装置の製造方法。