KR100506886B1 - 반도체소자의 미세패턴 형성방법 - Google Patents

반도체소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR100506886B1
KR100506886B1 KR10-1998-0039085A KR19980039085A KR100506886B1 KR 100506886 B1 KR100506886 B1 KR 100506886B1 KR 19980039085 A KR19980039085 A KR 19980039085A KR 100506886 B1 KR100506886 B1 KR 100506886B1
Authority
KR
South Korea
Prior art keywords
layer
photoresist film
forming
photoresist
implanted
Prior art date
Application number
KR10-1998-0039085A
Other languages
English (en)
Other versions
KR20000020473A (ko
Inventor
홍지석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1998-0039085A priority Critical patent/KR100506886B1/ko
Publication of KR20000020473A publication Critical patent/KR20000020473A/ko
Application granted granted Critical
Publication of KR100506886B1 publication Critical patent/KR100506886B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 피식각층이 형성된 반도체기판 상부에 삼층감광막을 형성하는 공정과, 상기 삼층감광막을 패터닝하고 상기 삼층감광막의 상층감광막을 제거하는 공정과, 상기 삼층감광막의 중간층을 임플란트 장벽으로 하여 상기 삼층감광막의 하층감광막 측벽 표면에 아르곤이온을 임플란트함으로써 경화된 임플란트된 층을 형성하는 공정과, 상기 중간층을 제거하는 공정과, 상기 하층감광막 제거공정으로 상기 경화된 임플란트된 층을 남겨 초미세패턴을 형성하는 공정으로 별도의 추가장비없이 반도체소자의 고집적화에 충분한 초미세패턴을 형성함으로써 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 미세패턴 형성방법
본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 특히 삼층감광막의 하부감광막 측벽에 아르곤과 산소를 이온주입하여 측벽을 경화시킴으로써 이를 이용하여 초미세패턴을 형성할 수 있도록 하는 기술에 관한 것이다.
일반적으로 광학 리소그래피 ( optical lithography ) 공정 기술에서는 해상력과 공정마진이 마스크에 매우 의존한다.
디램의 디자인룰을 결정하는 패턴 크기가 광원의 파장에 의해 결정되고 또 마스크에 디자인된 패턴 크기에 의해 웨이퍼 프린팅되는 패턴 크기가 결정된다.
따라서, 마스크 제작기술에 한계가 있으면 원하는 패턴의 크기로 제한을 받게되는 단점이 있고 빛의 성질에 기인하는 근접효과 ( proximity dffect ) 로 인해 디자인룰이 작아질수록 오차가 커지는 문제를 안고 있다. 또한, 미세패턴을 얻기 위해 끓임없이 단파장의 광원과 그에 맞는 감광막을 이용해야 하기 때문에 적지않은 투자비용이 소모된다.
상기한 바와같이 종래기술에 따른 반도체소자의 미세패턴 형성방법은, 반도체소자의 고집적화에 충분한 초미세패턴을 형성하기 위하여, 공정단가를 계속 증가시켜야하기 때문에 그에 따른 반도체소자의 생산성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 삼층감광막을 이용하여 패턴을 형성하되, 상기 삼층감광막의 하층감광막 측벽에 아르곤과 산소를 이온주입하여 경화시키고 후속공정으로 경화되지않은 상기 하층감광막의 내측을 제거함으로써 상기 하층감광막의 측벽으로 형성된 초미세패턴을 형성할 수 있도록 하는 반도체소자의 미세패턴 형성방법을 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 미세패턴 형성방법은,
피식각층이 형성된 반도체기판 상부에 삼층감광막을 형성하는 공정과,
상기 삼층감광막을 패터닝하고 상기 삼층감광막의 상층감광막을 제거하는 공정과,
상기 삼층감광막의 중간층을 임플란트 장벽으로 하여 상기 삼층감광막의 하층감광막 측벽 표면에 아르곤이온을 임플란트함으로써 경화된 임플란트된 층을 형성하는 공정과,
상기 중간층을 제거하는 공정과,
상기 하층감광막 제거공정으로 상기 경화된 임플란트된 층을 남겨 초미세패턴을 형성하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1e 는 본 발명의 실시예에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도이다.
먼저, 피식각층(도시안됨)이 형성된 반도체기판(11) 상부에 삼층감광막을 형성한다. 이때, 상기 삼층감광막은 하층감광막(13), 중간층(15) 및 상층감광막(17)의 적층구조로 형성한다. 여기서, 상기 중간층(15)은 산화막으로 형성한다. (도 1a)
그 다음에, 노광마스크(도시안됨)를 이용한 노광 및 현상공정으로 상기 삼층감광막을 패터닝하는 동시에 상기 상층감광막(17)을 제거한다.
이때, 상기 감광막패턴은 0.18 ∼ 0.35 ㎛ 정도의 선폭으로 형성된다. (도 1b)
그 다음, 상기 중간층(15)을 장벽으로 하여 상기 하층감광막(13) 측벽에 아르곤이나 산소이온을 임플란트하여 상기 하층감광막(13)의 측벽 부분만 물성이 변화된 임플란트된 층(19)을 형성한다. 특히, 식각선택비가 변하게 된다.
이때, 상기 임플란트된 층(19)은 높은 에너지를 갖는 아르곤이온을 임플란트 시키면 하층감광막(13)의 폴리머를 크로스링킹 ( crosslinking ) 시켜 원래보다 경화된 물성을 갖게되되, 상기 하층감광막(13)의 외부로부터 20 ∼ 30 ㎚ 정도의 선폭을 갖도록 형성된다. 여기서, 상기 아르곤은 불활성이므로 감광막에 에너지를 가하는 역할만을 한다.
여기서, 상기 임플란트된 층(19)은 임플란트되는 물질의 양 및 에너지가 중요한 요소이며, 특히 Rp 값이 가장 중요한 요소가 된다. 상기 Rp 값에 의하여 임플란트된 아르곤 농도는 한계 피크 ( peak ) 를 가진 후 급격히 감소하는데 이 한계점까지만 크로스링킹이 일어나고 물성이 변화된 부분과 변화되지않은 부분의 경계를 이루게 된다. 따라서, 상기 Rp 값을 조절하여 패턴의 크기를 결정할뿐만아니라 수직한 프로파일을 얻을 수 있다. 이때, 상기 임플란트 공정시 임플란트 각도를 조절함으로써 이러한 성질을 조절할 수도 있다. (도 1c)
그 다음에, 상기 중간층(15)을 건식방법으로 제거한다.
그리고, 상기 하층감광막(13)의 염소와 산소가스를 이용하여 제거한다. 이때, 상기 임플란트된 층(19)은 제거되지않고 임플란트되지않은 부분의 하층감광막(13)만 제거된다. (도 1d, 도 1e)
도 2 는 상기 도 1d 의 공정에서 임플란트된 층(19)과 임플란트되지않은 하층감광막(13)에 따른 아르곤의 임플란트 농도를 도시한 것으로, Rp 값에 따라 농도차이가 큼을 보여준다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 미세패턴 형성방법은, 삼층감광막의 하층감광막 측벽 표면에 아르곤이나 산소이온을 임플란트하여 크로스링킹시킴으로써 경화시키되, 상기 하층감광막의 내측은 경화되지않도록 하여 하층감광막을 제거하는 후속공정시 경화된 임플란트된 층으로 초미세패턴을 형성하여 별도의 노광장비없이 I-라인을 이용하여 반도체소자의 고집적화를 가능하게 하는 효과가 있다.
도 1a 내지 도 1e 는 본 발명의 실시예에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도.
도 2 는 아르곤이 주입되어 경화된 부분과 경화되지않은 부분의 아르곤 농도를 도시한 개략도.
<도면의주요부분에대한부호의설명>
11 : 반도체기판 13 : 하층감광막
15 : 중간층 17 : 상층감광막
19 : 경화된 감광막, 임플란트된 층

Claims (2)

  1. 피식각층이 형성된 반도체기판 상부에 삼층감광막을 형성하는 공정과,
    상기 삼층감광막을 패터닝하고 상기 삼층감광막의 상층감광막을 제거하는 공정과,
    상기 삼층감광막의 중간층을 임플란트 장벽으로 하여 상기 삼층감광막의 하층감광막 측벽 표면에 아르곤이온을 임플란트함으로써 경화된 임플란트된 층을 형성하는 공정과,
    상기 중간층을 제거하는 공정과,
    상기 하층감광막 제거공정으로 상기 경화된 임플란트된 층을 남겨 초미세패턴을 형성하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 하층감광막 제거공정은 염소와 산소가스를 이용하여 실시하는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
KR10-1998-0039085A 1998-09-21 1998-09-21 반도체소자의 미세패턴 형성방법 KR100506886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0039085A KR100506886B1 (ko) 1998-09-21 1998-09-21 반도체소자의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0039085A KR100506886B1 (ko) 1998-09-21 1998-09-21 반도체소자의 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20000020473A KR20000020473A (ko) 2000-04-15
KR100506886B1 true KR100506886B1 (ko) 2005-09-26

Family

ID=19551378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0039085A KR100506886B1 (ko) 1998-09-21 1998-09-21 반도체소자의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100506886B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132259A (ja) * 1992-10-22 1994-05-13 Sony Corp レジストの除去方法
JPH06260453A (ja) * 1991-07-12 1994-09-16 Sumitomo Metal Ind Ltd レジストの除去方法
JPH0786146A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd レジストマスクの除去方法
JPH0845906A (ja) * 1994-07-28 1996-02-16 Sony Corp パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法
JPH0974120A (ja) * 1995-09-06 1997-03-18 Matsushita Electron Corp 半導体装置の製造工程におけるレジストパターン検査方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260453A (ja) * 1991-07-12 1994-09-16 Sumitomo Metal Ind Ltd レジストの除去方法
JPH06132259A (ja) * 1992-10-22 1994-05-13 Sony Corp レジストの除去方法
JPH0786146A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd レジストマスクの除去方法
JPH0845906A (ja) * 1994-07-28 1996-02-16 Sony Corp パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法
JPH0974120A (ja) * 1995-09-06 1997-03-18 Matsushita Electron Corp 半導体装置の製造工程におけるレジストパターン検査方法

Also Published As

Publication number Publication date
KR20000020473A (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
US6716570B2 (en) Low temperature resist trimming process
US6416933B1 (en) Method to produce small space pattern using plasma polymerization layer
KR100836948B1 (ko) 서브-리소그래픽 포토레지스트 피처 형성 프로세스
KR100912990B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR20040045276A (ko) 반도체 장치의 제조 방법
KR20000047525A (ko) 레지스트 이미지 변환 방법 및 그에 의해 제조된 집적 회로 칩
JPH07169666A (ja) 電子回路を製造するための写真製版工程
JP2005197349A (ja) 微細パターン形成方法及び半導体装置の製造方法
KR100682638B1 (ko) 나이트라이드 스페이서를 이용하여 고밀도의 메모리 셀들및 작은 간격들을 형성하는 방법
KR100506886B1 (ko) 반도체소자의 미세패턴 형성방법
US20010001702A1 (en) Method of fabricating an opening with deep ultra-violet photoresist
EP0825492A1 (en) Method of treating a resist pattern on a semiconductor wafer
US20040166448A1 (en) Method for shrinking the image of photoresist
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
KR100853461B1 (ko) 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법
KR20020043961A (ko) 반도체소자의 미세패턴 제조방법
KR20010027172A (ko) 반도체 장치의 패턴 형성방법
KR950004974B1 (ko) 미세패턴 형성방법
KR19990031753A (ko) 반도체소자의 미세패턴 형성방법
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법
KR20050108209A (ko) 반도체 소자의 게이트 형성방법
KR19980060617A (ko) 반도체소자의 미세패턴 제조방법
KR19990054904A (ko) 미세 감광막패턴 형성방법
KR980003843A (ko) 반도체 소자의 미세패턴 형성방법
KR20030092865A (ko) 반도체소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee