JPH0786146A - レジストマスクの除去方法 - Google Patents
レジストマスクの除去方法Info
- Publication number
- JPH0786146A JPH0786146A JP5232018A JP23201893A JPH0786146A JP H0786146 A JPH0786146 A JP H0786146A JP 5232018 A JP5232018 A JP 5232018A JP 23201893 A JP23201893 A JP 23201893A JP H0786146 A JPH0786146 A JP H0786146A
- Authority
- JP
- Japan
- Prior art keywords
- resist mask
- substrate
- resist
- gas
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 239000007789 gas Substances 0.000 claims abstract description 55
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 239000001301 oxygen Substances 0.000 claims abstract description 34
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000001257 hydrogen Substances 0.000 claims abstract description 33
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 33
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 28
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 26
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910017604 nitric acid Inorganic materials 0.000 claims abstract description 21
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 46
- 238000009832 plasma treatment Methods 0.000 claims description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- 150000002431 hydrogen Chemical class 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 28
- 238000004880 explosion Methods 0.000 abstract description 17
- 238000005111 flow chemistry technique Methods 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 abstract 2
- 239000000203 mixture Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 47
- 238000004380 ashing Methods 0.000 description 40
- 238000001020 plasma etching Methods 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 15
- 239000000243 solution Substances 0.000 description 12
- 239000000126 substance Substances 0.000 description 11
- 238000001816 cooling Methods 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000002245 particle Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- -1 oxygen ions Chemical class 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 238000010849 ion bombardment Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
- H01J2237/3342—Resist stripping
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】半導体基板等に導電型不純物を選択的にイオン
注入した後に残るレジストマスクを除去する方法に関
し、導電型不純物の酸化物の発生やレジスト爆発を防止
するとともに、残渣が残らないようにすることが可能な
レジストマスクの除去方法を提供する。 【構成】基体３１に選択的に導電型不純物をイオン注入
した後に残るレジストマスク３２の除去方法であって、
少なくとも水素を含むガスを用いて基体３１のプラズマ
処理を行う工程と、少なくとも酸素を含むガスを用いて
基体３１のダウンフロー処理を行う工程と、少なくとも
硝酸及び燐酸のいずれかを含む溶液に基体３１を曝す工
程とを有することを含み構成する。
注入した後に残るレジストマスクを除去する方法に関
し、導電型不純物の酸化物の発生やレジスト爆発を防止
するとともに、残渣が残らないようにすることが可能な
レジストマスクの除去方法を提供する。 【構成】基体３１に選択的に導電型不純物をイオン注入
した後に残るレジストマスク３２の除去方法であって、
少なくとも水素を含むガスを用いて基体３１のプラズマ
処理を行う工程と、少なくとも酸素を含むガスを用いて
基体３１のダウンフロー処理を行う工程と、少なくとも
硝酸及び燐酸のいずれかを含む溶液に基体３１を曝す工
程とを有することを含み構成する。
Description
【０００１】
【産業上の利用分野】本発明は、レジストマスクの除去
方法に関し、より詳しくは、半導体基板等に導電型不純
物を選択的にイオン注入した後に残るレジストマスクを
除去する方法に関する。
方法に関し、より詳しくは、半導体基板等に導電型不純
物を選択的にイオン注入した後に残るレジストマスクを
除去する方法に関する。
【０００２】
【従来の技術】図６（ａ）〜（ｃ）は、レジストマスク
を用いて例えば半導体基板に選択的にイオン注入した
後、レジストマスクを除去する方法を示す断面図であ
る。まず、塗布法により半導体基板１上にレジスト膜を
形成する。続いて、選択露光した後、現像液に浸漬し、
イオン注入すべき領域のレジスト膜を除去して、図６
（ａ）に示すように、レジストマスク２を形成する。
を用いて例えば半導体基板に選択的にイオン注入した
後、レジストマスクを除去する方法を示す断面図であ
る。まず、塗布法により半導体基板１上にレジスト膜を
形成する。続いて、選択露光した後、現像液に浸漬し、
イオン注入すべき領域のレジスト膜を除去して、図６
（ａ）に示すように、レジストマスク２を形成する。
【０００３】次に、図６（ｂ）に示すように、このレジ
ストマスク２に基づいて半導体基板１に導電型不純物を
選択的にイオン注入する。このとき、導電型不純物、例
えばＰ，Ｂ，Ａｓ等はレジストの樹脂成分と化学結合し
て、レジストマスク２の表層は非常に固い変質層２ｂと
なる。なお、導電型不純物の届かない、レジストマスク
の内部のレジスト樹脂はそのままの状態で残り、非変質
層２ａと呼ばれる。
ストマスク２に基づいて半導体基板１に導電型不純物を
選択的にイオン注入する。このとき、導電型不純物、例
えばＰ，Ｂ，Ａｓ等はレジストの樹脂成分と化学結合し
て、レジストマスク２の表層は非常に固い変質層２ｂと
なる。なお、導電型不純物の届かない、レジストマスク
の内部のレジスト樹脂はそのままの状態で残り、非変質
層２ａと呼ばれる。
【０００４】次いで、酸素プラズマを用いてアッシング
し、レジストマスク２を除去する。ところで、酸素プラ
ズマを用いたアッシング法は、酸素プラズマ中のイオン
による衝撃を利用してレジストマスク２表層の変質層２
ｂを壊すとともに、酸素イオンとレジスト樹脂との酸化
反応を利用してレジストマスクを除去しようとするもの
である。
し、レジストマスク２を除去する。ところで、酸素プラ
ズマを用いたアッシング法は、酸素プラズマ中のイオン
による衝撃を利用してレジストマスク２表層の変質層２
ｂを壊すとともに、酸素イオンとレジスト樹脂との酸化
反応を利用してレジストマスクを除去しようとするもの
である。
【０００５】しかし、酸素プラズマによりアッシングを
行うと、プラズマ化された酸素がレジストマスク２中に
打ち込まれた導電型不純物（Ｐ，Ｂ，Ａｓ等）と反応
し、導電型不純物（Ｐ，Ｂ，Ａｓ等）の酸化物が生じ
る。特に、高いドーズ量でイオン注入された後のレジス
トマスクのアッシングにおいて形成された導電型不純物
の酸化物は揮発しにくく、基板上に残渣として残るとい
う問題がある。
行うと、プラズマ化された酸素がレジストマスク２中に
打ち込まれた導電型不純物（Ｐ，Ｂ，Ａｓ等）と反応
し、導電型不純物（Ｐ，Ｂ，Ａｓ等）の酸化物が生じ
る。特に、高いドーズ量でイオン注入された後のレジス
トマスクのアッシングにおいて形成された導電型不純物
の酸化物は揮発しにくく、基板上に残渣として残るとい
う問題がある。
【０００６】また、変質層２ｂが完全に除去される前に
プラズマ照射によってウエハ温度が上昇すると、図７
（ａ）に示すように、非変質層２ａ内の揮発成分がガス
化し、膨張する。このような場合、非変質層２ａを覆う
変質層２ｂは緻密でガス２ｃを通さない構造をしている
ため、図７（ｂ）に示すように、膨張したガス２ｃの圧
力によって変質層２ｂが飛び散るという所謂レジスト爆
発が生ずる。そして、レジスト爆発により飛び散った変
質層２ｂ片はパーティクルとなり、歩留りを低下させる
原因となるという問題がある。
プラズマ照射によってウエハ温度が上昇すると、図７
（ａ）に示すように、非変質層２ａ内の揮発成分がガス
化し、膨張する。このような場合、非変質層２ａを覆う
変質層２ｂは緻密でガス２ｃを通さない構造をしている
ため、図７（ｂ）に示すように、膨張したガス２ｃの圧
力によって変質層２ｂが飛び散るという所謂レジスト爆
発が生ずる。そして、レジスト爆発により飛び散った変
質層２ｂ片はパーティクルとなり、歩留りを低下させる
原因となるという問題がある。
【０００７】そこで、レジスト爆発を起こさず、しか
も、導電型不純物の酸化物が生じないプロセスとして、
ウエハの温度を低温に保持した状態で水素プラズマ処理
する方法が開発された。導電型不純物（Ｐ，Ｂ又はＡ
ｓ）と水素の化合物は、揮発しやすいことはよく知られ
ており、実際に水素プラズマ処理したところ、残渣が残
らずに変質層が除去された。また、ウエハは５℃程度の
低温に冷却されるため、レジスト爆発も起こらなかっ
た。この水素プラズマ処理には、水素イオンにより物理
的に及び化学的に変質層を除去するＲＩＥ（反応性イオ
ンエッンチング）方式が適している。
も、導電型不純物の酸化物が生じないプロセスとして、
ウエハの温度を低温に保持した状態で水素プラズマ処理
する方法が開発された。導電型不純物（Ｐ，Ｂ又はＡ
ｓ）と水素の化合物は、揮発しやすいことはよく知られ
ており、実際に水素プラズマ処理したところ、残渣が残
らずに変質層が除去された。また、ウエハは５℃程度の
低温に冷却されるため、レジスト爆発も起こらなかっ
た。この水素プラズマ処理には、水素イオンにより物理
的に及び化学的に変質層を除去するＲＩＥ（反応性イオ
ンエッンチング）方式が適している。
【０００８】また、水素プラズマ処理により変質層が除
去された後、内側の非変質層が現れるが、この非変質層
の除去のため、イオン衝撃の少ない、主に酸素ガスを用
いるダウンフローアッシング処理がよく用いられる。上
記の水素ガスによるプラズマ処理と、酸素ガスによるダ
ウンフロー処理とを連続して行う２ステップアッシング
処理を適用することにより、導電型不純物の酸化物の発
生を防止し、かつレジスト爆発を防止して、パーティク
ル発生量を低減し、歩留りの向上を図ることができる。
去された後、内側の非変質層が現れるが、この非変質層
の除去のため、イオン衝撃の少ない、主に酸素ガスを用
いるダウンフローアッシング処理がよく用いられる。上
記の水素ガスによるプラズマ処理と、酸素ガスによるダ
ウンフロー処理とを連続して行う２ステップアッシング
処理を適用することにより、導電型不純物の酸化物の発
生を防止し、かつレジスト爆発を防止して、パーティク
ル発生量を低減し、歩留りの向上を図ることができる。
【０００９】
【発明が解決しようとする課題】しかし、この２ステッ
プアッシング処理を用いてアッシングを行った場合、図
８に示すように、除去されたレジストマスク２の側壁に
沿って新たな残渣４が残ることがあり、問題となってい
る。本発明は、係る従来例の問題点に鑑みて創作された
もので、導電型不純物の酸化物の発生やレジスト爆発を
防止するとともに、残渣が残らないようにすることが可
能なレジストマスクの除去方法を提供することを目的と
する。
プアッシング処理を用いてアッシングを行った場合、図
８に示すように、除去されたレジストマスク２の側壁に
沿って新たな残渣４が残ることがあり、問題となってい
る。本発明は、係る従来例の問題点に鑑みて創作された
もので、導電型不純物の酸化物の発生やレジスト爆発を
防止するとともに、残渣が残らないようにすることが可
能なレジストマスクの除去方法を提供することを目的と
する。
【００１０】
【課題を解決するための手段】上記課題は、第１に、基
体に導電型不純物を選択的にイオン注入した後に残るレ
ジストマスクの除去方法であって、少なくとも水素を含
むガスを用いて前記基体のプラズマ処理を行う工程と、
少なくとも酸素を含むガスを用いて前記基体のダウンフ
ロー処理を行う工程と、少なくとも硝酸及び燐酸のいず
れかを含む溶液に基体を曝す工程とを有することを特徴
とするレジストマスクの除去方法によって達成され、第
２に、基体に導電型不純物を選択的にイオン注入した後
に残るレジストマスクの除去方法であって、少なくとも
硝酸及び燐酸のいずれかを含む溶液に前記基体を曝す工
程と、少なくとも水素を含むガスを用いて前記基体のプ
ラズマ処理を行う工程と、少なくとも酸素を含むガスを
用いて前記基体のダウンフロー処理を行う工程とを有す
ることを特徴とするレジストマスクの除去方法によって
達成され、第３に、前記プラズマ処理は、高周波電源が
接続されたカソード電極に基体を載置し、前記カソード
電極と前記カソード電極に対向するアノード電極との間
に高周波電力を印加することによりプラズマ化された水
素を含むガスに前記基体上のレジストマスクを曝して、
該レジストマスクをエッチングする処理であることを特
徴とする第１又は第２の発明に記載のレジストマスクの
除去方法によって達成され、第４に、前記ダウンフロー
処理は、プラズマ化された酸素を含むガスからイオンを
除去した後に残る活性化ガスに前記基体上のレジストマ
スクを曝して、該レジストマスクをエッチングする処理
であることを特徴とする第１又は第２の発明に記載のレ
ジストマスクの除去方法によって達成され、第５に、前
記水素を含むガスは、水素と水蒸気の混合ガスであるこ
とを特徴とする第１，第２又は第３の発明に記載のレジ
ストマスクの除去方法によって達成され、第６に、前記
酸素を含むガスは、酸素と水蒸気の混合ガスであること
を特徴とする第１，第２又は第３の発明に記載のレジス
トマスクの除去方法によって達成され、第７に、前記プ
ラズマ処理されている間、前記基体は常温よりも低い温
度に冷却されていることを特徴とする第１，第２，第３
又は第５の発明に記載のレジストマスクの除去方法によ
って達成され、第８に、前記ダウンフロー処理されてい
る間、前記基体は常温よりも高い温度に加熱されている
ことを特徴とする第１，第２，第４又は第６の発明に記
載のレジストマスクの除去方法によって達成される。
体に導電型不純物を選択的にイオン注入した後に残るレ
ジストマスクの除去方法であって、少なくとも水素を含
むガスを用いて前記基体のプラズマ処理を行う工程と、
少なくとも酸素を含むガスを用いて前記基体のダウンフ
ロー処理を行う工程と、少なくとも硝酸及び燐酸のいず
れかを含む溶液に基体を曝す工程とを有することを特徴
とするレジストマスクの除去方法によって達成され、第
２に、基体に導電型不純物を選択的にイオン注入した後
に残るレジストマスクの除去方法であって、少なくとも
硝酸及び燐酸のいずれかを含む溶液に前記基体を曝す工
程と、少なくとも水素を含むガスを用いて前記基体のプ
ラズマ処理を行う工程と、少なくとも酸素を含むガスを
用いて前記基体のダウンフロー処理を行う工程とを有す
ることを特徴とするレジストマスクの除去方法によって
達成され、第３に、前記プラズマ処理は、高周波電源が
接続されたカソード電極に基体を載置し、前記カソード
電極と前記カソード電極に対向するアノード電極との間
に高周波電力を印加することによりプラズマ化された水
素を含むガスに前記基体上のレジストマスクを曝して、
該レジストマスクをエッチングする処理であることを特
徴とする第１又は第２の発明に記載のレジストマスクの
除去方法によって達成され、第４に、前記ダウンフロー
処理は、プラズマ化された酸素を含むガスからイオンを
除去した後に残る活性化ガスに前記基体上のレジストマ
スクを曝して、該レジストマスクをエッチングする処理
であることを特徴とする第１又は第２の発明に記載のレ
ジストマスクの除去方法によって達成され、第５に、前
記水素を含むガスは、水素と水蒸気の混合ガスであるこ
とを特徴とする第１，第２又は第３の発明に記載のレジ
ストマスクの除去方法によって達成され、第６に、前記
酸素を含むガスは、酸素と水蒸気の混合ガスであること
を特徴とする第１，第２又は第３の発明に記載のレジス
トマスクの除去方法によって達成され、第７に、前記プ
ラズマ処理されている間、前記基体は常温よりも低い温
度に冷却されていることを特徴とする第１，第２，第３
又は第５の発明に記載のレジストマスクの除去方法によ
って達成され、第８に、前記ダウンフロー処理されてい
る間、前記基体は常温よりも高い温度に加熱されている
ことを特徴とする第１，第２，第４又は第６の発明に記
載のレジストマスクの除去方法によって達成される。
【００１１】
【作 用】本願発明者の調査によれば、２ステップアッ
シング処理を行った後に残る残渣は、μ−ＡＥＳ（オー
ジェ電子分光法：Auger Electron Spectroscopy ）分析
からアルミナを主成分とするものであることがわかっ
た。しかも、レジストマスクの側壁の表面に残っている
ことがわかった。この残渣は、酸素プラズマアッンシグ
で発生していた導電型不純物の酸化物からなる残渣とは
異なる種類のものであり、レジスト爆発を起こす酸素プ
ラズマアッシング処理後には、このような残渣は見つか
らなかった。
シング処理を行った後に残る残渣は、μ−ＡＥＳ（オー
ジェ電子分光法：Auger Electron Spectroscopy ）分析
からアルミナを主成分とするものであることがわかっ
た。しかも、レジストマスクの側壁の表面に残っている
ことがわかった。この残渣は、酸素プラズマアッンシグ
で発生していた導電型不純物の酸化物からなる残渣とは
異なる種類のものであり、レジスト爆発を起こす酸素プ
ラズマアッシング処理後には、このような残渣は見つか
らなかった。
【００１２】上記アルミナ系の残渣の起源は、イオン注
入装置の構成材料のアルミニウムであると考えられる。
付着したアルミニウムは自然酸化し、アルミナ系の残渣
となる。なお、従来例の酸素プラズマアッンシグ処理で
このような残渣が見つからなかった理由は、実際には存
在していた残渣もレジスト爆発により吹き飛んでしまっ
たためだと考えられる。
入装置の構成材料のアルミニウムであると考えられる。
付着したアルミニウムは自然酸化し、アルミナ系の残渣
となる。なお、従来例の酸素プラズマアッンシグ処理で
このような残渣が見つからなかった理由は、実際には存
在していた残渣もレジスト爆発により吹き飛んでしまっ
たためだと考えられる。
【００１３】以上の調査により判明した上記アルミナ系
の残渣を、他に影響を与えずに除去するには、２ステッ
プアッシング処理の前又は後に、アルミナを溶かす薬
液、例えば少なくとも硝酸及び燐酸のいずれかに曝せば
よい。従って、半導体基板等に導電型不純物を選択的に
イオン注入した後に残るレジストマスクを除去するため
には、２ステップアッシング処理により、導電型不純物
を含有する表層の変質層及びその内側の非変質層を除去
し、かつ硝酸又は燐酸による薬液処理により、レジスト
マスクの表面に残るアルミナ系の残渣を除去することが
必要である。
の残渣を、他に影響を与えずに除去するには、２ステッ
プアッシング処理の前又は後に、アルミナを溶かす薬
液、例えば少なくとも硝酸及び燐酸のいずれかに曝せば
よい。従って、半導体基板等に導電型不純物を選択的に
イオン注入した後に残るレジストマスクを除去するため
には、２ステップアッシング処理により、導電型不純物
を含有する表層の変質層及びその内側の非変質層を除去
し、かつ硝酸又は燐酸による薬液処理により、レジスト
マスクの表面に残るアルミナ系の残渣を除去することが
必要である。
【００１４】２ステップアッシング処理は、変質層を除
去するための水素を含むガスによるプラズマ処理と、非
変質層を除去するための酸素を含むガスによるダウンフ
ロー処理とからなる。水素を含むガスによるプラズマ処
理には、対向電極間に高周波電圧を印加して、対向電極
間に導入された水素ガスをプラズマ化し、対向電極の一
方に載置されたウエハに曝す、カソードカップル型平行
平板式ＲＩＥ（反応性イオンエッンチング）方法が適し
ている。その理由は、ＲＩＥ方法によれば、高いエネル
ギを有する水素イオンがウエハに垂直に衝突して変質層
を物理的に壊しつつ、更に化学反応によって変質層を除
去するからである。
去するための水素を含むガスによるプラズマ処理と、非
変質層を除去するための酸素を含むガスによるダウンフ
ロー処理とからなる。水素を含むガスによるプラズマ処
理には、対向電極間に高周波電圧を印加して、対向電極
間に導入された水素ガスをプラズマ化し、対向電極の一
方に載置されたウエハに曝す、カソードカップル型平行
平板式ＲＩＥ（反応性イオンエッンチング）方法が適し
ている。その理由は、ＲＩＥ方法によれば、高いエネル
ギを有する水素イオンがウエハに垂直に衝突して変質層
を物理的に壊しつつ、更に化学反応によって変質層を除
去するからである。
【００１５】一方、酸素を含むガスによるダウンフロー
処理には、プラズマ化された酸素を含むガスからイオン
を除去した後に残る活性化ガスに基体上のレジストマス
クを曝して、レジストマスクをエッチングする方法が適
している。その理由は、アッシング工程中、ウエハへの
イオン衝撃を少なくして、ウエハのダメージを最小限度
に止めるためである。
処理には、プラズマ化された酸素を含むガスからイオン
を除去した後に残る活性化ガスに基体上のレジストマス
クを曝して、レジストマスクをエッチングする方法が適
している。その理由は、アッシング工程中、ウエハへの
イオン衝撃を少なくして、ウエハのダメージを最小限度
に止めるためである。
【００１６】なお、上記プラズマ処理及びダウンフロー
処理ともにアッシングレートを上昇させるには、水素又
は酸素に少量の水蒸気を添加すればよい。この理由は、
少量の水蒸気の添加により、アッシング反応種である水
素原子又は酸素原子の生成効率が上がるためと考えられ
る。以上のように、２ステップアッシング処理と硝酸又
は燐酸による薬液処理との併用により、レジストマスク
及びアルミナ系の残渣を完全に除去することができる。
また、導電型不純物の酸化物の発生や、レジスト爆発を
防止してパーティクル発生量の低減を図ることができ
る。
処理ともにアッシングレートを上昇させるには、水素又
は酸素に少量の水蒸気を添加すればよい。この理由は、
少量の水蒸気の添加により、アッシング反応種である水
素原子又は酸素原子の生成効率が上がるためと考えられ
る。以上のように、２ステップアッシング処理と硝酸又
は燐酸による薬液処理との併用により、レジストマスク
及びアルミナ系の残渣を完全に除去することができる。
また、導電型不純物の酸化物の発生や、レジスト爆発を
防止してパーティクル発生量の低減を図ることができ
る。
【００１７】
【実施例】以下に、本発明の実施例について図面を参照
しながら説明する。 （１）本発明の第１の実施例に係るレジストマスクの除
去方法の説明 本発明の第１の実施例に係るレジストマスクの除去方法
では、２ステップアッシング処理後に、少なくとも硝酸
及び燐酸による薬液処理を行っている。
しながら説明する。 （１）本発明の第１の実施例に係るレジストマスクの除
去方法の説明 本発明の第１の実施例に係るレジストマスクの除去方法
では、２ステップアッシング処理後に、少なくとも硝酸
及び燐酸による薬液処理を行っている。
【００１８】（ｉ）２ステップアッシング処理装置の説
明 図５は、本発明の実施例に係るレジストマスクの除去方
法に用いられる２ステップアッシング処理装置の構成に
ついて説明する図である。図中、符号１１は２ステップ
アッシング処理装置で、カソードカップル型平行平板式
の水素プラズマ処理を行うＲＩＥチャンバ（反応性イオ
ンエッチングチャンバ）１２と、酸素プラズマ処理を行
うダウンフローチャンバ１３とが連接されている。ま
た、ＲＩＥチャンバ１２とダウンフローチャンバ１３と
の接続部に設けられたアーム１４により、処理されるウ
エハ１５は、ＲＩＥチャンバ１２及びダウンフローチャ
ンバ１３の間を大気に触れることなく自在に搬送され
る。
明 図５は、本発明の実施例に係るレジストマスクの除去方
法に用いられる２ステップアッシング処理装置の構成に
ついて説明する図である。図中、符号１１は２ステップ
アッシング処理装置で、カソードカップル型平行平板式
の水素プラズマ処理を行うＲＩＥチャンバ（反応性イオ
ンエッチングチャンバ）１２と、酸素プラズマ処理を行
うダウンフローチャンバ１３とが連接されている。ま
た、ＲＩＥチャンバ１２とダウンフローチャンバ１３と
の接続部に設けられたアーム１４により、処理されるウ
エハ１５は、ＲＩＥチャンバ１２及びダウンフローチャ
ンバ１３の間を大気に触れることなく自在に搬送され
る。
【００１９】ＲＩＥチャンバ１２は次のような構成を有
する。即ち、ウエハ１５を載置し、かつ載置されたウエ
ハ１５を冷却する手段を内蔵し、対向電極のうちのカソ
ード電極を兼ねている冷却ステージ（載置台）１６と、
冷却ステージ１６に接続され、水素を含むガス（反応ガ
ス）をプラズマ化するための電力を供給するＲＦ電源１
７と、冷却ステージ１６上に反応ガスを供給し、対向電
極のうちのアノード電極を兼ねている平板状のガスシャ
ワー１８とを具備する。
する。即ち、ウエハ１５を載置し、かつ載置されたウエ
ハ１５を冷却する手段を内蔵し、対向電極のうちのカソ
ード電極を兼ねている冷却ステージ（載置台）１６と、
冷却ステージ１６に接続され、水素を含むガス（反応ガ
ス）をプラズマ化するための電力を供給するＲＦ電源１
７と、冷却ステージ１６上に反応ガスを供給し、対向電
極のうちのアノード電極を兼ねている平板状のガスシャ
ワー１８とを具備する。
【００２０】また、ダウンフローチャンバ１３は次のよ
うな構成を有する。即ち、ウエハ（基体）１５を載置
し、加熱ヒータを内蔵する加熱ステージ（載置台）１９
と、シャワーヘッド２０によりダウンフローチャンバ１
３と仕切られ、酸素を含むガス（反応ガス）が導入され
るプラズマ室２１と、酸素を含むガスをプラズマ室２１
内に導入するガス導入口２２と、マイクロ波透過窓２３
によりプラズマ室２１との間を仕切られ、マイクロ波を
プラズマ室２１に導く導波管２４とを具備する。
うな構成を有する。即ち、ウエハ（基体）１５を載置
し、加熱ヒータを内蔵する加熱ステージ（載置台）１９
と、シャワーヘッド２０によりダウンフローチャンバ１
３と仕切られ、酸素を含むガス（反応ガス）が導入され
るプラズマ室２１と、酸素を含むガスをプラズマ室２１
内に導入するガス導入口２２と、マイクロ波透過窓２３
によりプラズマ室２１との間を仕切られ、マイクロ波を
プラズマ室２１に導く導波管２４とを具備する。
【００２１】上記の２ステップアッシング処理装置１１
を用いて次のようにして処理が行われる。まず、ＲＩＥ
チャンバ１２内でのプラズマ処理について説明する。ウ
エハをＲＩＥチャンバ１２内に導入した後、水素を含む
ガスを導入する。水素を含むガスは対向電極１６，１８
間に印加されたＲＦ電力によりプラズマ化され、ウエハ
１５上に降り注ぐ。このとき、ＲＩＥ（反応性イオンエ
ッンチング）方式を用いているので、高いエネルギを有
する水素イオンは、ウエハ１５に垂直に衝突して変質層
を物理的に壊しながら、導電型不純物（Ｐ，Ｂ又はＡ
ｓ）と反応する。そして、導電型不純物と水素の化合物
は、容易に揮発し、これによりレジストマスクの表層の
変質層が除去される。
を用いて次のようにして処理が行われる。まず、ＲＩＥ
チャンバ１２内でのプラズマ処理について説明する。ウ
エハをＲＩＥチャンバ１２内に導入した後、水素を含む
ガスを導入する。水素を含むガスは対向電極１６，１８
間に印加されたＲＦ電力によりプラズマ化され、ウエハ
１５上に降り注ぐ。このとき、ＲＩＥ（反応性イオンエ
ッンチング）方式を用いているので、高いエネルギを有
する水素イオンは、ウエハ１５に垂直に衝突して変質層
を物理的に壊しながら、導電型不純物（Ｐ，Ｂ又はＡ
ｓ）と反応する。そして、導電型不純物と水素の化合物
は、容易に揮発し、これによりレジストマスクの表層の
変質層が除去される。
【００２２】なお、冷却ステージ１６はウエハ１５の冷
却手段を有するので、例えばウエハ１５を５℃程度に冷
却することにより、水素と導電型不純物とが反応する迄
の間、レジスト爆発を防止することができる。次に、ダ
ウンフローチャンバ１３内でのダウンフロー処理につい
て説明する。マイクロ波によりプラズマ室２１で酸素を
含むガスをプラズマ化する。そして、このプラズマがシ
ャワーヘッド２０を通過して下流のダウンフローチャン
バ１３内に流れこむことにより、プラズマ中からイオン
が除去される。更に、その後に残るイオンを含まない活
性化ガスのみがウエハ１５上に到達する。活性化ガスは
レジストマスクの非変質層と反応して、レジストマスク
の非変質層をエッチングし、除去する。
却手段を有するので、例えばウエハ１５を５℃程度に冷
却することにより、水素と導電型不純物とが反応する迄
の間、レジスト爆発を防止することができる。次に、ダ
ウンフローチャンバ１３内でのダウンフロー処理につい
て説明する。マイクロ波によりプラズマ室２１で酸素を
含むガスをプラズマ化する。そして、このプラズマがシ
ャワーヘッド２０を通過して下流のダウンフローチャン
バ１３内に流れこむことにより、プラズマ中からイオン
が除去される。更に、その後に残るイオンを含まない活
性化ガスのみがウエハ１５上に到達する。活性化ガスは
レジストマスクの非変質層と反応して、レジストマスク
の非変質層をエッチングし、除去する。
【００２３】この酸素を含むガスによるダウンフロー処
理が用いられる理由は、アッシング中、ウエハ１５への
イオン衝撃を少なくして、ウエハ１５のダメージを最小
限度に止めるためである。なお、ダウンフロー処理のア
ッシングレートを上昇させるには、水素又は酸素に少量
の水蒸気を添加すればよい。この理由は、少量の水蒸気
の添加により、アッシング反応種である水素原子又は酸
素原子の生成効率が上がるためである。
理が用いられる理由は、アッシング中、ウエハ１５への
イオン衝撃を少なくして、ウエハ１５のダメージを最小
限度に止めるためである。なお、ダウンフロー処理のア
ッシングレートを上昇させるには、水素又は酸素に少量
の水蒸気を添加すればよい。この理由は、少量の水蒸気
の添加により、アッシング反応種である水素原子又は酸
素原子の生成効率が上がるためである。
【００２４】（ii）レジストマスクの除去方法の説明 図１（ａ）〜（ｃ），図２（ａ），（ｂ）は、レジスト
マスクを用いて例えば半導体基板に選択的に導電型不純
物をイオン注入した後、そのレジストマスクを除去する
方法を示す断面図である。まず、半導体基板（基体；ウ
エハ）１５、例えばシリコン基板上に塗布法によりレジ
スト膜を形成する。続いて、選択露光した後、現像液に
浸漬し、イオン注入すべき領域のレジスト膜を除去し
て、図１（ａ）に示すように、レジストマスク３２を形
成する。
マスクを用いて例えば半導体基板に選択的に導電型不純
物をイオン注入した後、そのレジストマスクを除去する
方法を示す断面図である。まず、半導体基板（基体；ウ
エハ）１５、例えばシリコン基板上に塗布法によりレジ
スト膜を形成する。続いて、選択露光した後、現像液に
浸漬し、イオン注入すべき領域のレジスト膜を除去し
て、図１（ａ）に示すように、レジストマスク３２を形
成する。
【００２５】次に、図１（ｂ）に示すように、このレジ
ストマスク３２に基づいて半導体基板１５に導電型不純
物、例えばボロン（Ｂ）を選択的にイオン注入する。こ
のとき、イオン注入装置のチャンバからアルミニウムが
スパッタされてレジストマスク３２の側壁に付着し、更
に残留酸素と反応し、アルミナ膜３３が生成する。ま
た、導電型不純物はレジストの樹脂成分と化学結合し
て、レジストマスク３２の表層に非常に固い変質層32ｂ
を形成する。なお、導電型不純物の届かない、レジスト
マスク３２の内部のレジスト樹脂はそのままの状態で残
る。この層は非変質層32ａと呼ばれる。
ストマスク３２に基づいて半導体基板１５に導電型不純
物、例えばボロン（Ｂ）を選択的にイオン注入する。こ
のとき、イオン注入装置のチャンバからアルミニウムが
スパッタされてレジストマスク３２の側壁に付着し、更
に残留酸素と反応し、アルミナ膜３３が生成する。ま
た、導電型不純物はレジストの樹脂成分と化学結合し
て、レジストマスク３２の表層に非常に固い変質層32ｂ
を形成する。なお、導電型不純物の届かない、レジスト
マスク３２の内部のレジスト樹脂はそのままの状態で残
る。この層は非変質層32ａと呼ばれる。
【００２６】次いで、図５に示す２ステップアッシング
処理装置のＲＩＥチャンバ１２内にウエハ１５を入れ、
冷却ステージ１６に載置する。続いて、冷却手段により
ウエハ１５を冷却し、５℃に保持する。次いで、ＲＩＥ
チャンバ１２内を減圧し、所内の圧力に達したら、流量
４００sccmのＨ2 及び流量１００sccmのＨ2 Ｏの混合ガ
スをＲＩＥチャンバ１２に導入し、圧力１Torrに保持す
る。
処理装置のＲＩＥチャンバ１２内にウエハ１５を入れ、
冷却ステージ１６に載置する。続いて、冷却手段により
ウエハ１５を冷却し、５℃に保持する。次いで、ＲＩＥ
チャンバ１２内を減圧し、所内の圧力に達したら、流量
４００sccmのＨ2 及び流量１００sccmのＨ2 Ｏの混合ガ
スをＲＩＥチャンバ１２に導入し、圧力１Torrに保持す
る。
【００２７】続いて、対向電極１６，１８間にＲＦパワ
ー５００Ｗを印加する。これにより、Ｈ2 ＋H2O の混合
ガスはプラズマ化する。そして、高いエネルギを有する
水素イオンがウエハに垂直に衝突して変質層32ｂを物理
的に壊しつつ、化学反応により変質層32ｂを除去する。
図１（ｃ）に示すように、変質層32ｂが除去された後、
内側の不変質層32ａが現れる。なお、水素に少量の水蒸
気を添加しているため、アッシング反応種である水素原
子の生成効率が上がり、従って、アッシングレートはか
なり高い。
ー５００Ｗを印加する。これにより、Ｈ2 ＋H2O の混合
ガスはプラズマ化する。そして、高いエネルギを有する
水素イオンがウエハに垂直に衝突して変質層32ｂを物理
的に壊しつつ、化学反応により変質層32ｂを除去する。
図１（ｃ）に示すように、変質層32ｂが除去された後、
内側の不変質層32ａが現れる。なお、水素に少量の水蒸
気を添加しているため、アッシング反応種である水素原
子の生成効率が上がり、従って、アッシングレートはか
なり高い。
【００２８】次に、変質層32ｂが除去された後に現れた
内側の非変質層32ａを除去する。このため、アーム１４
により、Ｈ2 ＋H2O の混合ガスを用いたプラズマ処理の
終了したウエハ１５をダウンフローチャンバ１３内に搬
送し、ウエハ１５を加熱ステージ１９に載置する。続い
て、加熱手段によりウエハ１５を加熱し、温度２００℃
に保持する。
内側の非変質層32ａを除去する。このため、アーム１４
により、Ｈ2 ＋H2O の混合ガスを用いたプラズマ処理の
終了したウエハ１５をダウンフローチャンバ１３内に搬
送し、ウエハ１５を加熱ステージ１９に載置する。続い
て、加熱手段によりウエハ１５を加熱し、温度２００℃
に保持する。
【００２９】次いで、ダウンフローチャンバ１３内及び
プラズマ室２１内を減圧し、所内の圧力に達したら、流
量1350sccmのＯ2 及び流量１５０sccmのＨ2 Ｏの混合ガ
スをプラズマ室２１に導入し、圧力１Torrに保持する。
次に、導波管２４に周波数2.45GHz のマイクロ波パワー
1.5 ｋＷを印加する。これにより、図２（ａ）に示すよ
うに、非変質層32ａが除去される。なお、まだアルミナ
系の残渣33ａは除去されずに残っている。
プラズマ室２１内を減圧し、所内の圧力に達したら、流
量1350sccmのＯ2 及び流量１５０sccmのＨ2 Ｏの混合ガ
スをプラズマ室２１に導入し、圧力１Torrに保持する。
次に、導波管２４に周波数2.45GHz のマイクロ波パワー
1.5 ｋＷを印加する。これにより、図２（ａ）に示すよ
うに、非変質層32ａが除去される。なお、まだアルミナ
系の残渣33ａは除去されずに残っている。
【００３０】次いで、アルミナ系の残渣33ａを除去する
ため、ウエハ１５を処理装置から取り出す。硝酸溶液を
用意し、８０℃に加熱した後、ウエハ１５を１分間程度
浸漬する。これにより、アルミナ系の残渣33ａが除去さ
れて、レジストマスク３２の除去が完了する。以上のよ
うに、本発明の第１の実施例のレジストマスクの除去方
法によれば、２ステップアッシング処理を行った後に、
硝酸による薬液処理を行っている。
ため、ウエハ１５を処理装置から取り出す。硝酸溶液を
用意し、８０℃に加熱した後、ウエハ１５を１分間程度
浸漬する。これにより、アルミナ系の残渣33ａが除去さ
れて、レジストマスク３２の除去が完了する。以上のよ
うに、本発明の第１の実施例のレジストマスクの除去方
法によれば、２ステップアッシング処理を行った後に、
硝酸による薬液処理を行っている。
【００３１】従って、２ステップアッシング処理によ
り、導電型不純物の酸化物の生成やレジスト爆発を防止
しつつ、レジストマスク３２の表層の変質層32ｂ及び内
側の不変質層32ａが除去される。更に硝酸による薬液処
理により、レジストマスク３２の側壁表面に沿って生成
していたアルミナ系の残渣33ａが除去される。これによ
り、レジストマスク３２及びアルミナ系の残渣33ａを完
全に除去することができるとともに、導電型不純物の酸
化物の発生や、レジスト爆発を防止してパーティクル発
生量の低減を図ることができる。 （２）本発明の第２の実施例に係るレジストマスクの除
去方法の説明 本発明の第２の実施例に係るレジストマスクの除去方法
では、２ステップアッシング処理前に、硝酸による薬液
処理を行っている。
り、導電型不純物の酸化物の生成やレジスト爆発を防止
しつつ、レジストマスク３２の表層の変質層32ｂ及び内
側の不変質層32ａが除去される。更に硝酸による薬液処
理により、レジストマスク３２の側壁表面に沿って生成
していたアルミナ系の残渣33ａが除去される。これによ
り、レジストマスク３２及びアルミナ系の残渣33ａを完
全に除去することができるとともに、導電型不純物の酸
化物の発生や、レジスト爆発を防止してパーティクル発
生量の低減を図ることができる。 （２）本発明の第２の実施例に係るレジストマスクの除
去方法の説明 本発明の第２の実施例に係るレジストマスクの除去方法
では、２ステップアッシング処理前に、硝酸による薬液
処理を行っている。
【００３２】図３（ａ）〜（ｃ），図４（ａ），（ｂ）
は、レジストマスクを用いて例えば半導体基板に選択的
にイオン注入した後、レジストマスクを除去する方法を
示す断面図である。まず、図３（ａ）に示すように、塗
布法により半導体基板（基体；ウエハ）１５上にレジス
ト膜を形成する。続いて、選択露光した後、現像液に浸
漬し、イオン注入すべき領域のレジスト膜を除去してレ
ジストマスク３２を形成する。
は、レジストマスクを用いて例えば半導体基板に選択的
にイオン注入した後、レジストマスクを除去する方法を
示す断面図である。まず、図３（ａ）に示すように、塗
布法により半導体基板（基体；ウエハ）１５上にレジス
ト膜を形成する。続いて、選択露光した後、現像液に浸
漬し、イオン注入すべき領域のレジスト膜を除去してレ
ジストマスク３２を形成する。
【００３３】次に、このレジストマスク３２に基づいて
半導体基板１５に導電型不純物、例えばボロン（Ｂ）を
選択的にイオン注入する。このとき、イオン注入装置の
チャンバからアルミニウムがスパッタされてレジストマ
スク３２の側壁に付着し、更に残留酸素と反応し、アル
ミナ膜３３が生成する。また、導電型不純物はレジスト
の樹脂成分と化学結合して、レジストマスク３２の表層
は非常に固い変質層32ｂとなる。なお、導電型不純物の
届かない、レジストマスク３２の内部のレジスト樹脂は
非変質層32ａとしてそのままの状態で残る。
半導体基板１５に導電型不純物、例えばボロン（Ｂ）を
選択的にイオン注入する。このとき、イオン注入装置の
チャンバからアルミニウムがスパッタされてレジストマ
スク３２の側壁に付着し、更に残留酸素と反応し、アル
ミナ膜３３が生成する。また、導電型不純物はレジスト
の樹脂成分と化学結合して、レジストマスク３２の表層
は非常に固い変質層32ｂとなる。なお、導電型不純物の
届かない、レジストマスク３２の内部のレジスト樹脂は
非変質層32ａとしてそのままの状態で残る。
【００３４】次いで、アルミナ膜３３を除去するため、
硝酸溶液を用意し、８０℃に加熱した後、ウエハを１分
間程度浸漬する。これにより、レジストマスク３２の側
壁の表面に付着したアルミナ膜３３が除去される。次
に、２ステップアッシング処理装置により、第１の実施
例に説明した２ステップアッシング処理と同様な処理を
行う。Ｈ2 ＋H2O の混合ガスを用いたプラズマ処理によ
り、まず変質層32ｂが除去される。続いて、Ｏ2 ＋H2O
の混合ガスを用いたダウンフロー処理により、処理後に
現れた内側の非変質層32ａが除去されて、レジストマス
ク３２の除去が完了する。
硝酸溶液を用意し、８０℃に加熱した後、ウエハを１分
間程度浸漬する。これにより、レジストマスク３２の側
壁の表面に付着したアルミナ膜３３が除去される。次
に、２ステップアッシング処理装置により、第１の実施
例に説明した２ステップアッシング処理と同様な処理を
行う。Ｈ2 ＋H2O の混合ガスを用いたプラズマ処理によ
り、まず変質層32ｂが除去される。続いて、Ｏ2 ＋H2O
の混合ガスを用いたダウンフロー処理により、処理後に
現れた内側の非変質層32ａが除去されて、レジストマス
ク３２の除去が完了する。
【００３５】以上のように、本発明の第２の実施例のレ
ジストマスクの除去方法によれば、硝酸による薬液処理
を行った後に、２ステップアッシング処理を行ってい
る。従って、硝酸による薬液処理により、レジストマス
ク３２の側壁表面のアルミナ膜３３が除去される。更に
２ステップアッシング処理により、導電型不純物の酸化
物の生成やレジスト爆発を防止しつつ、レジストマスク
３２の表層の変質層32ｂ及び内側の不変質層32ａが除去
される。
ジストマスクの除去方法によれば、硝酸による薬液処理
を行った後に、２ステップアッシング処理を行ってい
る。従って、硝酸による薬液処理により、レジストマス
ク３２の側壁表面のアルミナ膜３３が除去される。更に
２ステップアッシング処理により、導電型不純物の酸化
物の生成やレジスト爆発を防止しつつ、レジストマスク
３２の表層の変質層32ｂ及び内側の不変質層32ａが除去
される。
【００３６】これにより、レジストマスク３２及びアル
ミナ膜３３を完全に除去することができるとともに、導
電型不純物の酸化物の発生や、レジスト爆発を防止して
パーティクル発生量の低減を図ることができる。なお、
上記の第１及び第２の実施例では、アルミナ系の残渣33
ａやアルミナ膜３３を除去するため、８０℃に加熱した
硝酸溶液を用いているが、燐酸溶液又は硝酸＋燐酸の混
合溶液を用いてもよい。
ミナ膜３３を完全に除去することができるとともに、導
電型不純物の酸化物の発生や、レジスト爆発を防止して
パーティクル発生量の低減を図ることができる。なお、
上記の第１及び第２の実施例では、アルミナ系の残渣33
ａやアルミナ膜３３を除去するため、８０℃に加熱した
硝酸溶液を用いているが、燐酸溶液又は硝酸＋燐酸の混
合溶液を用いてもよい。
【００３７】また、導電型不純物がボロンの場合に本発
明を適用しているが、他の導電型不純物、例えばＰ，Ａ
ｓ等の場合にも本発明を適用することができる。更に、
基体として、半導体基板、例えばシリコン基板を用いて
いるが、他の材料からなる半導体基板のほか、ポリシリ
コン膜やポリサイド膜を用いてもよい。
明を適用しているが、他の導電型不純物、例えばＰ，Ａ
ｓ等の場合にも本発明を適用することができる。更に、
基体として、半導体基板、例えばシリコン基板を用いて
いるが、他の材料からなる半導体基板のほか、ポリシリ
コン膜やポリサイド膜を用いてもよい。
【００３８】
【発明の効果】以上説明したように、本発明のレジスト
マスクの除去方法によれば、半導体基板等に選択的に導
電型不純物をイオン注入した後に残るレジストマスクを
除去するために、水素を含むガスによるプラズマ処理及
び酸素を含むガスによるダウンフロー処理からなる２ス
テップアッシング処理を行い、更にこの２ステップアッ
シング処理の前又は後に、アルミナを溶かす薬液、例え
ば少なくとも硝酸及び燐酸のいずれかに曝す処理を行っ
ている。
マスクの除去方法によれば、半導体基板等に選択的に導
電型不純物をイオン注入した後に残るレジストマスクを
除去するために、水素を含むガスによるプラズマ処理及
び酸素を含むガスによるダウンフロー処理からなる２ス
テップアッシング処理を行い、更にこの２ステップアッ
シング処理の前又は後に、アルミナを溶かす薬液、例え
ば少なくとも硝酸及び燐酸のいずれかに曝す処理を行っ
ている。
【００３９】従って、２ステップアッシング処理によ
り、導電型不純物の酸化物の生成やレジスト爆発を防止
しつつ、レジストマスクの表層の変質層及び内側の不変
質層が除去される。更に硝酸又は燐酸による薬液処理に
より、レジストマスク表面のアルミナ系の残渣が除去さ
れる。これにより、レジストマスク及びアルミナ系の残
渣が完全に除去されるとともに、パーティクル発生量の
低減が図られる。
り、導電型不純物の酸化物の生成やレジスト爆発を防止
しつつ、レジストマスクの表層の変質層及び内側の不変
質層が除去される。更に硝酸又は燐酸による薬液処理に
より、レジストマスク表面のアルミナ系の残渣が除去さ
れる。これにより、レジストマスク及びアルミナ系の残
渣が完全に除去されるとともに、パーティクル発生量の
低減が図られる。
【図１】本発明の第１の実施例に係るレジストマスクの
除去方法について示す断面図（その１）である。
除去方法について示す断面図（その１）である。
【図２】本発明の第１の実施例に係るレジストマスクの
除去方法について示す断面図（その２）である。
除去方法について示す断面図（その２）である。
【図３】本発明の第２の実施例に係るレジストマスクの
除去方法について示す断面図（その１）である。
除去方法について示す断面図（その１）である。
【図４】本発明の第２の実施例に係るレジストマスクの
除去方法について示す断面図（その２）である。
除去方法について示す断面図（その２）である。
【図５】本発明の実施例に係るレジストマスクの除去方
法に用いられる２ステップアッシング装置の構成につい
て示す側面図である。
法に用いられる２ステップアッシング装置の構成につい
て示す側面図である。
【図６】従来例に係るレジストマスクの除去方法につい
て示す断面図（その１）である。
て示す断面図（その１）である。
【図７】従来例に係るレジストマスクの除去方法につい
て示す断面図（その２）である。
て示す断面図（その２）である。
【図８】従来例に係るレジストマスクの除去方法の問題
点について示す断面図である。
点について示す断面図である。
１１ ２ステップアッシング装置、 １２ ＲＩＥチャンバ、 １３ ダウンフローチャンバ、 １４ アーム、 １５ ウエハ（半導体基板；基体）、 １６ 冷却ステージ（載置台；カソード電極）、 １７ ＲＦ電源、 １８ ガスシャワー（アノード電極）、 １９ 加熱ステージ（載置台）、 ２０ シャワーヘッド、 ２１ プラズマ室、 ２２ ガス導入口、 ２３ マイクロ波透過窓、 ２４ 導波管、 ３２ レジストマスク、 32ａ 非変質層、 32ｂ 変質層、 ３３ アルミナ膜、 33ａ アルミナ系の残渣、 ３４ イオン注入層。
Claims (8)
- 【請求項１】 基体に導電型不純物を選択的にイオン注
入した後に残るレジストマスクの除去方法であって、 少なくとも水素を含むガスを用いて前記基体のプラズマ
処理を行う工程と、 少なくとも酸素を含むガスを用いて前記基体のダウンフ
ロー処理を行う工程と、 少なくとも硝酸及び燐酸のいずれかを含む溶液に前記基
体を曝す工程とを有することを特徴とするレジストマス
クの除去方法。 - 【請求項２】 基体に導電型不純物を選択的にイオン注
入した後に残るレジストマスクの除去方法であって、 少なくとも硝酸及び燐酸のいずれかを含む溶液に前記基
体を曝す工程と、 少なくとも水素を含むガスを用いて前記基体のプラズマ
処理を行う工程と、 少なくとも酸素を含むガスを用いて前記基体のダウンフ
ロー処理を行う工程とを有することを特徴とするレジス
トマスクの除去方法。 - 【請求項３】 前記プラズマ処理は、高周波電源が接続
されたカソード電極に基体を載置し、前記カソード電極
と該カソード電極に対向するアノード電極との間に高周
波電力を印加することによりプラズマ化された水素を含
むガスに前記基体上のレジストマスクを曝して、該レジ
ストマスクをエッチングする処理であることを特徴とす
る請求項１又は請求項２記載のレジストマスクの除去方
法。 - 【請求項４】 前記ダウンフロー処理は、プラズマ化さ
れた酸素を含むガスからイオンを除去した後に残る活性
化ガスに前記基体上のレジストマスクを曝して、該レジ
ストマスクをエッチングする処理であることを特徴とす
る請求項１又は請求項２記載のレジストマスクの除去方
法。 - 【請求項５】 前記水素を含むガスは、水素と水蒸気の
混合ガスであることを特徴とする請求項１、請求項２又
は請求項３記載のレジストマスクの除去方法。 - 【請求項６】 前記酸素を含むガスは、酸素と水蒸気の
混合ガスであることを特徴とする請求項１、請求項２又
は請求項４記載のレジストマスクの除去方法。 - 【請求項７】 前記プラズマ処理されている間、前記基
体は常温よりも低い温度に冷却されていることを特徴と
する請求項１，請求項２，請求項３又は請求項５記載の
レジストマスクの除去方法。 - 【請求項８】 前記ダウンフロー処理されている間、前
記基体は常温よりも高い温度に加熱されていることを特
徴とする請求項１，請求項２，請求項４又は請求項６記
載のレジストマスクの除去方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23201893A JP3391410B2 (ja) | 1993-09-17 | 1993-09-17 | レジストマスクの除去方法 |
| US08/264,915 US5628871A (en) | 1993-09-17 | 1994-06-24 | Method of removing resist mask and a method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23201893A JP3391410B2 (ja) | 1993-09-17 | 1993-09-17 | レジストマスクの除去方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786146A true JPH0786146A (ja) | 1995-03-31 |
| JP3391410B2 JP3391410B2 (ja) | 2003-03-31 |
Family
ID=16932674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23201893A Expired - Lifetime JP3391410B2 (ja) | 1993-09-17 | 1993-09-17 | レジストマスクの除去方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5628871A (ja) |
| JP (1) | JP3391410B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043004A (en) * | 1997-09-19 | 2000-03-28 | Fujitsu Limited | Ashing method |
| KR100377711B1 (ko) * | 1998-01-28 | 2003-03-26 | 애논 인코포레이티드 | 기판으로부터 유기 물질의 회화 방법 |
| KR100506886B1 (ko) * | 1998-09-21 | 2005-09-26 | 주식회사 하이닉스반도체 | 반도체소자의 미세패턴 형성방법 |
| JP2008277812A (ja) * | 2007-04-19 | 2008-11-13 | Applied Materials Inc | 水蒸気及び希釈ガスにより改善された水素アッシング |
| JP2009164365A (ja) * | 2008-01-08 | 2009-07-23 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5837568A (en) * | 1995-12-12 | 1998-11-17 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor devices |
| US5824604A (en) * | 1996-01-23 | 1998-10-20 | Mattson Technology, Inc. | Hydrocarbon-enhanced dry stripping of photoresist |
| US5908319A (en) * | 1996-04-24 | 1999-06-01 | Ulvac Technologies, Inc. | Cleaning and stripping of photoresist from surfaces of semiconductor wafers |
| US6017787A (en) * | 1996-12-31 | 2000-01-25 | Lucent Technologies Inc. | Integrated circuit with twin tub |
| US5811358A (en) * | 1997-01-03 | 1998-09-22 | Mosel Vitelic Inc. | Low temperature dry process for stripping photoresist after high dose ion implantation |
| WO1999026277A1 (en) | 1997-11-17 | 1999-05-27 | Mattson Technology, Inc. | Systems and methods for plasma enhanced processing of semiconductor wafers |
| US5958798A (en) * | 1997-12-18 | 1999-09-28 | Advanced Micro Devices, Inc. | Borderless vias without degradation of HSQ gap fill layers |
| US6576547B2 (en) * | 1998-03-05 | 2003-06-10 | Micron Technology, Inc. | Residue-free contact openings and methods for fabricating same |
| US6082208A (en) * | 1998-04-01 | 2000-07-04 | Sandia Corporation | Method for fabricating five-level microelectromechanical structures and microelectromechanical transmission formed |
| US6524974B1 (en) | 1999-03-22 | 2003-02-25 | Lsi Logic Corporation | Formation of improved low dielectric constant carbon-containing silicon oxide dielectric material by reaction of carbon-containing silane with oxidizing agent in the presence of one or more reaction retardants |
| US20050022839A1 (en) * | 1999-10-20 | 2005-02-03 | Savas Stephen E. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
| US6805139B1 (en) | 1999-10-20 | 2004-10-19 | Mattson Technology, Inc. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
| US6423628B1 (en) | 1999-10-22 | 2002-07-23 | Lsi Logic Corporation | Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines |
| US6756674B1 (en) | 1999-10-22 | 2004-06-29 | Lsi Logic Corporation | Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same |
| US6391795B1 (en) | 1999-10-22 | 2002-05-21 | Lsi Logic Corporation | Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning |
| US6316354B1 (en) * | 1999-10-26 | 2001-11-13 | Lsi Logic Corporation | Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer |
| US6667244B1 (en) * | 2000-03-24 | 2003-12-23 | Gerald M. Cox | Method for etching sidewall polymer and other residues from the surface of semiconductor devices |
| US6346490B1 (en) | 2000-04-05 | 2002-02-12 | Lsi Logic Corporation | Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps |
| US6506678B1 (en) | 2000-05-19 | 2003-01-14 | Lsi Logic Corporation | Integrated circuit structures having low k porous aluminum oxide dielectric material separating aluminum lines, and method of making same |
| US6365528B1 (en) | 2000-06-07 | 2002-04-02 | Lsi Logic Corporation | Low temperature process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric-material characterized by improved resistance to oxidation and good gap-filling capabilities |
| US6492731B1 (en) | 2000-06-27 | 2002-12-10 | Lsi Logic Corporation | Composite low dielectric constant film for integrated circuit structure |
| US6346488B1 (en) | 2000-06-27 | 2002-02-12 | Lsi Logic Corporation | Process to provide enhanced resistance to cracking and to further reduce the dielectric constant of a low dielectric constant dielectric film of an integrated circuit structure by implantation with hydrogen ions |
| US6368979B1 (en) | 2000-06-28 | 2002-04-09 | Lsi Logic Corporation | Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure |
| US6350700B1 (en) | 2000-06-28 | 2002-02-26 | Lsi Logic Corporation | Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure |
| US6440864B1 (en) | 2000-06-30 | 2002-08-27 | Applied Materials Inc. | Substrate cleaning process |
| US6489242B1 (en) | 2000-09-13 | 2002-12-03 | Lsi Logic Corporation | Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures |
| US6391768B1 (en) | 2000-10-30 | 2002-05-21 | Lsi Logic Corporation | Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure |
| US6537923B1 (en) | 2000-10-31 | 2003-03-25 | Lsi Logic Corporation | Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines |
| US6423630B1 (en) | 2000-10-31 | 2002-07-23 | Lsi Logic Corporation | Process for forming low K dielectric material between metal lines |
| US6420277B1 (en) | 2000-11-01 | 2002-07-16 | Lsi Logic Corporation | Process for inhibiting crack formation in low dielectric constant dielectric films of integrated circuit structure |
| US6692903B2 (en) | 2000-12-13 | 2004-02-17 | Applied Materials, Inc | Substrate cleaning apparatus and method |
| US6858195B2 (en) | 2001-02-23 | 2005-02-22 | Lsi Logic Corporation | Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material |
| US6572925B2 (en) | 2001-02-23 | 2003-06-03 | Lsi Logic Corporation | Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material |
| US6649219B2 (en) | 2001-02-23 | 2003-11-18 | Lsi Logic Corporation | Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation |
| US6503840B2 (en) | 2001-05-02 | 2003-01-07 | Lsi Logic Corporation | Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning |
| US6559048B1 (en) | 2001-05-30 | 2003-05-06 | Lsi Logic Corporation | Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning |
| US6562700B1 (en) | 2001-05-31 | 2003-05-13 | Lsi Logic Corporation | Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal |
| US6583026B1 (en) | 2001-05-31 | 2003-06-24 | Lsi Logic Corporation | Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure |
| US6566171B1 (en) | 2001-06-12 | 2003-05-20 | Lsi Logic Corporation | Fuse construction for integrated circuit structure having low dielectric constant dielectric material |
| US6930056B1 (en) * | 2001-06-19 | 2005-08-16 | Lsi Logic Corporation | Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure |
| US6559033B1 (en) | 2001-06-27 | 2003-05-06 | Lsi Logic Corporation | Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines |
| US6673721B1 (en) * | 2001-07-02 | 2004-01-06 | Lsi Logic Corporation | Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask |
| US6723653B1 (en) | 2001-08-17 | 2004-04-20 | Lsi Logic Corporation | Process for reducing defects in copper-filled vias and/or trenches formed in porous low-k dielectric material |
| US6881664B2 (en) * | 2001-08-28 | 2005-04-19 | Lsi Logic Corporation | Process for planarizing upper surface of damascene wiring structure for integrated circuit structures |
| KR20050044806A (ko) * | 2002-09-18 | 2005-05-12 | 맷슨 테크놀로지, 인크. | 물질을 제거하기 위한 시스템 및 방법 |
| CN101241848B (zh) * | 2003-04-25 | 2012-01-25 | 住友电气工业株式会社 | 半导体装置的制造方法 |
| US20110061679A1 (en) * | 2004-06-17 | 2011-03-17 | Uvtech Systems, Inc. | Photoreactive Removal of Ion Implanted Resist |
| US20050279453A1 (en) * | 2004-06-17 | 2005-12-22 | Uvtech Systems, Inc. | System and methods for surface cleaning |
| US20070054492A1 (en) * | 2004-06-17 | 2007-03-08 | Elliott David J | Photoreactive removal of ion implanted resist |
| US20070186953A1 (en) * | 2004-07-12 | 2007-08-16 | Savas Stephen E | Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing |
| US20080261384A1 (en) * | 2007-04-18 | 2008-10-23 | United Microelectronics Corp. | Method of removing photoresist layer and method of fabricating semiconductor device using the same |
| CN107851559B (zh) | 2015-06-26 | 2022-04-26 | 东京毅力科创株式会社 | 气相蚀刻系统和方法 |
| WO2016210299A1 (en) | 2015-06-26 | 2016-12-29 | Tokyo Electron Limited | GAS PHASE ETCH WITH CONTROLLABLE ETCH SELECTIVITY OF Si-CONTAINING ARC OR SILICON OXYNITRIDE TO DIFFERENT FILMS OR MASKS |
| US20220246479A1 (en) * | 2021-02-04 | 2022-08-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source/drain regions and methods of forming same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5421073B2 (ja) * | 1974-04-15 | 1979-07-27 | ||
| JPH0773104B2 (ja) * | 1986-02-14 | 1995-08-02 | 富士通株式会社 | レジスト剥離方法 |
| JPS62271435A (ja) * | 1986-05-20 | 1987-11-25 | Fujitsu Ltd | レジストの剥離方法 |
| JPH0770524B2 (ja) * | 1987-08-19 | 1995-07-31 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH0626201B2 (ja) * | 1987-10-15 | 1994-04-06 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2541851B2 (ja) * | 1989-03-10 | 1996-10-09 | 富士通株式会社 | 有機物の剥離方法 |
-
1993
- 1993-09-17 JP JP23201893A patent/JP3391410B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-24 US US08/264,915 patent/US5628871A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043004A (en) * | 1997-09-19 | 2000-03-28 | Fujitsu Limited | Ashing method |
| KR100377711B1 (ko) * | 1998-01-28 | 2003-03-26 | 애논 인코포레이티드 | 기판으로부터 유기 물질의 회화 방법 |
| KR100506886B1 (ko) * | 1998-09-21 | 2005-09-26 | 주식회사 하이닉스반도체 | 반도체소자의 미세패턴 형성방법 |
| JP2008277812A (ja) * | 2007-04-19 | 2008-11-13 | Applied Materials Inc | 水蒸気及び希釈ガスにより改善された水素アッシング |
| JP2009164365A (ja) * | 2008-01-08 | 2009-07-23 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5628871A (en) | 1997-05-13 |
| JP3391410B2 (ja) | 2003-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3391410B2 (ja) | レジストマスクの除去方法 | |
| JP2541851B2 (ja) | 有機物の剥離方法 | |
| US6589890B2 (en) | Precleaning process for metal plug that minimizes damage to low-κ dielectric | |
| US20060201911A1 (en) | Methods of etching photoresist on substrates | |
| KR101342779B1 (ko) | 포토레지스트 박리 챔버 및 기판 상의 포토레지스트를 식각하는 방법 | |
| US20080182422A1 (en) | Methods of etching photoresist on substrates | |
| US20030230549A1 (en) | Method for etching chemically inert metal oxides | |
| TWI518773B (zh) | 在高劑量植入剝除前保護矽之增強式鈍化製程 | |
| JP2010512650A (ja) | 乾燥フォトレジスト除去プロセスと装置 | |
| JPH0773104B2 (ja) | レジスト剥離方法 | |
| JP6579953B2 (ja) | 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法 | |
| TWI389737B (zh) | Purification method of conductive substrate surface of semiconductor substrate | |
| KR19980041995A (ko) | 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치 | |
| JPH06349786A (ja) | 半導体装置の製造方法 | |
| TW202230511A (zh) | 基板處理方法及基板處理裝置 | |
| JP4278533B2 (ja) | アッシング方法及びアッシング装置 | |
| US6716740B2 (en) | Method for depositing silicon oxide incorporating an outgassing step | |
| JPS62272539A (ja) | レジスト除去方法 | |
| JP3263880B2 (ja) | 半導体基板の処理方法 | |
| JP2000164732A (ja) | 半導体装置およびその製造方法 | |
| JP2002158210A (ja) | レジスト除去方法 | |
| JPH02102528A (ja) | アッシング方法 | |
| JPH09115844A (ja) | 不純物の導入方法 | |
| JPH02226722A (ja) | 有機膜の処理方法 | |
| JPH0529266A (ja) | 電子ビーム励起ドライエツチング方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020716 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140124 Year of fee payment: 11 |