JPH1083989A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH1083989A
JPH1083989A JP9159731A JP15973197A JPH1083989A JP H1083989 A JPH1083989 A JP H1083989A JP 9159731 A JP9159731 A JP 9159731A JP 15973197 A JP15973197 A JP 15973197A JP H1083989 A JPH1083989 A JP H1083989A
Authority
JP
Japan
Prior art keywords
film
resist
insulating film
pattern
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9159731A
Other languages
English (en)
Inventor
Koji Matsuoka
晃次 松岡
Akiko Katsuyama
亜希子 勝山
Takahiro Matsuo
隆弘 松尾
Masataka Endo
政孝 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9159731A priority Critical patent/JPH1083989A/ja
Publication of JPH1083989A publication Critical patent/JPH1083989A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)

Abstract

(57)【要約】 【課題】 リフローされた絶縁膜の上に化学増幅型レジ
ストよりなるパターンを形成する場合に、裾ひき又は食
い込みのない良好な形状のレジストパターンが形成され
るようにする。 【解決手段】 半導体基板11の上にBPSG膜12を
形成した後、Arガス13を流しつつBPSG膜12を
リフローする。次にBPSG膜12の上に化学増幅型レ
ジストを塗布してレジスト膜15を形成した後、マスク
16を介してKrFエキシマレーザ17を照射してレジ
スト膜15に露光する。BPSG膜12の表面には孤立
電子対が存在しないためレジスト膜15中の酸が失活せ
ず酸触媒による反応が均一に起きるので、レジスト膜1
5を現像すると裾ひきのない良好な形状のレジストパタ
ーン18が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造工
程のリソグラフィプロセスにおけるパターン形成方法に
関する。
【0002】
【従来の技術】近年、IC及びLSI等の半導体装置の
製造工程の微細パターン形成工程においては、加工寸法
の微細化に伴い、KrFエキシマレーザ(波長248n
m)やArFエキシマレーザ(波長193nm)等の短
波長光源を利用したリソグラフィプロセスの開発が進め
られている。短波長光源によるリソグラフィプロセスで
は、一般に、化学増幅という概念を導入した化学増幅型
レジストが使用されている。
【0003】化学増幅型レジストとは、エネルギービー
ムが照射されると酸を発生する酸発生剤と酸により反応
する化合物とを含む多成分系物質からなり、酸触媒によ
る反応を用いて現像液に対する溶解特性を変化させるこ
とにより微細なレジストパターンを形成するためのもの
である。
【0004】以下、従来のパターンの形成方法について
図6(a)〜(d)を参照しながら説明する。
【0005】まず、図6(a)に示すように、半導体基
板1上に絶縁膜としてのBPSG膜2を700nm堆積
した後、不活性ガスであるN2 ガス3を流しつつ850
℃の温度下で熱処理を行ない、BPSG膜2をリフロー
する。このとき、BPSG膜2の表面部には、N2 ガス
により窒化層2aが形成される。
【0006】次に、図6(b)に示すように、BPSG
膜2上に2成分系のポジ型の化学増幅型レジスト(例え
ば、和光純薬製:WKR−PT−3)をスピン塗布した
後にプリベーキングを行なってレジスト膜5を形成す
る。
【0007】次に、図6(c)に示すように、マスク6
を用いてKrFエキシマレーザ7による露光を行なった
後、露光後ベーキングを行なう。
【0008】次に、図6(d)に示すように、レジスト
膜5に対してアルカリ水溶液により現像を行なって、レ
ジストパターン8を得る。
【0009】この場合、レジスト膜5の露光部において
化学増幅型レジストから発生した酸による化合物の分解
反応が進行する。すなわち、酸触媒による反応によりア
ルカリ溶解特性が変化することによって、微細なレジス
トパターンが形成される。
【0010】
【発明が解決しようとする課題】ところが、BPSG膜
2の上にポジ型の化学増幅型レジストを用いてレジスト
パターンを形成する場合には、図6(d)に示すように
レジストパターン8に裾ひきが生じて、良好な形状のレ
ジストパターンを形成することができないという問題が
発生する。すなわち、BPSG膜2等のリフロー性を有
する絶縁膜を堆積させた後平坦化のために800℃〜9
00℃前後の温度下でN2 ガスを流して熱処理を行なっ
て絶縁膜をリフローし、リフローされた絶縁膜の上にポ
ジ型の化学増幅型レジストよりなるレジストパターン8
を形成すると、レジストパターン8に裾ひきが発生して
良好な形状を持つレジストパターンを形成することがで
きない。また、ネガ型の化学増幅型レジストよりなるレ
ジストパターン8を形成すると、レジストパターン8に
食い込みが発生して良好な形状を持つレジストパターン
を形成することができない。このため、化学増幅型レジ
ストよりなるレジストパターンの形状や解像性が劣化し
て、後の工程が悪影響を受けるという問題がある。
【0011】また、半導体基板上に形成されたTiN膜
又はSiN膜等の窒素原子を含有する窒化膜の上に化学
増幅型レジストをよりなるレジストパターンを形成する
場合にも、レジストパターンの形状や解像性が劣化する
という問題が発生する。
【0012】前記の問題に対する対策として、半導体基
板上にSi薄膜を形成する方法(USP.5,219,
788)及び半導体基板上に酸化膜を形成する方法(特
開平6−84774)が提案されている。
【0013】図7は前記従来の方法により製造される半
導体装置の構造を示す。図7に示すように、Si基板よ
りなる半導体基板1上に形成されたBPSG膜2の上
に、Si又はSiO2 よりなるSiを含む薄膜9が形成
され、該薄膜9の上にレジストパターン8’が形成され
ている。
【0014】ところが、BPSG膜2の表面にSiを含
む薄膜9を形成する方法は、プロセスの増加によるスル
ープットの低下、プロセスの増加に伴なうダストによる
歩留りの低下及びSiを含む薄膜9とBPSG膜2とか
らなる2層の膜をエッチングする必要があるので、制御
の困難性及び製造コストの増大等の面から実施すること
が難しい。
【0015】前記の問題に鑑み、本発明は、リフローさ
れた絶縁膜、又は窒化膜の上に化学増幅型レジストより
なるレジストパターンを形成する際に、複雑な工程を経
ることなく裾ひきや食い込みのない良好な形状を持つレ
ジストパターンを形成できるようにすることを目的とす
る。
【0016】
【課題を解決するための手段】BPSG膜等の絶縁膜を
2 ガスを流しつつリフローした後の絶縁膜上、又は窒
素原子を含有するTiN膜若しくはSiN膜等の窒化膜
上に、化学増幅型レジストよりなるレジストパターンを
形成すると、該レジストパターンに裾ひきや食い込みが
発生する原因について検討した結果、次のことを見出し
た。すなわち、リフローされた絶縁膜、又は窒化膜の上
に存在する窒素原子の孤立電子対が、露光により化学増
幅型レジストから発生した酸と、絶縁膜又は窒化膜と化
学増幅型のレジスト膜との界面において結び付くことに
よって酸を失活させる。このため酸触媒による反応が十
分に起きないので、レジストパターンを形成するための
現像液に対する溶解特性の変化が十分には発生しない。
従って、酸触媒による反応が十分に起きない部分の化学
増幅型レジストは現像液によって確実に現像されないの
で、ポジ型の化学増幅型レジストを用いる場合にはレジ
ストパターンに裾ひきが発生し、ネガ型の化学増幅型レ
ジストを用いる場合にはレジストパターンに食い込みが
発生して、良好な形状を持つレジストパターンを形成す
ることができない。
【0017】本発明は前記の知見に基づいてなされたも
のであり、リフローされた絶縁膜の表面、又は窒化膜の
表面に存在する窒素原子の孤立電子対の影響を排除した
後に化学増幅型レジストを塗布してパターン形成を行な
うものである。
【0018】本発明に係る第1のパターンの形成方法
は、半導体基板上にリフロー性を有する絶縁膜を堆積す
る絶縁膜堆積工程と、He,Ne,Ar,Kr及びXe
のうちの少なくとも1つを含む不活性ガスを流しつつ絶
縁膜を熱処理することにより、絶縁膜をリフローするリ
フロー工程と、リフローされた絶縁膜の上に化学増幅型
レジストを塗布してレジスト膜を形成するレジスト膜形
成工程と、レジスト膜を露光した後に現像することによ
りレジスト膜よりなるパターンを形成するパターン形成
工程とを備えている。
【0019】第1のパターン形成方法によると、He,
Ne,Ar,Kr,及びXeのうちの少なくとも1つを
含む不活性ガスを流しつつリフロー性を有する絶縁膜を
熱処理して該絶縁膜をリフローするため、絶縁膜の表面
に窒化層が形成されないので窒素原子の孤立電子対が存
在しない。
【0020】本発明に係る第2のパターンの形成方法
は、半導体基板上にリフロー性を有する絶縁膜を堆積す
る絶縁膜堆積工程と、酸素原子を含有するガスを流しつ
つ絶縁膜を熱処理することにより、絶縁膜をリフローす
るリフロー工程と、リフローされた絶縁膜の上に化学増
幅型レジストを塗布してレジスト膜を形成するレジスト
膜形成工程と、レジスト膜を露光した後に現像すること
によりレジスト膜よりなるパターンを形成するパターン
形成工程とを備えている。
【0021】第2のパターン形成方法によると、酸素原
子を含有するガスを流しつつリフロー性を有する絶縁膜
を熱処理して絶縁膜をリフローするため、絶縁膜の表面
に窒化層が形成されないので窒素原子の孤立電子対が存
在しない。
【0022】本発明に係る第3のパターン形成方法は、
半導体基板上にリフロー性を有する絶縁膜を堆積する絶
縁膜堆積工程と、N2 ガスを流しつつ絶縁膜を熱処理す
ることにより、絶縁膜をリフローするリフロー工程と、
リフローされた絶縁膜の表面層を除去する表面層除去工
程と、表面層が除去された絶縁膜の上に化学増幅型レジ
ストを塗布してレジスト膜を形成するレジスト膜形成工
程と、レジスト膜を露光した後に現像することによりレ
ジスト膜よりなるパターンを形成するパターン形成工程
とを備えている。
【0023】第3のパターン形成方法によると、N2
スを流しつつリフロー性を有する絶縁膜を熱処理してリ
フローするため、絶縁膜の表面には窒化層が形成される
が、絶縁膜の表面層を除去すると、絶縁膜の表面に存在
していた窒素原子の孤立電子対も除去される。
【0024】本発明に係る第4のパターン形成方法は、
半導体基板上に窒素原子を含有する下地膜を形成する下
地膜形成工程と、下地膜に陽イオンを照射する陽イオン
照射工程と、陽イオンが照射された下地膜の上に化学増
幅型レジストを塗布してレジスト膜を形成するレジスト
膜形成工程と、レジスト膜を露光した後に現像すること
によりレジスト膜よりなるパターンを形成するパターン
形成工程とを備えている。
【0025】第4のパターン形成方法によると、半導体
基板上に堆積された窒素原子を含有する下地膜に対して
陽イオンを照射するため、窒素原子の孤立電子対と照射
された陽イオンとが結び付くため、窒素原子を含有する
下地膜の表面において孤立電子対の影響が排除される。
【0026】第4のパターン形成方法において、下地膜
形成工程は、半導体基板上に堆積されたリフロー性を有
する絶縁膜をN2 ガスを流しつつ熱処理することにより
リフローする工程を含むことが好ましい。
【0027】第4のパターン形成方法において、下地膜
に照射する陽イオンはSiの陽イオンであることが好ま
しい。
【0028】
【発明の実施の形態】
(第1の実施形態)以下、本発明の第1の実施形態に係
るパターン形成方法について、図1(a)〜(d)を参
照しながら説明する。
【0029】第1の実施形態は、従来のパターン形成方
法におけるN2 ガスを用いるリフローに代えてArガス
を用いるリフローを行なうものである。
【0030】まず、図1(a)に示すように、半導体基
板11上に絶縁膜としてのBPSG膜12を700nm
の厚さに堆積した後、不活性ガスであるArガス13を
流しつつ850℃の温度下で熱処理を行なうことによ
り、BPSG膜12をリフローする。リフロー工程にお
いて、N2 ガスを流していないためBPSG膜12の表
面に窒化層が形成されず、窒素原子は存在しない。
【0031】BPSG膜12を850℃の温度下で熱処
理すると、熱の影響によりBPSG膜12の表面に析出
物が現われてくる(浮いてくる)ので、析出物をBPS
G膜12の表面から取り除くために、不活性ガスである
Arガス13を流すのである。このようにすると、析出
物は不活性ガスと共に排出される。
【0032】次に、図1(b)に示すように、BPSG
膜12上に2成分系のポジ型の化学増幅型レジスト(例
えば、和光純薬製:WKR−PT−3)をスピン塗布し
た後、90℃の温度下で90秒のプリベーキングを行な
ってレジスト膜15を形成する。
【0033】次に、図1(c)に示すように、マスク1
6を用いてKrFエキシマレーザ17による露光を行な
った後、100℃の温度下で90秒の露光後ベーキング
を行なう。レジスト膜15の露光部においては、化学増
幅型レジストから発生した酸による化合物の分解反応が
進行する。すなわち、酸触媒による反応によりレジスト
膜15のアルカリ溶解特性が変化することによって、微
細なレジストパターンを形成することが可能となる。こ
のとき、BPSG膜12とレジスト膜15との界面には
窒素原子ひいては孤立電子対が存在しないので、酸によ
る化合物の分解反応が均一に進行する。
【0034】次に、レジスト膜15に対してアルカリ水
溶液により60秒間の現像を行なうと、図1(d)に示
すように、裾ひきのない良好な形状のレジストパターン
18を得ることができる。
【0035】第1の実施形態によると、N2 ガスに代え
てArガスを用いてBPSG膜12をリフローするの
で、BPSG膜12の最表面に窒化層ができない。この
ため、孤立電子対が存在しないBPSG膜12の表面に
化学増幅型レジストが塗布されるので、裾ひきのない良
好な形状のレジストパターン18を形成することができ
る。
【0036】尚、第1の実施形態においては、リフロー
時に流すガスとしてArガスを用いたが、これに代え
て、He,Ne,Ar,Kr及びXeのうちの少なくと
も1つを含む不活性ガスを用いてもよい。
【0037】(第1の実施形態の比較例)まず、半導体
基板上に絶縁膜としてのBPSG膜を700nm堆積し
た後、不活性ガスであるN2 ガスを流しつつ850℃の
温度下で熱処理を行ない、BPSG膜をリフローする。
このとき、BPSG膜の表面部には、N2 ガスにより窒
化層が形成される。
【0038】次に、BPSG膜上に2成分系のポジ型の
化学増幅型レジスト(例えば、和光純薬製:WKR−P
T−3)をスピン塗布した後、90℃の温度下で90秒
のプリベーキングを行なってレジスト膜を形成する。
【0039】次に、マスクを用いてKrFエキシマレー
ザによる露光を行なった後、100℃の温度下で90秒
の露光後ベーキングを行なう。
【0040】次に、レジスト膜に対してアルカリ水溶液
により60秒間の現像を行なって、レジストパターンを
得る。
【0041】ところが、BPSG膜の上に形成されたレ
ジストパターンには裾ひきが発生した。
【0042】このことにより、N2 ガスを用いるリフロ
ーに代えてArガスを用いるリフローを行なう第1の実
施形態の効果が確認できた。
【0043】(第2の実施形態)以下、本発明の第2の
実施形態に係るパターン形成方法について、図2(a)
〜(e)を参照しながら説明する。
【0044】第2の実施形態は、従来のパターン形成方
法に対して、N2 ガスを用いるリフローによって形成さ
れた窒化層をエッチングによって除去する工程を加えた
ものである。
【0045】まず、図2(a)に示すように、半導体基
板21上に絶縁膜としてのBPSG膜22を700nm
の厚さに堆積した後、N2 ガス23を流しつつ850℃
の温度下で熱処理を行なうことにより、BPSG膜22
をリフローする。リフロー工程において、N2 ガス23
を流すためBPSG膜22の表面に窒化層22aが形成
される。N2 ガス23を流す理由は、第1の実施形態と
同様、BPSG膜22の表面に現われてくる析出物を取
り除くためである。
【0046】次に、図2(b)に示すように、フッ酸水
溶液24を用いてBPSG膜22を50nmの厚さだけ
エッチングすることにより、窒化層22aを除去する。
窒化層22aが除去されたため、BPSG膜22の表面
に窒素原子は存在しない。
【0047】次に、図2(c)に示すように、BPSG
膜22上に2成分系のポジ型の化学増幅型レジスト(例
えば、和光純薬製:WKR−PT−3)をスピン塗布し
た後、90℃の温度下で90秒のプリベーキングを行な
ってレジスト膜25を形成する。
【0048】次に、図2(d)に示すように、マスク2
6を用いてKrFエキシマレーザ27による露光を行な
った後、100℃の温度下で90秒の露光後ベーキング
を行なう。レジスト膜25の露光部においては、化学増
幅型レジストから発生した酸による化合物の分解反応が
進行する。すなわち、酸触媒による反応によりレジスト
膜25のアルカリ溶解特性が変化することによって、微
細なレジストパターンを形成することが可能となる。こ
のとき、BPSG膜22とレジスト膜25との界面には
窒素原子ひいては孤立電子対が存在しないので、酸によ
る化合物の分解反応が均一に進行する。
【0049】次に、レジスト膜25に対してアルカリ水
溶液により60秒間の現像を行なうと、図2(e)に示
すように、裾ひきのない良好な形状のレジストパターン
28を得ることができた。
【0050】第2の実施形態によると、N2 ガスを用い
るリフローによりBPSG膜22の最表面に形成された
窒化層22aを、エッチングによって除去するため、孤
立電子対が存在しないBPSG膜22の表面に化学増幅
型レジストを塗布できるので、裾ひきのない良好な形状
のレジストパターン28を形成することができる。
【0051】尚、第2の実施形態においては、フッ酸水
溶液24を用いるウエットエッチングにより窒化層22
aを除去したが、これに代えてドライエッチングを用い
てもよい。
【0052】(第3の実施形態)以下、本発明の第3の
実施形態に係るパターン形成方法について、図3(a)
〜(d)を参照しながら説明する。
【0053】第3の実施形態は、従来のパターン形成方
法におけるN2 ガスを用いるリフローに代えてO2 ガス
を用いるリフローを行なうものである。
【0054】まず、図3(a)に示すように、半導体基
板31上に絶縁膜としてのBPSG膜32を700nm
の厚さに堆積した後、O2 ガス33を流しつつ850℃
の温度下で熱処理を行なうことにより、BPSG膜32
をリフローする。O2 ガス33を流す理由は、第1の実
施形態と同様、BPSG膜32の表面に現われてくる析
出物を取り除くためである。
【0055】ところで、O2 ガス33を流しつつBPS
G膜32をリフローすると、酸素原子がBPSG膜32
を通過して半導体基板31に侵入し、半導体基板31の
表面部を酸化してしまう恐れがある。従って、O2 ガス
33を流しつつBPSG膜32をリフローする場合に
は、BPSG膜32の下に、酸素原子を通過させ難いS
iN膜等の窒化膜を形成しておくことが好ましい。この
ようにすると、酸素原子が半導体基板31に侵入し難い
ので、半導体基板31の表面部が酸化される事態を回避
できる。
【0056】次に、図3(b)に示すように、BPSG
膜32上に2成分系のポジ型の化学増幅型レジスト(例
えば、和光純薬製:WKR−PT−3)をスピン塗布し
た後、90℃の温度下で90秒のプリベーキングを行な
ってレジスト膜35を形成する。
【0057】次に、図3(c)に示すように、マスク3
6を用いてKrFエキシマレーザ37による露光を行な
った後、100℃の温度下で90秒の露光後ベーキング
を行なう。レジスト膜35の露光部においては、化学増
幅型レジストから発生した酸による化合物の分解反応が
進行する。すなわち、酸触媒による反応によりレジスト
膜35のアルカリ溶解特性が変化することによって、微
細なレジストパターンを形成することが可能となる。こ
のとき、BPSG膜32とレジスト膜35との界面には
窒素原子ひいては孤立電子対が存在しないので、酸によ
る化合物の分解反応が均一に進行する。
【0058】BPSG膜32の最表面に窒素原子が存在
しない理由については、リフロー工程においてN2 ガス
を用いないので窒素原子が存在しないためか、又はO2
ガスを用いてリフローすることによりBPSG膜32の
表層に形成された酸化膜が窒化層の形成を阻止するため
かの、いずれかと考えられる。
【0059】次に、レジスト膜35に対してアルカリ水
溶液により60秒間の現像を行なうと、図3(d)に示
すように、裾ひきのない良好な形状のレジストパターン
38を得ることができた。
【0060】第3の実施形態によると、N2 ガスに代え
てO2 ガスを用いてBPSG膜32をリフローするの
で、BPSG膜32の最表面に窒化層ができない。この
ため、孤立電子対が存在しないBPSG膜32の表面に
化学増幅型レジストを塗布できるので、裾ひきのない良
好な形状のレジストパターン38を形成することができ
る。
【0061】尚、第3の実施形態において、リフロー時
に流す酸素原子を含有するガスとしてO2 ガスを用いた
が、これに代えて、O3 ガス、又はO2 ガスとH2 ガス
とからなる混合ガスを用いてもよい。
【0062】(第4の実施形態)以下、本発明の第4の
実施形態に係るパターン形成方法について、図4(a)
〜(e)を参照しながら説明する。
【0063】第4の実施形態は、従来のパターン形成方
法に対して、N2 ガスを用いるリフローによって形成さ
れた窒化層を有する絶縁膜にSiの陽イオンを照射する
工程を加えたものである。
【0064】まず、図4(a)に示すように、半導体基
板41上に絶縁膜としてのBPSG膜42を700nm
の厚さに堆積した後、N2 ガス43を流しつつ850℃
の温度下で熱処理を行なうことにより、BPSG膜42
をリフローする。リフロー工程において、N2 ガス43
を流すためBPSG膜42の表面に窒化層42aが形成
されるので、BPSG膜42は表面に窒素原子を含有す
る膜になっている。N2 ガス43を流す理由は、第1の
実施形態と同様、BPSG膜42の表面に現われてくる
析出物を取り除くためである。
【0065】次に、図4(b)に示すように、Siの陽
イオン44をBPSG膜42に照射して、該BPSG膜
42の表面に、陽イオンが注入された層42bを形成す
る。陽イオン照射工程において、BPSG膜42の表面
付近においては陽イオンが注入された層42bの陽イオ
ンと窒化層42a(図4(a)を参照)の窒素原子の孤
立電子対とが結び付く。
【0066】図5(a)は、Siの陽イオンと窒素原子
の孤立電子対との結び付き状態を示しており、この結び
付きのために窒素原子の孤立電子対は酸触媒の反応に影
響を及ぼさなくなる。
【0067】次に、図4(c)に示すように、BPSG
膜42上に2成分系のポジ型の化学増幅型レジスト(例
えば、和光純薬製:WKR−PT−3)をスピン塗布し
た後、90℃の温度下で90秒のプリベーキングを行な
ってレジスト膜45を形成する。
【0068】次に、図4(d)に示すように、マスク4
6を用いてKrFエキシマレーザ47による露光を行な
った後、100℃の温度下で90秒の露光後ベーキング
を行なう。レジスト膜45の露光部においては、化学増
幅型レジストから発生した酸による化合物の分解反応が
進行する。すなわち、酸触媒による反応によりアルカリ
溶解特性が変化することによって、微細なレジストパタ
ーンを形成することが可能となる。このとき、BPSG
膜42とレジスト膜45との界面においては陽イオンが
注入された層42bのSiの陽イオンと窒化層42aの
窒素原子の孤立電子対とが結び付いているため、孤立電
子対がレジスト膜45の露光部において発生した酸を失
活させることがないので、酸による化合物の分解反応が
均一に進行する。
【0069】次に、レジスト膜45に対してアルカリ水
溶液により60秒間の現像を行なうと、図4(e)に示
すように、裾ひきのない良好な形状のレジストパターン
48を得ることができた。
【0070】第4の実施形態によると、N2 ガスを用い
てリフローすることにより形成される窒化層42aを有
するBPSG膜42に対して、Siの陽イオン44を照
射することによって該Siの陽イオン44が窒素原子の
孤立電子対と結び付いて孤立電子対の影響を排除する。
このため、孤立電子対の影響がないBPSG膜42の表
面に化学増幅型レジストを塗布できるので、裾ひきのな
い良好な形状のレジストパターン48を形成することが
できる。
【0071】また、ある程度の大きさを持つSiの陽イ
オンを用いると、陽イオンがBPSG膜42の表面付近
に留まり易くなるので、BPSG膜42の表面の孤立電
子対と結び付く効果を大きくすることができる。
【0072】尚、第4の実施形態においては、Siの陽
イオン44を照射したが、H等の他の陽イオンを用いて
もよい。図5(b)はHの陽イオンと窒素原子の孤立電
子対との結び付き状態を示しており、この結び付きのた
めに窒素原子の孤立電子対は酸触媒反応に影響を及ぼさ
なくなる。
【0073】また、陽イオンの照射は、イオン注入法や
プラズマドーピング法を用いることができる。
【0074】また、第4の実施形態においては、窒素原
子を含有する膜は、半導体基板41の上に形成されたB
PSG膜42をN2 ガスを用いてリフローした膜であっ
たが、これに代えて、例えば半導体基板41の上に形成
されたTiN膜やSiN膜等の窒化膜であってもよい。
【0075】また、第1〜第4の実施形態における化学
増幅型レジストとしては、酸によって脱離する保護基を
含む樹脂と酸発生剤とからなる2成分系のレジスト、又
はアルカリ可溶性樹脂、保護基を含む化合物若しくは樹
脂及び酸発生剤よりなる3成分系のレジストを用いるこ
とができる。また、ポジ型又はネガ型のいずれの化学増
幅型レジストでもよい。
【0076】また、第1〜第4の実施形態においては、
絶縁膜としてBPSG膜を用いたが、これに代えてBS
G膜、PSG膜、又はSOG膜等のリフロー性を有する
絶縁膜を用いてもよい。
【0077】また、第1の実施形態においてはArガス
13を流しつつ、第2の実施形態においてはN2 ガス2
3を流しつつ、第3の実施形態においてはO2 ガス33
を流しつつ、第4の実施形態においてはN2 ガス43を
流しつつそれぞれリフローしたが、ガスを流す理由は前
述したように、BPSG膜の表面に現われてくる析出物
を取り除くためであるから、ガスを供給することにより
ガスを流す場合に代えて、雰囲気中のガスを真空引きす
ることによりガスを流す状態を作ってもよい。
【0078】
【発明の効果】第1のパターン形成方法によると、リフ
ロー性を有する絶縁膜をN2 ガスが含まれない不活性ガ
スを流しつつリフローするため、絶縁膜の表面に窒化層
が形成されないので、窒素原子の孤立電子対が存在しな
い絶縁膜の上に化学増幅型レジストを塗布することがで
きる。従って、露光後の化学増幅型レジストにおける酸
触媒による反応を、孤立電子対の影響を受けることなく
進行できるので、裾ひきや食い込みのない良好な形状の
レジストパターンを形成することができる。
【0079】第2のパターン形成方法によると、リフロ
ー性を有する絶縁膜を酸素原子を含有するガスを流しつ
つリフローするため、絶縁膜の表面に窒化層が形成され
ないので、窒素原子の孤立電子対が存在しない絶縁膜の
上に化学増幅型レジストを塗布することができる。従っ
て、露光後の化学増幅型レジストにおける酸触媒による
反応を、孤立電子対の影響を受けることなく進行できる
ので、裾ひきや食い込みのない良好な形状のレジストパ
ターンを形成することができる。
【0080】第3のパターン形成方法によると、絶縁膜
の表面において形成された窒化層を除去した後に化学増
幅型レジストを塗布するので、窒素原子の孤立電子対が
存在しない絶縁膜の表面に化学増幅型レジストを塗布す
ることができる。従って、露光後の化学増幅型レジスト
における酸触媒による反応を、孤立電子対の影響を受け
ることなく進行できるので、裾ひきや食い込みのない良
好な形状のレジストパターンを形成することができる。
【0081】第4のパターン形成方法によると、窒素原
子を含有する下地膜に対して陽イオンを照射することに
より下地膜の表面における孤立電子対の影響を排除する
ので、窒素原子の孤立電子対が影響を及ぼさない下地膜
の上に化学増幅型レジストを塗布することができる。従
って、露光後の化学増幅型レジストにおける酸触媒によ
る反応を、孤立電子対の影響を受けることなく進行でき
るので、裾ひきや食い込みのない良好な形状のレジスト
パターンを形成することができる。
【0082】第4のパターン形成方法において、窒素原
子を含有する下地膜がN2 ガスを用いるリフローにより
形成された絶縁膜であると、N2 ガスによりリフローさ
れた絶縁膜の上においても裾ひきや食い込みのない良好
な形状のレジストパターンを形成することができる。
【0083】第4のパターン形成方法において、Siの
陽イオンが所定の大きさを持つと、Siの陽イオンは下
地膜の表面付近に留まり易いので、Siの陽イオンと窒
素原子の孤立電子対とが結び付き易い。
【図面の簡単な説明】
【図1】(a)〜(d)は本発明の第1の実施形態に係
るパターン形成方法の各工程を示す断面図である。
【図2】(a)〜(e)は本発明の第2の実施形態に係
るパターン形成方法の各工程を示す断面図である。
【図3】(a)〜(d)は本発明の第3の実施形態に係
るパターン形成方法の各工程を示す断面図である。
【図4】(a)〜(e)は本発明の第4の実施形態に係
るパターン形成方法の各工程を示す断面図である。
【図5】(a)及び(b)は本発明の第4の実施形態に
係るパターン形成方法において使用する陽イオンの作用
を説明する図である。
【図6】(a)〜(d)は第1の従来例に係るパターン
形成方法の各工程を示す断面図である。
【図7】第2の従来例に係るパターン形成方法により形
成されるパターンを示す断面図である。
【符号の説明】
1 半導体基板 2 BPSG膜 2a 窒化層 3 N2 ガス 5 レジスト膜 6 マスク 7 KrFエキシマレーザ 8 レジストパターン 8’レジストパターン 9 Siを含む薄膜 11 半導体基板 12 BPSG膜 13 Arガス 15 レジスト膜 16 マスク 17 KrFエキシマレーザ 18 レジストパターン 21 半導体基板 22 BPSG膜 22a 窒化層 23 N2 ガス 24 フッ酸水溶液 25 レジスト膜 26 マスク 27 KrFエキシマレーザ 28 レジストパターン 31 半導体基板 32 BPSG膜 33 O2 ガス 35 レジスト膜 36 マスク 37 KrFエキシマレーザ 38 レジストパターン 41 半導体基板 42 BPSG膜 42a 窒化層 42b 陽イオンが注入された層 43 N2 ガス 44 Siの陽イオン 45 レジスト膜 46 マスク 47 KrFエキシマレーザ 48 レジストパターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 政孝 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上にリフロー性を有する絶縁
    膜を堆積する絶縁膜堆積工程と、 He,Ne,Ar,Kr及びXeのうちの少なくとも1
    つを含む不活性ガスを流しつつ前記絶縁膜を熱処理する
    ことにより、前記絶縁膜をリフローするリフロー工程
    と、 リフローされた絶縁膜の上に化学増幅型レジストを塗布
    してレジスト膜を形成するレジスト膜形成工程と、 前記レジスト膜を露光した後に現像することにより前記
    レジスト膜よりなるパターンを形成するパターン形成工
    程とを備えていることを特徴とするパターン形成方法。
  2. 【請求項2】 半導体基板上にリフロー性を有する絶縁
    膜を堆積する絶縁膜堆積工程と、 酸素原子を含有するガスを流しつつ前記絶縁膜を熱処理
    することにより、前記絶縁膜をリフローするリフロー工
    程と、 リフローされた絶縁膜の上に化学増幅型レジストを塗布
    してレジスト膜を形成するレジスト膜形成工程と、 前記レジスト膜を露光した後に現像することにより前記
    レジスト膜よりなるパターンを形成するパターン形成工
    程とを備えていることを特徴とするパターン形成方法。
  3. 【請求項3】 半導体基板上にリフロー性を有する絶縁
    膜を堆積する絶縁膜堆積工程と、 N2 ガスを流しつつ前記絶縁膜を熱処理することによ
    り、前記絶縁膜をリフローするリフロー工程と、 リフローされた絶縁膜の表面層を除去する表面層除去工
    程と、 表面層が除去された前記絶縁膜の上に化学増幅型レジス
    トを塗布してレジスト膜を形成するレジスト膜形成工程
    と、 前記レジスト膜を露光した後に現像することにより前記
    レジスト膜よりなるパターンを形成するパターン形成工
    程とを備えていることを特徴とするパターン形成方法。
  4. 【請求項4】 半導体基板上に窒素原子を含有する下地
    膜を形成する下地膜形成工程と、 前記下地膜に陽イオンを照射する陽イオン照射工程と、 陽イオンが照射された前記下地膜の上に化学増幅型レジ
    ストを塗布してレジスト膜を形成するレジスト膜形成工
    程と、 前記レジスト膜を露光した後に現像することにより前記
    レジスト膜よりなるパターンを形成するパターン形成工
    程とを備えていることを特徴とするパターン形成方法。
  5. 【請求項5】 前記下地膜形成工程は、半導体基板上に
    堆積されたリフロー性を有する絶縁膜をN2 ガスを流し
    つつ熱処理することにより、前記絶縁膜をリフローする
    工程を含むことを特徴とする請求項4に記載のパターン
    形成方法。
  6. 【請求項6】 前記下地膜に照射する陽イオンはSiの
    陽イオンであることを特徴とする請求項4に記載のパタ
    ーン形成方法。
JP9159731A 1996-07-16 1997-06-17 パターン形成方法 Withdrawn JPH1083989A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9159731A JPH1083989A (ja) 1996-07-16 1997-06-17 パターン形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18572596 1996-07-16
JP8-185725 1996-07-16
JP9159731A JPH1083989A (ja) 1996-07-16 1997-06-17 パターン形成方法

Publications (1)

Publication Number Publication Date
JPH1083989A true JPH1083989A (ja) 1998-03-31

Family

ID=16175770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9159731A Withdrawn JPH1083989A (ja) 1996-07-16 1997-06-17 パターン形成方法

Country Status (3)

Country Link
US (1) US5866302A (ja)
JP (1) JPH1083989A (ja)
KR (1) KR100392081B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206675A (ja) * 1999-01-12 2000-07-28 Nikon Corp 転写マスク用ブランクスおよび転写マスク
US6573189B1 (en) 2001-11-07 2003-06-03 Taiwan Semiconductor Manufacturing Company Manufacture method of metal bottom ARC
KR100493029B1 (ko) 2002-10-26 2005-06-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
US9412614B2 (en) 2014-05-29 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Nano wire structure and method for fabricating the same
TW202240007A (zh) * 2021-02-25 2022-10-16 荷蘭商Asm Ip私人控股有限公司 形成磷矽酸鹽玻璃層之方法、使用其方法形成的結構以及用於執行其方法的系統

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219788A (en) * 1991-02-25 1993-06-15 Ibm Corporation Bilayer metallization cap for photolithography
US5285102A (en) * 1991-07-25 1994-02-08 Texas Instruments Incorporated Method of forming a planarized insulation layer
JP3161040B2 (ja) * 1992-06-16 2001-04-25 ソニー株式会社 半導体装置の製造方法
JPH0684774A (ja) * 1992-08-31 1994-03-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2734344B2 (ja) * 1993-08-20 1998-03-30 株式会社デンソー 半導体装置の製造方法
JPH07130757A (ja) * 1993-10-28 1995-05-19 Sony Corp バイポーラトランジスタの製造方法
JPH08186175A (ja) * 1994-12-28 1996-07-16 Sony Corp 半導体装置の配線形成方法及び成膜装置
US5670404A (en) * 1996-06-21 1997-09-23 Industrial Technology Research Institute Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer
US5656556A (en) * 1996-07-22 1997-08-12 Vanguard International Semiconductor Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures

Also Published As

Publication number Publication date
US5866302A (en) 1999-02-02
KR980011726A (ko) 1998-04-30
KR100392081B1 (ko) 2003-10-22

Similar Documents

Publication Publication Date Title
US7175944B2 (en) Prevention of photoresist scumming
US6716570B2 (en) Low temperature resist trimming process
US6696224B2 (en) Methods of masking and etching a semiconductor substrate, and ion implant lithography methods of processing a semiconductor substrate
JP2004530922A (ja) サブリソグラフィフォトレジストフィーチャーを形成するプロセス
JP3003657B2 (ja) 半導体装置の製造方法
JP2000091318A (ja) 半導体装置の製造方法
JP2002353195A (ja) 半導体装置の製造方法
JP2004335873A (ja) パターン形成方法
JPH1083989A (ja) パターン形成方法
JP3772077B2 (ja) パターン形成方法
US20040152329A1 (en) Method for manufacturing semiconductor electronic devices
KR19990068224A (ko) 포토레지스트 패턴 형성 방법
US7387869B2 (en) Method of forming pattern for semiconductor device
JP3988873B2 (ja) 半導体装置の製造方法
JP3354901B2 (ja) 微細パターンの形成方法、半導体装置および半導体装置の製造方法
KR20070070565A (ko) 패턴의 임계치수 균일도를 개선한 사진 공정 및 이를이용한 반도체 소자의 콘택홀 형성 방법
JPH01189923A (ja) 半導体装置の製造方法
KR950014325B1 (ko) 실리레이션용 감광막 패턴 형성방법
KR0179339B1 (ko) 감광막패턴 형성방법
JP2003031486A (ja) 微細レジストパターンの形成方法
JP2004078119A (ja) 半導体装置の製造方法
JP2005150222A (ja) パターン形成方法
KR100195230B1 (ko) 반도체 소자의 사진 식각 방법
JPH0997836A (ja) コンタクトホールの形成方法
JP2003045777A (ja) 微細レジストパターンの形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907