KR19980058461A - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 빛의 투과 차이를 이용한 한 번의 마스크 공정으로 콘택홀 및 배선층의 일부를 형성함에 따라 콘택홀과 배선층을 용이하게 오버랩 시킬 수 있을 뿐만 아니라, 나머지 부분의 배선층을 마스크 패턴을 이용하지 않고 형성할 수 있게되어 공정 단계를 줄일 수 있는 반도체소자의 제조방법을 제공하는 것으로, 반도체 기판 상에 절연막 및 제 1 도전막을 순차적으로 형성하는 단계; 상기 제 1 도전막상에 상기 제 1 도전막의 소정 영역을 노출시킴과 더불어 상시 노출된 영역 양 측으로 각각 두꺼운 영역과 소정 두께의 얇은 영역을 갖는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로하여 상기 제 1 도전막 및 절연막을 상기 소정 영역 하부의 기판이 노출될 때까지 식각하여 콘택홀을 형성하는 단계; 상기 기판 전면에 제 2 도전막을 형성하는 단계; 상기 제 2 도전막을 이방성 블랭킷 식각하여 상기 콘택홀을 통하여 상기 기판과 콘택하고 상기 제 1 도전막을 통하여 서로 연결된 배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 한 번의 마스크 공정을 이용하여 콘택홀 및 배선층을 형성할 수 있는 반도체 소자의 배선 형성방법에 관한 것이다.

최근 반도체 소자의 제조 기술이 향상되면서 고집적화와 고속화가 급속히 진행되고 있으며, 이에 따라 배선 설계가 자유롭고 배선 저항 및 전류 용량 등의 설정을 여유롭게 할 수 있는 배선기술에 관한 연구가 활발히 진행되고 있다.

일반적으로 상기 배선의 형성시 도전막으로서 금속 및 폴리실리콘막을 이용하게 되는데, 상기 폴리실리콘막을 이용한 종래의 반도체 소자의 배선 형성방법을 간략하게 살펴본다.

도시되지는 않았지만 반도체 기판 상에 절연막을 형성하고, 절연막 상에 포토리소그라피 기술로 제 1 마스크 패턴을 형성한 다음, 상기 마스크 패턴을 이용하여 절연막을 식각하여 콘택홀을 형성한다. 그리고 나서, 기판 전면에 폴리실리큰막을 증착하고, 다시 포토리소그라피 기술을 이용하여 제 2 마스크 패턴을 형성한 다음, 상기 제 2 마스크 패턴을 이용하여 폴리실리콘막을 식각하여 패터닝함으로써 폴리실리콘막 배선을 형성한다.

그러나, 상기한 종래의 반도체 소자의 배선 형성방법에 있어서는 콘택홀 및 폴리실리콘막을 각각 패터닝함에 따라 2번의 마스크 공정이 필요할 뿐만 아니라, 콘택홀과 폴리실리콘막을 오버랩 시키기가 어려운 문제가 있었다. 또한, 이러한 오버랩 문제는 고집적화에 대응하는 소자 제조에 방해 요인으로 작용하였다.

이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 한 번의 마스크 공정을 이용하여 콘택홀 및 배선층을 형성하여 콘택홀과 배선층의 오버랩 문제를 방지할 뿐만 아니라 공정 단계를 줄일 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.

도 1A 내지 도 1E는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정단면도.

* 도면의 주요 부분에 대한 부호의 설명

1 : 반도체 기판, 2 : 산화막, 3,6 : 폴리실리콘막, 4 : 감광막 패턴, 5 : 콘택홀, 100 : 레티클

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 반도체 기판 상에 절연막 및 제 1 도전막을 순차적으로 형성하는 단계; 상기 제 1 도전막 상에 상기 제 1 도전막의 소정 영역을 노출시킴과 더불어 상기 노출된 영역 양측으로 각각 두꺼운 영역과 소정 두께의 얇은 영역을 갖는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로하여 상기 제 1 도전막 및 절연막을 상기 소정 영역 하부의 기판이 노출될 때까지 식각하여 콘택홀을 형성하는 단계; 상기 기판 전면에 제 2 도전막을 형성하는 단계; 상기 제 2 도전막을 이방성 블랭킷 시각하여 상기 콘택홀을 통하여 상기 기판과 콘택하고 상기 제 1 도전막을 통하여 서로 연결된 배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.

또한, 상기 제 1 및 제 2 도전막은 폴리실리콘막이다.

그리고, 상기 감광막 패턴을 형성하는 단계는 상기 제 1 도전막 상에 감광막을 도포하는 단계; 빛의 투과량이 다른 레티클을 이용하여 노광한 후 현상하는 단계를 포함하고, 상기 레티클은 빛이 100% 투과하는 부분과 100% 차단되는 부분 및 50% 투과하는 부분으로 이루어진 것을 특징으로 한다.

상기 구성으로 본 발명에 의하면, 빛의 투과 차이를 이용한 한 번의 마스크 공정으로 콘택홀 및 배선층을 형성함에 따라 콘택홀과 배선층을 용이하게 오버랩 시킬 수 있을 뿐만 아니라, 나머지 부분의 배선층을 마스크 패턴을 이용하지 않고 형성할 수 있게 되어 공정 단계를 줄일 수 있다.

[실시예]

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

도 1A 내지 도 1E는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정단면도이다.

먼저, 도 1A에 도시된 바와같이. 반도체 기판(1) 상에 산화막(2)을 형성하고, 산화막(2), 상부에 제 1 폴리실리콘막(3)을 형성하고 제 1 폴리실리콘막(3) 상에 감광막을 도포한다. 이어서, 빛을 100% 투과 또는 차단하는 영역(a,b)과 빛은 50% 투과하는 영역(c)를 구비한 레티클(100)을 이용한 포토리소그라피 기술로 감광막 패턴(4)을 형성한다. 즉, 감광막 패턴(4)은 빛이 100% 투과된 영역(A)과 영역 A를 중심으로 계단 형태로 빛이 차단된 영역(B)과 빛이 50% 투과되어 d의 두께를 갖는 영역(C)으로 형성되고, 이 감광막 패턴(4)에 의해 제 1 폴리실리콘막(3)이 영역(A)에서만 노출된다.

도 1B에 도시된 바와 같이, 감광막 패턴(4)을 식각 마스크로하여 플라즈마 식각을 실시한다. 이에따라, 영역(A)의 노출된 제 1 폴리실리콘막(3)이 먼저 식각됨과 더불어 감광막 패턴(4)이 손실되는데, 감광막 패턴(4)이 d의 두께만큼 손실되면 50% 투과된 영역(C)의 제 1폴리실리콘막(3)이 식각되기 시작한다.

도 1C에 도시된 바와 같이, 상기 플라즈마 식각을 영역(A)의 기판(1)이 노출될 때까지 진행하여 콘택홀(5)을 형성함과 더불어, 영역(C)의 제 1 폴리실리콘막(3)을 완전히 제거함과 더불어 산화막(2)의 소정 부분을 식각한다.

도 1D에 도시된 바와 같이, 공지된 방법으로 감광막 패턴(4)을 제거하고, 기판 전면에 제 2 폴리실리콘막(6)을 두껍게 증착한다.

도 1E에 도시된 바와 같이, 제 2 폴리실리콘막(6)을 이방성 블랭킷 식각하여 제 1 폴리실리콘막(3) 및 콘택홀(5) 내의 양 측벽에 서로 접속된 스페이서를 형성하여 제 1 및 제 2 폴리실리콘막(3,6)으로 구성된 배선층을 완성한다.

상기 실시예에 의하면, 빛의 투과 차이를 이용한 한 번의 마스크 공정으로 콘택홀 및 배선층을 형성함에 따라 콘택홀과 배선층을 용이하게 오버랩 시킬 수 있을 뿐만 아니라, 나머지 부분의 배선층을 마스크 패턴을 이용하지 않고 형성할 수 있게 되어 공정 단계를 줄일 수 있는, 이에 따라 그만큼의 공정 마진을 확보할 수 있다.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (9)

1. 반도체 기판 상에 절연막 및 제 1 도전막을 순차적으로 형성하는 단계;

   상기 제 1 도전막 상에 상기 제 1 도전막의 소정 영역을 노출시킴과 더불어 상기 노출된 영역 양 측으로 각각 두꺼운 영역과 소정 두께의 얇은 영역을 갖는 감광막 패턴을 형성하는 단계;

   상기 감광막 패턴을 식각 마스크로하여 상기 제 1 도전막 및 절연막을 상기 소정 영역 하부의 기판이 노출될 때까지 식각하여 콘택홀을 형성하는 단계;

   상기 기판 전면에 제 2 도전막을 형성하는 단계;

   상기 제 2 도전막을 이방성 블랭킷 식각하여 상기 콘택홀을 통하여 상기 기판과 콘택하고 상기 제 1 도전막을 통하여 서로 연결된 배선층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
2. 제 1 항에 있어서, 상기 제 1 도전막을 폴리실리콘막인 것을 특징으로 하는 반도체 소자의 제조방법.
3. 제 1 항에 있어서, 상기 감광막 패턴을 형성하는 단계는

   상기 제 1 도전막 상에 감광막을 도포하는 단계;

   빛의 투과량이 다른 레티클을 이용하여 노광한 후 현상하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
4. 제 3 항에 있어서, 상기 레티클은 빛이 100% 투과되는 부분과 100% 차단되는 부분 및 50% 투과하는 부분으로 이루어진 것을 특징으로 하는 반도체 소자의 제조방법.
5. 제 1 항에 있어서, 상기 소정 영역 상의 감광막 패턴은 빛이 100% 투과되고, 상기 두꺼운 영역은 빛이 100% 차단되고, 상기 소정 두께의 얇은 영역은 빛이 50% 투과된 것을 특징으로 하는 반도체 소자의 제조방법.
6. 제 1 항에 있어서, 상기 콘택홀을 형성하는 단계에서 상기 식각은 플라즈마에 의한 건식 식각으로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
7. 제 6 항에 있어서, 상기 콘택홀을 형성하는 단계에서 상기 식각 공정시 상기 감광막 패턴이 상기 소정 두께만큼 손실되는 것을 특징으로 하는 반도체 소자의 제조방법.
8. 제 7항에 있어서, 상기 식각 공정시 상기 얇은 영역의 감광막 패턴 하부의 제 1 도전막이 식각되고 상기 절연막은 소정 두께만 식각되는 것을 특징으로 하는 반도체 소자의 제조방법.
9. 제 1 항에 있어서, 상기 제 2 도전막은 폴리실리콘막인 것을 특징으로 하는 반도체 소자의 제조방법.