JPH03269433A - 投影露光マスク - Google Patents
投影露光マスクInfo
- Publication number
- JPH03269433A JPH03269433A JP2069113A JP6911390A JPH03269433A JP H03269433 A JPH03269433 A JP H03269433A JP 2069113 A JP2069113 A JP 2069113A JP 6911390 A JP6911390 A JP 6911390A JP H03269433 A JPH03269433 A JP H03269433A
- Authority
- JP
- Japan
- Prior art keywords
- marks
- patterns
- semiconductor chips
- pattern
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 238000007689 inspection Methods 0.000 claims description 58
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 235000012431 wafers Nutrition 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
投影露光マスクに係り、特に複数の半導体チップの素子
形成用パターンを含む投影露光マスクに関し。
形成用パターンを含む投影露光マスクに関し。
レジストやウェハに形成されたパターンの検査を短時間
に行うことを可能にする投影露光マスクの提供を目的と
し。
に行うことを可能にする投影露光マスクの提供を目的と
し。
複数の半導体チップの素子形成用パターンと。
検査パターンと複数の境界マークと、複数の非境界マー
クを有し、検査パターンと複数の境界マークは、素子形
成用パターンを取り囲む領域に形成され、複数の非境界
マークは、素子形成用パターン間に形成されている投影
露光マスクにより構成する。また、複数の半導体チップ
の素子形成用パターンと、検査パターンと、露光コーナ
ーマークと、複数の方向指示マークを有し、検査パター
ンは素子形成用パターンを取り囲む領域に形成され。
クを有し、検査パターンと複数の境界マークは、素子形
成用パターンを取り囲む領域に形成され、複数の非境界
マークは、素子形成用パターン間に形成されている投影
露光マスクにより構成する。また、複数の半導体チップ
の素子形成用パターンと、検査パターンと、露光コーナ
ーマークと、複数の方向指示マークを有し、検査パター
ンは素子形成用パターンを取り囲む領域に形成され。
複数の方向指示マークは素子形成用パターンを取り囲む
領域及び素子形成用パターン間に形成され。
領域及び素子形成用パターン間に形成され。
露光コーナーマークに至る道筋を示す投影露光マスクに
より構成する。また、複数の半導体チップの素子形成用
パターンと、検査パターンと、露光コーナーマークと、
複数のスクライブ領域番地マークを有し、スクライブ領
域番地マークは素子形成用パターンを取り囲む領域及び
素子形成用パターン間に形成され、露光コーナーマーク
との位置関係を表示する投影露光マスクにより構成する
。
より構成する。また、複数の半導体チップの素子形成用
パターンと、検査パターンと、露光コーナーマークと、
複数のスクライブ領域番地マークを有し、スクライブ領
域番地マークは素子形成用パターンを取り囲む領域及び
素子形成用パターン間に形成され、露光コーナーマーク
との位置関係を表示する投影露光マスクにより構成する
。
本発明は投影露光マスクに係り、特に複数の半導体チッ
プの素子形成用パターンを含む投影露光マスクに関する
。
プの素子形成用パターンを含む投影露光マスクに関する
。
近年、半導体装置は微細化の一途をたどっており、パタ
ーン形成時に使用される露光装置は1対1の大きさでパ
ターンを転写するアライナ−からステッパーと呼ばれる
縮小露光装置へと主力が移行している。
ーン形成時に使用される露光装置は1対1の大きさでパ
ターンを転写するアライナ−からステッパーと呼ばれる
縮小露光装置へと主力が移行している。
このステッパーには、有効露光領域と呼ばれる装置スペ
ックがあり、露光時間の減少の観点からこの有効露光領
域まで複数のチップを同時に露光することが一般に行わ
れている。近年、半導体装置の高集積化によりチップの
面積は増大する傾向にあるが、有効露光領域もレンズ設
計の進歩などから増大している。そのため、大面積をも
つ半導体装置のチップでは1シツツト(1回の投影)1
チツプということもあり得るが、多くの場合1シツツト
多チツプということになる。
ックがあり、露光時間の減少の観点からこの有効露光領
域まで複数のチップを同時に露光することが一般に行わ
れている。近年、半導体装置の高集積化によりチップの
面積は増大する傾向にあるが、有効露光領域もレンズ設
計の進歩などから増大している。そのため、大面積をも
つ半導体装置のチップでは1シツツト(1回の投影)1
チツプということもあり得るが、多くの場合1シツツト
多チツプということになる。
本発明は1シヨツト多チツプを対象とする露光投影マス
クに関するものである。
クに関するものである。
従来から半導体製造プロセスにおいて、ウェハーの検査
はその信頼性を確保する上で、また良品チップ数を増大
させる上で欠かすことのできない作業である。パターン
形成、加工を検査するためには、従来スクライブ領域に
プロセスパターンと呼ばれるさまざまな検査パターンを
形成してきた。
はその信頼性を確保する上で、また良品チップ数を増大
させる上で欠かすことのできない作業である。パターン
形成、加工を検査するためには、従来スクライブ領域に
プロセスパターンと呼ばれるさまざまな検査パターンを
形成してきた。
例えば、解像力検査パターンと呼ばれる露光解像性を評
価するマーク、アライメント精度検査パターンと呼ばれ
る複数の露光層の位置ずれを評価するマーク、さらには
パターン形成、加工時に使用される測長パターンとよば
れる大きさ測定のマークなどがある。
価するマーク、アライメント精度検査パターンと呼ばれ
る複数の露光層の位置ずれを評価するマーク、さらには
パターン形成、加工時に使用される測長パターンとよば
れる大きさ測定のマークなどがある。
これらのマークは、チップに隣接するすべてのスクライ
ブ領域に挿入されるわけではなく、1シゴツトの中に幾
つか、多くの場合1つのみ挿入する。そのため、lショ
ット多チップの場合、見たい検査パターンはどのスクラ
イブ領域にもあるわけでなく、1シツツト内の特定のチ
ップに隣接する検査パターンが形成されたスクライブ領
域を探さなければならない。
ブ領域に挿入されるわけではなく、1シゴツトの中に幾
つか、多くの場合1つのみ挿入する。そのため、lショ
ット多チップの場合、見たい検査パターンはどのスクラ
イブ領域にもあるわけでなく、1シツツト内の特定のチ
ップに隣接する検査パターンが形成されたスクライブ領
域を探さなければならない。
このような検査の時、一般に顕微鏡やSEM等の検査装
置を使用するが、検査パターンが微小であるため高倍率
で観察することになる。しかし。
置を使用するが、検査パターンが微小であるため高倍率
で観察することになる。しかし。
高倍率で観察すると観察できる視野の面積は小さく、今
、観察している位置のショット内の相対位置を把握する
ことは極めて困難である。そのため。
、観察している位置のショット内の相対位置を把握する
ことは極めて困難である。そのため。
検査パターンを探してウェハー内のあちらこちらを観察
することになり1作業性の低下、ひいては作業時間の増
加をまねき、半導体製造のうちの多くの時間を検査に、
それも検査パターンを探すのに費やすという問題が生じ
ている。
することになり1作業性の低下、ひいては作業時間の増
加をまねき、半導体製造のうちの多くの時間を検査に、
それも検査パターンを探すのに費やすという問題が生じ
ている。
したがって、検査パターンのあるスクライブ領域を簡単
に探す方法の開発は極めて重要である。
に探す方法の開発は極めて重要である。
本発明は上記の問題に鑑み、1シヨツト多チツプのウェ
ハーに形成されている検査パターンを探す時、今、観察
している視野のショット内の相対位置を把握して、短時
間で検査パターンに行き着くことを可能にする投影露光
マスクを提供することを目的とする。
ハーに形成されている検査パターンを探す時、今、観察
している視野のショット内の相対位置を把握して、短時
間で検査パターンに行き着くことを可能にする投影露光
マスクを提供することを目的とする。
〔課題を解決するための手段]
第1図乃至第3図は本発明の実施例I乃至実施例■を説
明するための投影露光マスクを示す図である。
明するための投影露光マスクを示す図である。
上記課題は、複数の半導体チップの素子形成用パターン
1a乃至1fと、検査パターン2と複数の境界マーク3
a乃至3cと、複数の非境界マーク4a乃至4gを有す
る投影露光マスクであって、前記検査パターン2と前記
複数の境界マーク3a乃至3cは、前記複数の半導体チ
ップの素子形成用パターン1a乃至1fを取り囲む領域
に形成され、前記複数の非境界マーク4a乃至4gは、
前記複数の半導体チップの素子形成用パターン1a乃至
1f間に形成されている投影露光マスクによって解決さ
れる。
1a乃至1fと、検査パターン2と複数の境界マーク3
a乃至3cと、複数の非境界マーク4a乃至4gを有す
る投影露光マスクであって、前記検査パターン2と前記
複数の境界マーク3a乃至3cは、前記複数の半導体チ
ップの素子形成用パターン1a乃至1fを取り囲む領域
に形成され、前記複数の非境界マーク4a乃至4gは、
前記複数の半導体チップの素子形成用パターン1a乃至
1f間に形成されている投影露光マスクによって解決さ
れる。
また、複数の半導体チップの素子形成用パターン1a乃
至1fと、検査パターン2と、露光コーナーマーク5a
乃至5dと、複数の方向指示マーク6a乃至6tsを有
する投影露光マスクであって、前記検査パターン2は前
記複数の半導体チップの素子形成用パターン1a乃至1
fを取り囲む領域に形成され、前記複数の方向指示マー
ク6a乃至6mは前記複数の半導体チップの素子形成用
パターン1a乃至1fを取り囲む領域及び前記複数の半
導体チップの素子形成用パターン1a乃至1f間に形成
され、前記露光コーナーマーク5a乃至5dに至る道筋
を示す投影露光マスクによって解決される。
至1fと、検査パターン2と、露光コーナーマーク5a
乃至5dと、複数の方向指示マーク6a乃至6tsを有
する投影露光マスクであって、前記検査パターン2は前
記複数の半導体チップの素子形成用パターン1a乃至1
fを取り囲む領域に形成され、前記複数の方向指示マー
ク6a乃至6mは前記複数の半導体チップの素子形成用
パターン1a乃至1fを取り囲む領域及び前記複数の半
導体チップの素子形成用パターン1a乃至1f間に形成
され、前記露光コーナーマーク5a乃至5dに至る道筋
を示す投影露光マスクによって解決される。
また、複数の半導体チップの素子形成用パターン1a乃
至1fと、検査パターン2と、露光コーナーマーク5a
乃至5dと、複数のスクライブ領域番地マーク7a乃至
7jを有する投影露光マスクであって。
至1fと、検査パターン2と、露光コーナーマーク5a
乃至5dと、複数のスクライブ領域番地マーク7a乃至
7jを有する投影露光マスクであって。
前記検査パターン2は前記複数の半導体チップの素子形
成用パターン1a乃至1fを取り囲む領域に形成され、
前記複数のスクライブ領域番地マーク7a乃至7jは前
記複数の半導体チップの素子形成用パターン1a乃至1
fを取り囲む領域及び前記複数の半導体チップの素子形
成用パターン1a乃至11間に形成され、前記露光コー
ナーマーク5a乃至5dとの位置関係を表示する投影露
光マスクによって解決される。
成用パターン1a乃至1fを取り囲む領域に形成され、
前記複数のスクライブ領域番地マーク7a乃至7jは前
記複数の半導体チップの素子形成用パターン1a乃至1
fを取り囲む領域及び前記複数の半導体チップの素子形
成用パターン1a乃至11間に形成され、前記露光コー
ナーマーク5a乃至5dとの位置関係を表示する投影露
光マスクによって解決される。
本発明の投影露光マスクでは、検査パターン2の形成さ
れている複数の半導体チップの素子形成用パターン1a
乃至1fを取り囲む領域に境界マーク3a乃至3cが形
成され、複数の半導体チップの素子形成用パターン1a
乃至11間に非境界マーク4a乃至4gが形成されてい
るので、ウェハに形成されたパターンを検査する時、今
、観察している視野から非境界マークと境界マークをた
どることにより。
れている複数の半導体チップの素子形成用パターン1a
乃至1fを取り囲む領域に境界マーク3a乃至3cが形
成され、複数の半導体チップの素子形成用パターン1a
乃至11間に非境界マーク4a乃至4gが形成されてい
るので、ウェハに形成されたパターンを検査する時、今
、観察している視野から非境界マークと境界マークをた
どることにより。
検査マークを探すことが容易になる。例えば、現在観察
している視野が素子パターン間のスクライブ領域にある
時は非境界マークをたどって視野を移動し、境界マーク
に行き着いたら今度は境界マークをたどって視野を移動
し、検査マークに行き着くことができる。
している視野が素子パターン間のスクライブ領域にある
時は非境界マークをたどって視野を移動し、境界マーク
に行き着いたら今度は境界マークをたどって視野を移動
し、検査マークに行き着くことができる。
また1本発明の投影露光マスクでは、複数の半導体チッ
プの素子形成用パターン1a乃至1rを取り囲む領域及
び複数の半導体チップの素子形成用パターン1a乃至1
1間に複数の方向指示マークが形成されており、その方
向をたどって視野を移動すれば露光コーナーマーク5a
乃至5dに行き着くことができる。検査パターンと露光
コーナーマークとの相対位置は1通常予めわかっている
ので、露光コーナーマークから検査パターンに行き着く
ことは容易である。
プの素子形成用パターン1a乃至1rを取り囲む領域及
び複数の半導体チップの素子形成用パターン1a乃至1
1間に複数の方向指示マークが形成されており、その方
向をたどって視野を移動すれば露光コーナーマーク5a
乃至5dに行き着くことができる。検査パターンと露光
コーナーマークとの相対位置は1通常予めわかっている
ので、露光コーナーマークから検査パターンに行き着く
ことは容易である。
また2本発明の投影露光マスクでは、複数の半導体チッ
プの素子形成用パターン1a乃至1fを取り囲む領域及
び複数の半導体チップの素子形成用パターン1a乃至1
1間に複数のスクライブ領域番地マーク7a乃至7jが
形成されている。このスクライブ領域番地マークは露光
コーナーマークとの位置関係を表示しているので、今、
観察している視野にスクライブ領域番地マークが入れば
、ただちに露光コーナーマークの位置がわかり、そこに
視野を移動することは容易である。検査パターンと露光
コーナーマークとの相対位置は9通常予めわかっている
ので、露光コーナーマークから検査パターンに行き着く
ことも容易である。
プの素子形成用パターン1a乃至1fを取り囲む領域及
び複数の半導体チップの素子形成用パターン1a乃至1
1間に複数のスクライブ領域番地マーク7a乃至7jが
形成されている。このスクライブ領域番地マークは露光
コーナーマークとの位置関係を表示しているので、今、
観察している視野にスクライブ領域番地マークが入れば
、ただちに露光コーナーマークの位置がわかり、そこに
視野を移動することは容易である。検査パターンと露光
コーナーマークとの相対位置は9通常予めわかっている
ので、露光コーナーマークから検査パターンに行き着く
ことも容易である。
第1図は本発明の投影露光マスクの実施例Iを説明する
ための図で、 1a乃至1fは半導体チップの素子形成
用パターン、2は検査パターン、 3a乃至3cは境界
マークt 4a乃至4gは非境界マーク+ 5a乃至5
dは露光コーナーマークを表す。
ための図で、 1a乃至1fは半導体チップの素子形成
用パターン、2は検査パターン、 3a乃至3cは境界
マークt 4a乃至4gは非境界マーク+ 5a乃至5
dは露光コーナーマークを表す。
検査パターン2と境界マーク3a乃至3cは、素子形成
用パターン1a乃至1fを取り囲む領域に形成され、非
境界マーク4a乃至4gは素子形成用パターン1a乃至
11間に形成されている。
用パターン1a乃至1fを取り囲む領域に形成され、非
境界マーク4a乃至4gは素子形成用パターン1a乃至
11間に形成されている。
投影露光マスクは1例えばガラス基板にクロム薄膜を形
成し、そのクロム薄膜を加工して上記のパターンを形成
したものである。
成し、そのクロム薄膜を加工して上記のパターンを形成
したものである。
露光コーナーマーク5a、 5b、 5c、 5dをコ
ーナーとする長方形の領域は1シヨツトの領域を示し。
ーナーとする長方形の領域は1シヨツトの領域を示し。
ウェハーにはこの領域が次々に隣接領域に繰り返これは
露光解像性の評価をするマークの形成されたパターンで
あり、各種の大きさの円を並べて配置している。
露光解像性の評価をするマークの形成されたパターンで
あり、各種の大きさの円を並べて配置している。
ウェハーに形成されたパターンを検査するために検査パ
ターンを探す時は1例えば、顕微鏡の視野に4dに対応
するパターンが入ったとすれば、スクライブ領域を右か
左かにたどることにより、境界マーク3dに行き着く。
ターンを探す時は1例えば、顕微鏡の視野に4dに対応
するパターンが入ったとすれば、スクライブ領域を右か
左かにたどることにより、境界マーク3dに行き着く。
そこで今度は上か下にたどれば露光コーナーマーク5a
か5dにたどり着く。
か5dにたどり着く。
露光コーナーマーク5aと5dはウェハー上では同等で
あり、検査パターン2はその右にあることは予めわかっ
ているから、右にたどって確実に検査パターン2にたど
り着く。
あり、検査パターン2はその右にあることは予めわかっ
ているから、右にたどって確実に検査パターン2にたど
り着く。
lショットの中の半導体チップ数がさらに多くても同様
にして確実に検査パターン2にたどり着くことができる
。
にして確実に検査パターン2にたどり着くことができる
。
次に、実施例■について説明する。
第2図は本発明の投影露光マスクの実施例■を説明する
ための図で、 1a乃至1fは半導体チップの素子形成
用パターン、2は検査パターン、 5a乃至5dは露光
コーナーマーク、 5a乃至6+sは方向指示マークを
表す。
ための図で、 1a乃至1fは半導体チップの素子形成
用パターン、2は検査パターン、 5a乃至5dは露光
コーナーマーク、 5a乃至6+sは方向指示マークを
表す。
検査パターン2は素子形成用パターン1a乃至1fを取
り囲む領域に形成され、方向指示マークは素子形成用パ
ターン1a乃至1fを取り囲む領域及び素子形成用パタ
ーン1a乃至1f間に形成されている。
り囲む領域に形成され、方向指示マークは素子形成用パ
ターン1a乃至1fを取り囲む領域及び素子形成用パタ
ーン1a乃至1f間に形成されている。
方向指示マークは9例えば上下左右方向を示す矢印であ
り、特にスクライブ領域が分岐する場所に形成して露光
コーナーマークに至る道筋を示すようにする。この矢印
をたどって視野を移動すれば。
り、特にスクライブ領域が分岐する場所に形成して露光
コーナーマークに至る道筋を示すようにする。この矢印
をたどって視野を移動すれば。
露光コーナーマークに至り、さらに検査パターン2に行
き着くことができる。
き着くことができる。
例えば、今、検査装置の視野にチップ1eとチップ1b
の間のスクライブ領域が入っていたとして。
の間のスクライブ領域が入っていたとして。
視野を左に移動すると方向指示マーク6hが見えてくる
。ここで、方向指示マーク6e、 6f、 6gに従え
ばどちらの方向へ移動してもよいのであるが1例えば方
向指示マーク6fの指示する左方向に移動すれば方向指
示マーク61が見えてくる。ここで9例えば方向指示マ
ーク61の指示する下方向に移動すれば方向指示マーク
6Illを経て露光コーナーマーク5aに至る。検査パ
ターン2はその右にあることは予めわかっているから、
右にたどって検査パターン2にたどり着く。
。ここで、方向指示マーク6e、 6f、 6gに従え
ばどちらの方向へ移動してもよいのであるが1例えば方
向指示マーク6fの指示する左方向に移動すれば方向指
示マーク61が見えてくる。ここで9例えば方向指示マ
ーク61の指示する下方向に移動すれば方向指示マーク
6Illを経て露光コーナーマーク5aに至る。検査パ
ターン2はその右にあることは予めわかっているから、
右にたどって検査パターン2にたどり着く。
次に、実施例■について説明する。
第3図は本発明の投影露光マスクの実施例■を説明する
ための図で、 1a乃至1fは半導体チップの素子形成
用パターン、2は検査パターン、 5a乃至5dは露光
コーナーマーク、 7a乃至7mj はスクライブ領域
番地マークを表す。
ための図で、 1a乃至1fは半導体チップの素子形成
用パターン、2は検査パターン、 5a乃至5dは露光
コーナーマーク、 7a乃至7mj はスクライブ領域
番地マークを表す。
検査パターン2は素子形成用パターン1a乃至1fを取
り囲む領域に形成され、スクライブ領域番地マークは素
子形成用パターン1a乃至1fを取り囲む領域及び素子
形成用パターン1a乃至lf間に形成されている。
り囲む領域に形成され、スクライブ領域番地マークは素
子形成用パターン1a乃至1fを取り囲む領域及び素子
形成用パターン1a乃至lf間に形成されている。
スクライブ領域番地マークはスクライブ領域と露光コー
ナーマークの位置関係を表示するものであり2本実施例
ではスクライブ領域番地マークとして2桁の数字を形成
している。10位の数字は縦方向のショット境界から右
方向に並ぶチップの数に相当し、1位の数字は横方向の
ショット境界から上方向に並ぶチップの数に相当してい
る。見方を変えれば、スクライブ領域番地マークはその
下側或いは左側の素子形成用パターンの番地を示してい
る。
ナーマークの位置関係を表示するものであり2本実施例
ではスクライブ領域番地マークとして2桁の数字を形成
している。10位の数字は縦方向のショット境界から右
方向に並ぶチップの数に相当し、1位の数字は横方向の
ショット境界から上方向に並ぶチップの数に相当してい
る。見方を変えれば、スクライブ領域番地マークはその
下側或いは左側の素子形成用パターンの番地を示してい
る。
10位の数字が0であれば縦方向のショット境界を含む
スクライブ領域であり、1位の数字が0であれば横方向
のショット境界を含むスクライブ領域である。
スクライブ領域であり、1位の数字が0であれば横方向
のショット境界を含むスクライブ領域である。
今、検査装置の視野にスクライブ領域番地マーク7jが
見えているとすれば、31″′は左に3チツプ、下に1
チツプ移動したスクライプ領域に露光コーナーマークが
あることがただちにわかる。
見えているとすれば、31″′は左に3チツプ、下に1
チツプ移動したスクライプ領域に露光コーナーマークが
あることがただちにわかる。
また、実施例■では、今、検査装置の視野に見えている
位置のショット内での相対的な位置を把握できるといっ
た利点がある。
位置のショット内での相対的な位置を把握できるといっ
た利点がある。
以上、3つの実施例について説明したが、これらのバリ
エージ5ンや組合せも使用できる。
エージ5ンや組合せも使用できる。
さらに9本発明の投影露光マスクは、レジストパターン
の検査にも有効に適用できることは勿論である。
の検査にも有効に適用できることは勿論である。
以上説明したように1本発明によれば、レジストやウェ
ハに形成されたパターンの検査を短時間に行うことを可
能にする投影露光マスクを提供することができる。その
ため、半導体装置の製造の検査作業性が向上し、半導体
装置の信頼性、性能向上に寄与するところが大きい。
ハに形成されたパターンの検査を短時間に行うことを可
能にする投影露光マスクを提供することができる。その
ため、半導体装置の製造の検査作業性が向上し、半導体
装置の信頼性、性能向上に寄与するところが大きい。
第1図は実施例■を説明するための図。
第2図は実施例■を説明するための図。
第3図は実施例■を説明するための図。
第4図は検査パターンの例
である。
図において。
1a乃至1fは半導体チップの素子形成用パターン。
2は検査パターン。
5a乃至5dは露光コーナーマーク。
6a乃至6mは方向指示マーク。
7a乃至7jはスクライブ領域番地マークを表す。
実売例■
竿1図
央徳例■
実施例■
Claims (1)
- 【特許請求の範囲】 〔1〕複数の半導体チップの素子形成用パターン(1a
乃至1f)と、検査パターン(2)と複数の境界マーク
(3a乃至3c)と、複数の非境界マーク(4a乃至4
g)を有する投影露光マスクであって、前記検査パター
ン(2)と前記複数の境界マーク(3a乃至3c)は、
前記複数の半導体チップの素子形成用パターン(1a乃
至1f)を取り囲む領域に形成され、前記複数の非境界
マーク(4a乃至4g)は、前記複数の半導体チップの
素子形成用パターン(1a乃至1f)間に形成されてい
ることを特徴とする投影露光マスク。 〔2〕複数の半導体チップの素子形成用パターン(1a
乃至1f)と、検査パターン(2)と、露光コーナーマ
ーク(5a乃至5d)と、複数の方向指示マーク(6a
乃至6m)を有する投影露光マスクであって、前記検査
パターン(2)は前記複数の半導体チップの素子形成用
パターン(1a乃至1f)を取り囲む領域に形成され、
前記複数の方向指示マーク(6a乃至6m)は前記複数
の半導体チップの素子形成用パターン(1a乃至1f)
を取り囲む領域及び前記複数の半導体チップの素子形成
用パターン(1a乃至1f)間に形成され、前記露光コ
ーナーマーク(5a乃至5d)に至る道筋を示すことを
特徴とする投影露光マスク。 〔3〕複数の半導体チップの素子形成用パターン(1a
乃至1f)と、検査パターン(2)と、露光コーナーマ
ーク(5a乃至5d)と、複数のスクライブ領域番地マ
ーク(7a乃至7j)を有する投影露光マスクであって
、 前記検査パターン(2)は前記複数の半導体チップの
素子形成用パターン(1a乃至1f)を取り囲む領域に
形成され、前記複数のスクライブ領域番地マーク(7a
乃至7j)は前記複数の半導体チップの素子形成用パタ
ーン(1a乃至1f)を取り囲む領域及び前記複数の半
導体チップの素子形成用パターン(1a乃至1f)間に
形成され、前記露光コーナーマーク(5a乃至5d)と
の位置関係を表示することを特徴とする投影露光マスク
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2069113A JPH03269433A (ja) | 1990-03-19 | 1990-03-19 | 投影露光マスク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2069113A JPH03269433A (ja) | 1990-03-19 | 1990-03-19 | 投影露光マスク |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03269433A true JPH03269433A (ja) | 1991-12-02 |
Family
ID=13393259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2069113A Pending JPH03269433A (ja) | 1990-03-19 | 1990-03-19 | 投影露光マスク |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03269433A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990021288A (ko) * | 1997-08-30 | 1999-03-25 | 윤종용 | 반도체소자 제조용 레티클 |
US6093511A (en) * | 1994-06-30 | 2000-07-25 | Fujitsu Limited | Method of manufacturing semiconductor device |
JP2006154265A (ja) * | 2004-11-29 | 2006-06-15 | Fujitsu Ltd | レチクル及び半導体装置の製造方法 |
JP2010050430A (ja) * | 2008-07-23 | 2010-03-04 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法、レチクル及び半導体基板 |
JP2011061236A (ja) * | 2010-11-26 | 2011-03-24 | Renesas Electronics Corp | 半導体装置 |
JP2012027400A (ja) * | 2010-07-27 | 2012-02-09 | Fujitsu Semiconductor Ltd | プロセスマークの図形データ作成方法、及び半導体装置の製造方法 |
-
1990
- 1990-03-19 JP JP2069113A patent/JPH03269433A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6093511A (en) * | 1994-06-30 | 2000-07-25 | Fujitsu Limited | Method of manufacturing semiconductor device |
KR19990021288A (ko) * | 1997-08-30 | 1999-03-25 | 윤종용 | 반도체소자 제조용 레티클 |
JP2006154265A (ja) * | 2004-11-29 | 2006-06-15 | Fujitsu Ltd | レチクル及び半導体装置の製造方法 |
JP2010050430A (ja) * | 2008-07-23 | 2010-03-04 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法、レチクル及び半導体基板 |
JP2012027400A (ja) * | 2010-07-27 | 2012-02-09 | Fujitsu Semiconductor Ltd | プロセスマークの図形データ作成方法、及び半導体装置の製造方法 |
JP2011061236A (ja) * | 2010-11-26 | 2011-03-24 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4423127A (en) | Method of manufacturing a semiconductor device | |
KR0156422B1 (ko) | 반도체장치 제조용 레티클 | |
US7642103B2 (en) | Method of fabricating semiconductor device | |
KR0168772B1 (ko) | 포토마스크 및 그를 이용한 반도체 장치 제조 방법 | |
JPS6233739B2 (ja) | ||
US6362491B1 (en) | Method of overlay measurement in both X and Y directions for photo stitch process | |
JPH03269433A (ja) | 投影露光マスク | |
US6489067B2 (en) | Reticle for manufacturing semiconductor integrated circuit | |
JPS62501390A (ja) | アライメントマ−クによるアライメント及び/又はアライメント評価 | |
CN204102865U (zh) | 一种对准测量结构 | |
JPH0443358A (ja) | チップ位置識別パターンの形成方法 | |
US6330355B1 (en) | Frame layout to monitor overlay performance of chip composed of multi-exposure images | |
US6200708B1 (en) | Method for automatically determining adjustments for stepping photolithography exposures | |
JP2564440B2 (ja) | ウエハ内位置表示を付したチップの製造方法 | |
JPH0276214A (ja) | ホトリソグラフィー工程におけるガラスマスク | |
CN105446090A (zh) | 对准测量方法 | |
KR960011264B1 (ko) | 반도체 소자의 접촉창 형태 확인 방법 | |
KR100811372B1 (ko) | 오버레이 측정 마크 | |
JPS5919318A (ja) | 転写パタ−ンの位置ずれ検査方法および転写パタ−ンマスク | |
JPH06342745A (ja) | アライメント精度測定用マーク | |
JP2874261B2 (ja) | 投影露光マスク | |
JPS6319830A (ja) | 解像度チエツク用パタ−ン | |
JPH10213896A (ja) | レチクル | |
JPH0258777B2 (ja) | ||
CN116794946A (zh) | 光罩及光刻方法 |