JP2005072341A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 リソグラフィー工程におけるマーク領域の縮小が可能で、且つ高い合わせ精度を得ることの可能な半導体装置の製造方法を提供する。
【解決手段】 半導体ウエーハ上に、デバイスパターンとともに、アライメントマーク１を形成する工程と、半導体ウエーハ上にレジストを塗布する工程と、前記アライメントマーク１により、露光位置合わせを行う工程と、所定領域を露光し、レジストパターンとともに、前記アライメントマーク１近傍の所定位置に、合わせずれ計測用マーク２を形成する工程を備える。
【選択図】 図１

Description

本発明は、例えば半導体のリソグラフィー工程における合わせマークを改善した半導体装置の製造方法に関する。

一般に、半導体装置の製造工程において、半導体ウエーハ上に多くのデバイスパターンを形成するために、レジストを塗布した後、マスクパターンを露光するという工程（リソグラフィー工程）が繰り返される。

各リソグラフィー工程において、下地層との位置合わせに用いられるアライメントマークは、各下地層のデバイスパターン形成時に、ダイシングラインなどデバイス形成領域以外に形成される。図８に示すように、通常、アライメントマーク１１は、所定幅、所定長さ、所定ピッチを有する複数のライン等パターンを、Ｘ方向、Ｙ方向にそれぞれ配置することにより構成されている。そして、このようなアライメントマークにマスクパターンを合わせて露光することにより、レジストパターンが形成される。さらにエッチング工程を経てデバイスパターンが形成される。

一方、下地層のデバイスパターンと、実際のレジストパターンの合わせずれ量を測定するために、アライメントマークと同様に、図９に示すような、デバイス形成領域以外の下地層、レジストに夫々所定の合わせずれ計測用マーク１２が形成される。このような合わせずれ計測用マークにおいて、下地層に形成される主尺と、レジストに形成される副尺とのずれ量を、合わせずれ測定器で測定し、その結果に基づき、リソグラフィー工程においてアライメント補正が行われる。

このようなリソグラフィー工程において、通常の生産工程では複数の露光機メーカーの露光機が用いられているが、露光機メーカーによって、高いアライメント精度を得るためのマークパターンが異なるため、すべてのパターンのマークを形成しておく必要がある。また、高いアライメント精度を得るには、マークを構成するライン等パターン数も多い方が良い。

一方、半導体装置の微細化に伴い、また、ウエーハ毎の有効チップ数の増大を図るために、マークの形成されるマーク領域の縮小が要求されている。しかしながら、アライメント精度を維持しつつ、マーク領域を縮小することが困難である、という問題があった。

そこで、本発明は、従来の問題を取り除き、リソグラフィー工程におけるマーク領域の縮小が可能で、且つ高いアライメント精度を得ることの可能な半導体装置の製造方法を提供することを目的とするものである。

本発明の一実施態様によれば、半導体ウエーハ上に、デバイスパターンとともに、アライメントマークを形成する工程と、半導体ウエーハ上にレジストを塗布する工程と、前記アライメントマークにより、露光位置合わせを行う工程と、所定領域を露光し、レジストパターンとともに、前記アライメントマーク近傍の所定位置に、合わせずれ計測用マークを形成する工程を備えることを特徴とする半導体装置の製造方法が提供される。

本発明の一実施態様によれば、リソグラフィー工程におけるマーク領域の縮小が可能で、且つ高いアライメント精度を得ることの可能な半導体装置の製造方法を提供することができる。

以下本発明の実施形態について、図を参照して説明する。

（実施形態１）
本発明の一実施形態におけるアライメントマークと合わせずれ測定マークの共用マークを図１に示す。図１に示すように、中心部を挟んで四方に夫々３本ずつ、所定幅、所定長さ、所定ピッチを有するラインパターンから構成されるアライメントマーク１の中心部に、これら各ラインパターンと夫々平行な４本のラインから構成される合わせずれ計測用マーク２が形成され、共用マーク３が構成されている。

このような共用マークは、以下のように形成され、用いられる。先ず、半導体ウエーハ上に、デバイスパターン（図示せず）とともに、ダイシングライン（図示せず）に、図２に示すアライメントマーク１を形成する。次いで、この半導体ウエーハ上にレジストを塗布した後、形成されたアライメントマーク１により、露光位置合わせを行う。

次いで、所定領域を露光し、デバイスパターンを形成するレジストパターンとともに、アライメントマーク１の中心部に、合わせずれ計測用マーク２を形成し、図１に示すような、バー・イン・バー・マークの共用マーク３を形成する。

そして、この共用マーク３において、アライメントマーク１の４本の最内ラインパターンを主尺とし、その中に形成される合わせずれ計測用マーク２を副尺として、合わせずれ量δを、通常の合わせずれ測定機で測定する。このとき、例えば、図３に示すように、アライメントマーク１の中心部を挟んで夫々対向するラインパターン位置の中点と、合わせずれ計測用マーク２の夫々対向するラインパターンの中点を求め、この位置ずれを合わせずれ量δとして算出する。そして、その結果に基づき、アライメント補正が行われる。

尚、本実施形態において、合わせずれ計測用マークをアライメントマークの中心部に形成したが、外周部でも良く、デバイスパターンに影響を与えることなく設置可能であれば、その配置は特に限定されるものではない。

本実施形態によれば、リソグラフィー工程において、アライメントマークと合わせずれ計測用マークを、同じ領域に形成しているため、アライメント精度、測定精度を低下させることなく、マーク領域を縮小することが可能となる。

（実施形態２）
本発明の一実施形態において形成される半導体ウエーハの一部を図４に示す。図に示すように、デバイスパターン形成領域４の周辺に、実施形態１で用いたものと同様の共用マーク３が８箇所に形成されている。

先ず、実施形態１と同様のアライメントマークを形成し、これに合わせて露光を行い、同様に合わせずれ計測用マークを形成して共用マーク３を形成するが、本実施形態においては、このような共用マーク３を１露光領域中に複数箇所形成する。例えば、１チップ分を１露光とすると、各チップの周辺のダイシングラインに、夫々８箇所の共用マークを形成する。

そして、実施形態１と同様に、合わせずれを測定し、算出されたずれ量に基づきアライメント補正を行う。

本実施形態によれば、同一方向に複数箇所共用マークを設けるため、２次以上のアライメント補正が可能となる。また、従来は、図５に示すように、デバイスパターン形成領域１４の周辺に、アライメントマーク１１、合わせずれ計測用マーク１２がそれぞれ別の位置に複数箇所形成されていたが、共用マークとすることにより、同じマーキングポイント数でアライメント精度、測定精度を向上させることが可能となる。このとき、例えば、同一方向に５箇所以上設けることにより、３次補正が可能になり、アライメント精度を向上させることが可能となる。

尚、このような共用マークは、デバイスパターンに影響を与えることなく設置可能であれば、その配置は外周のみに限定されるものではなく、その数も特に限定されるものではない。

（実施形態３）
本発明の一実施形態における合わせずれ計測用マークの一部を図６に示す。図に示すように、合わせずれ計測用マークのラインパターンの中に、デバイスパターンの形状と略同一のものを形成している。

このような合わせずれ計測用マークは、以下のように形成され、用いられる。 先ず、実施形態１と同様のアライメントマーク１を形成し、これに合わせて露光を行い、同様に合わせずれ計測用マーク２’を形成して共用マーク３を形成するが、本実施形態においては、合わせずれ計測用マーク２’中に、デバイスパターン（例えばホールパターン等）と略同一の寸法モニターパターン５を形成する。ここで、寸法モニターパターン５は、デバイスパターンと必ずしも同一でなくても良く、これに類似するもので、デバイスパターンに寸法変化が生じたときに反映できるものであればよい。

そして、実施形態１と同様に、合わせずれを測定し、算出されたずれ量に基づきアライメント補正を行うとともに、形成されたデバイスパターンと略同一のパターン５の寸法を計測し、工程にフィードバックする。

本実施形態によれば、リソグラフィー工程において、アライメントマークと合わせずれ計測用マークの共用マークのみならず、さらに合わせずれ計測用マーク中に寸法モニターパターンを形成することにより、実施形態１と同様の効果のみならず、寸法のモニタリングも可能となる。

尚、これら実施形態において用いられた形状のアライメントマークにおいて、マーク形状を最適化することにより、異なる露光機メーカーの露光機においても、高精度のアライメントが可能となる。例えば、図７にアライメントマーク形状の一部を示すように、ピッチｄを６〜１００μｍ、マーク幅ｗを０．３〜４０μｍ、ラインパターンの本数を１〜１０本として、各メーカーの露光機において共通アライメントマークを形成することが可能である。このとき、ピッチ、マーク幅、本数が下限より小さいと、現行装置においてはアライメント精度を十分に得ることができず、上限より大きいと、マーク領域が大きくなってしまう。そして、このような共通アライメントマークを用いることにより、さらなるマーク領域の縮小を図ることが可能となる。

また、その近傍に形成される合わせずれ計測用マークは、これも複数ある合わせずれ測定機メーカーにより、高い読み取り精度を得るためのパターンが異なるため、適宜最適化を図った上で、各実施例と同様に、共通アライメントマークと組合せることにより、共用マークを形成することが可能である。

尚、本発明は、上述した実施形態に限定されるものではなく、その他要旨を逸脱しない範囲で種々変形して実施することができる。

本発明の一実施形態による共用マークを示す図。 本発明の一実施形態によるアライメントマークを示す図。 本発明の一実施形態による合わせずれ量の算出方法を示す図。 本発明の一実施形態による共用マークの配置を示す図。 従来の一実施形態による各マークの配置を示す図。 本発明の一実施形態による合わせずれ計測用マークを示す図。 本発明の一実施形態によるアライメントマーク形状の一部を示す図。 従来のアライメントマークを示す図。 従来の合わせずれ計測用マークを示す図。

符号の説明

１、１１ アライメントマーク
２、２’、１２ 合わせずれ計測用マーク
３ 共用マーク
４、１４ デバイスパターン形成領域
５ 寸法モニターパターン

Claims (5)

1. 半導体ウエーハ上に、デバイスパターンとともに、アライメントマークを形成する工程と、
   前記半導体ウエーハ上にレジストを塗布する工程と、
   前記アライメントマークにより、露光位置合わせを行う工程と、
   所定領域を露光し、レジストパターンとともに、前記アライメントマーク近傍の所定位置に、合わせずれ計測用マークを形成する工程を備えることを特徴とする半導体装置の製造方法。
2. 前記アライメントマークは、アライメントマーク形成領域の中心部を挟んでＸ、Ｙ方向に夫々対向するように複数対設けられ、前記合わせずれ計測用マークは、前記アライメントマークの形成領域の中心部及び／又は外周部に形成されることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記アライメントマークを主尺とし、前記合わせずれ計測用マークを副尺として、合わせずれ量を測定する工程を備えることを特徴とする請求項１又は２記載の半導体装置の製造方法。
4. 前記アライメントマークと前記合わせずれ計測用マークより構成される複合マークを、１回の露光領域内に複数箇所形成することを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
5. 前記合わせずれ計測用マークは、前記デバイスパターンと略同一の形状、寸法を有するパターンを備えることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。

Images