JPH01211928A - 半導体装置の酸化膜エッチング方法 - Google Patents
半導体装置の酸化膜エッチング方法Info
- Publication number
- JPH01211928A JPH01211928A JP3608588A JP3608588A JPH01211928A JP H01211928 A JPH01211928 A JP H01211928A JP 3608588 A JP3608588 A JP 3608588A JP 3608588 A JP3608588 A JP 3608588A JP H01211928 A JPH01211928 A JP H01211928A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- etching
- etched
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000001039 wet etching Methods 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は酸化シリコン膜のエツチングにドライエツチ
ング装置およびウェットエツチングを用いた半導体装置
の製造方法に関するものである。
ング装置およびウェットエツチングを用いた半導体装置
の製造方法に関するものである。
第２図幻〜Ｃ）は酸化シリコン膜のパターニングにドラ
イエツチング装置を使用した従来の半導体装置を説明す
るための図である。これらの図において（１）はシリコ
ン基板、（２］は前記シリコン基板（１）上に形成され
た酸化シリコン膜、（３）は前記酸化シ’）Ｊ：／膜＜
２）上に形成されたホトレジストである。
イエツチング装置を使用した従来の半導体装置を説明す
るための図である。これらの図において（１）はシリコ
ン基板、（２］は前記シリコン基板（１）上に形成され
た酸化シリコン膜、（３）は前記酸化シ’）Ｊ：／膜＜
２）上に形成されたホトレジストである。
（４）はパターン形成用開孔部である。
次にその工程について説明する。
まず、第２図（ａ）に示すようにシリコン基板（１）土
に酸化シリコン膜（２）を形成し、次いで第２図（ｂ）
のようにホトレジスト（３）を塗布し露光、現像、ポス
トベークでパターン開孔部を形成した後ドライエツチン
グを行なう。その後レジスト除去を行ない完了する。
に酸化シリコン膜（２）を形成し、次いで第２図（ｂ）
のようにホトレジスト（３）を塗布し露光、現像、ポス
トベークでパターン開孔部を形成した後ドライエツチン
グを行なう。その後レジスト除去を行ない完了する。
上記のような従来のパターン形成方法では酸化シリコン
膜（２）をドライエツチングのみでエツチングするため
シリコン基板（１）にダメージを受けるという問題があ
った。
膜（２）をドライエツチングのみでエツチングするため
シリコン基板（１）にダメージを受けるという問題があ
った。
この発明はかかる問題点を解消するためになされたもの
でシリコン基板（１）にダメージを受けないでパターン
形成を行うことを目的とする。
でシリコン基板（１）にダメージを受けないでパターン
形成を行うことを目的とする。
この発明に係るパターン形成方法はドライエツチング装
置にて酸化シリコン膜を少し残すようにエツチングした
後ウェットエッチにて残りの酸化シリコン膜をエツチン
グしたものである。
置にて酸化シリコン膜を少し残すようにエツチングした
後ウェットエッチにて残りの酸化シリコン膜をエツチン
グしたものである。
この発明においてはドライエツチング後にウェットエツ
チングを行なうことにより酸化シリコン膜のサイドエッ
チが小さくかつシリコン基板にダメージを受ける箇所が
なくなる。
チングを行なうことにより酸化シリコン膜のサイドエッ
チが小さくかつシリコン基板にダメージを受ける箇所が
なくなる。
第１図（ａ）〜ｌｄ）はこの発明のパターン形成方法の
一実施例を示す図で特にその製造工程を説明するための
図である。
一実施例を示す図で特にその製造工程を説明するための
図である。
（５）はドライエツチング後の残し酸化膜である。
なおこれらの図における第２図Ｇ）〜（ｃ）と同一符号
は同一部分を示すものである。
は同一部分を示すものである。
次にその工程について説明する。
まず第１図（ａ）に示すようにシリコン基板（１）上に
酸化シリコン膜（２）を形成し次いで第１図（ｂ）のよ
うにホトレジスト（３）を塗布し露光、現像、ボストベ
ークでパターン開孔部を形成した後残し酸化シリコン膜
（５）を形成するようドライエツチングを行なう。この
後残し酸化膜（５）をウェットエッチにてエツチングを
行ないレジスト除去を行ない完了する。
酸化シリコン膜（２）を形成し次いで第１図（ｂ）のよ
うにホトレジスト（３）を塗布し露光、現像、ボストベ
ークでパターン開孔部を形成した後残し酸化シリコン膜
（５）を形成するようドライエツチングを行なう。この
後残し酸化膜（５）をウェットエッチにてエツチングを
行ないレジスト除去を行ない完了する。
なお上記実施例ではウェットエッチについて説明したが
シリコン基板にダメージを与えないエツチング方法を行
なった場合についても同様の効果を得ることが出来る。
シリコン基板にダメージを与えないエツチング方法を行
なった場合についても同様の効果を得ることが出来る。
以上のようにこの発明によれば酸化シリコン膜を少し残
すようにドライエツチングを行なったのでシリコン基板
へのダメージが少なくかつサイドエッチの少ない半導体
装置を得られる効果がある。
すようにドライエツチングを行なったのでシリコン基板
へのダメージが少なくかつサイドエッチの少ない半導体
装置を得られる効果がある。
第１図はこの発明の一実施例による半導体装置の形成フ
ロー、第２図は従来の半導体装置の形成フローである。 図において（１）はシリコン基板、（２）は酸化シリコ
ン膜、（３）はホトレジスト、（４）はパターン、（５
）は残し酸化シリコン膜である。 なお各図中の同一符号は同一または相当部分を示す。 第１図 第２図
ロー、第２図は従来の半導体装置の形成フローである。 図において（１）はシリコン基板、（２）は酸化シリコ
ン膜、（３）はホトレジスト、（４）はパターン、（５
）は残し酸化シリコン膜である。 なお各図中の同一符号は同一または相当部分を示す。 第１図 第２図
Claims (1)
- シリコン基板の酸化シリコン膜をエッチングするパタ
ーン形成において前記酸化シリコン膜をドライエッチン
グ装置にてエッチングした後ウェットエッチングを行な
うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3608588A JPH01211928A (ja) | 1988-02-18 | 1988-02-18 | 半導体装置の酸化膜エッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3608588A JPH01211928A (ja) | 1988-02-18 | 1988-02-18 | 半導体装置の酸化膜エッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01211928A true JPH01211928A (ja) | 1989-08-25 |
Family
ID=12459909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3608588A Pending JPH01211928A (ja) | 1988-02-18 | 1988-02-18 | 半導体装置の酸化膜エッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01211928A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051922A (ja) * | 1995-12-29 | 1997-07-29 |
-
1988
- 1988-02-18 JP JP3608588A patent/JPH01211928A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051922A (ja) * | 1995-12-29 | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
| JPH01211928A (ja) | 半導体装置の酸化膜エッチング方法 | |
| JPH02262319A (ja) | パターン形成方法 | |
| JPH03118546A (ja) | フォトレジスト処理装置 | |
| JPH04291345A (ja) | パターン形成方法 | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JPH04122930A (ja) | 半導体装置の製造方法 | |
| KR100198599B1 (ko) | 반도체 소자의 정렬 및 노광방법 | |
| KR0185785B1 (ko) | 위상반전 마스크의 제조방법 | |
| KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS6149423A (ja) | 半導体装置の製造方法 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JP2831774B2 (ja) | 半導体装置の製造方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPH03191575A (ja) | ショットキー接合電極の形成方法 | |
| JPH05211173A (ja) | 半導体装置の製造方法 | |
| JPS63181478A (ja) | 半導体装置の製造方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPH0582487A (ja) | エツチングマスクの形成方法 | |
| JPH0461314A (ja) | 半導体ウエハのパターン形成方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| JPS59135731A (ja) | 半導体装置の製造方法 |