JPS6218059A - リ−ドフレ−ムの製造方法 - Google Patents

リ−ドフレ−ムの製造方法

Info

Publication number
JPS6218059A
JPS6218059A JP15749485A JP15749485A JPS6218059A JP S6218059 A JPS6218059 A JP S6218059A JP 15749485 A JP15749485 A JP 15749485A JP 15749485 A JP15749485 A JP 15749485A JP S6218059 A JPS6218059 A JP S6218059A
Authority
JP
Japan
Prior art keywords
photoresist
lead
lead frame
metal plate
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15749485A
Other languages
English (en)
Other versions
JPH0770657B2 (ja
Inventor
Hideaki Sato
英昭 里
Tetsuo Ishikawa
哲夫 石川
Katsumi Suzuki
勝美 鈴木
Ryozo Yamagishi
山岸 良三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP60157494A priority Critical patent/JPH0770657B2/ja
Publication of JPS6218059A publication Critical patent/JPS6218059A/ja
Publication of JPH0770657B2 publication Critical patent/JPH0770657B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、フォトエツチングによる、特に微細加工性に
優れたリードフレームの製造方法に関する。
〈従来技術〉 半導体集積回路装置は、多数の回路素子が微少面積の半
導体ペレットに形成されたもので、そのペレット上に設
けらけた多数の電極によりそれぞれ外部にリートを出す
ためのリードフレームを取付けるものがある。このペレ
ット上に設けられた電極は極めて微少なもので例えば1
辺が50gm〜150 pmの正方形程度であり、その
投首間隔も同程度に非常に狭いものである。リードフレ
ームは枠部から内側に複数のリード部が延長し、その先
端は中央部に集中され、その集中されたリード部の先端
にペレットの電極がワイヤポンディングによって接続さ
れるものである。
このリードフレームは、比較的肉薄の金属板上1−  
Fif;  01  M  7ぐ 、々 −y  W 
4)  n)7− 1.  +t  X多 ス ト s
*ira;し、このフォトレジスト層をマスクとして金
属板にエツチングを行う、フォトエツチングによって形
成していた。
さらにリード先・端部の形状は、ワイヤボンディングを
し易いように微少な矩形状とされている。
従来リードフレームをエツチングにより形成する場合、
特に微細なパターン形状を必要とするリード先端部では
、横方向のエツチング、いわゆるサイドエッチの影響を
考慮して、必要とする寸法より若干大きめの補正を加え
たパターン形状のフォトレジスト層を形成していた。
しかし、フォトレジスト層の角部においては、サイドエ
ッチの影響が特に大きく、第7図に示すように本来矩形
状となるべきリード先端部5の角がけずられて丸味をお
びる現象が生じ、寸法精度が低下するという欠点があっ
た。
この欠点は、リードフレーム製造に用いる金属板の厚さ
が厚いほど顕著となる。
このような欠点を解消すべく、リード先端部の端縁と近
接対抗して耐エツチングレジストの補助層を形成し、こ
の補助層がエツチング液流を制御してサイドエッチを防
止するリードフレームの製造方法が開示されている(特
開昭50−34476号)。
しかしこの方法では補助層の形成や、エツチング終了後
補助層の下に残った金属を除去する等の煩わしい作業を
必要とし、手間がかかるために有用性に乏しい。
〈発明が解決しようとする問題点〉 本発明の目的は、前述の従来技術の欠点を解消し、特に
リード先端部の寸法精度の良いリードフレームの製造方
法を提供することにある。
く問題を解決するための手段〉 このような目的は以下の本発明によって達成される。
即ち本発明は金属板の少なくとも一面に7オトレジスト
を塗布し、これを露光・現像して所定のパターン形状の
フォトレジスト層を形成した後、前記フォトレジスト層
をマスクとして前記金属板にエツチングを行うリードフ
レームの製造方法において、 前記金属板のリード先端部となる部分の前記フォトレジ
スト層をその角部にて突出部を有するパターン形状に形
成することを特徴とするリードフレームの製造方法であ
る。
また突出部の形状は矩形または三角形とするのがよい。
以下本発明のリードフレームの製造方法を添付図面に示
す好適実施例について詳細に説明す、 る。
第1図は本発明の方法によって製造されるリードフレー
ムの1例を示す平面図である。
リードフレーム1はその中央に半導体集積回路(IC)
装置を搭載するIC搭載台7と半導体集積回路装置の半
導体ペレット上に設けられた多数の電極との間でワイヤ
ーポンディングを行うためのリード先端部5を有する。
このようなリードフレーム1は、金属板にフォトリソグ
ラフィーを利用したエツチング(化学食刻)を施して製
造するものであり、以下にその製造工程を詳述する。
まず、金属板2のほぼ全面に7オトレジストを好ましく
はスピンナーコートにより塗布する。金属板2としては
、鉄、鉄合金、銅、銅合金、等を用いることができる。
フォトレジストには、市販のフォトレジスト。
例えば富士薬品工業■製のFR−15、FR−14等を
使用することができる。
次に第2図に示すように前記フォトレジストに露光・現
像を施して金属板2上に所望のパターン形状の7オトレ
ジスト層3を形成する。
露光は、フォトレジストがネガ型かポジ型かによって光
の照射部分が異なる6例えばネガ型のフォトレジストを
使用する場合には、フォトマスクを用いてフォトレジス
ト層3を形成しようとする部分にのみ光が照射されるよ
うに露光を行う。
現像は、露光した後の不要なフォトレジスト部分を溶剤
等を用いて除去することにより行う。
このようなフォトレジスト層の形成は、金属板2の片面
あるいは両面に行うことができる。
このようなフォトレジストの露光現像によって得るリー
ド先端部5となる部分のフォトレジスト層3の形状は、
本発明においては、角部6にて突出部4を有するものと
する。このような突出部4を設けることにより、エツチ
ング後、丸味をおびることのない矩形のリード先端部5
を得ることができる。
突出部4の形状は、第2図及び第3図に示すように矩形
のものや、第5図に示すように三角形のものが好ましい
がその他半円形、五角形等いかなる形状であってもよい
、突出部4の形状や大きさはサイドエッチの影響の度合
を考慮して適宜決定する。
また、突出部4の形状や大きさはすべての角部に対して
等しいものとするのがよい。
次に、フォトレジスト層3が形成されていない金属板の
露出部分をエツチング液によって溶解除去し、所望のパ
ターン形状のリードフレーム1、特に第3図に示すよう
なリード先端部5(点線で示した部分)を形成する。
角部6付近ではエツチング液よる腐食の度合が大きいが
、これを予測して予めフォトレジスト層3に突出部4を
設けてあり、この突出部4の下部の金属板が腐食される
にとどまる。従ってエツチング後、リード先端部5の角
は丸味をおびることがない。
なおエツチング液としては塩化第二鉄溶液等を用いるこ
とができる。
エツチング終了後は、残存するフォトレジスト層3を除
去し、水洗して所望のパターン形状のリードフレーム1
を得る。
リード先端部5は第4図に示すように 設計どうりの正
確な形状、寸法に出来上る。
なおフォトレジスト層3の除去は、NaOH水溶液等の
剥離液を用いて行うのがよい。
〈実施例〉 (実施例1) リン青銅性金属板(30CsX30c腸、厚さ0.2m
+*)の表面にフォトレジスト(FR−15(富士薬品
工業■製)]をスピンナーコートにより塗布し、露光・
現像してフォトレジスl[tを形成した。
リード先端部となるべき部分のフォトレジスト層は、矩
形状の4つの角部に突出部を有する形状に形成した。
この突出部は、60ルmX607z鳳の矩形状とした。
なおフォトレジストの露光・現像はカタログ記載の条件
にて行った。
次いで金属板に塩化第2鉄溶液(42@B6、温度40
℃)を4分間スプレーしてエツチングを行った。
エツチング終了後10%NaOH水溶液によりフォトレ
ジスト層を除去し、水洗して第1図に示すパJy   
  +lt+  II     L’  M  +−1
,L4巨蕎(実施例2) 突出部の形状を底辺70ILm、高さ100 p−mの
二等辺三角形とした以外は実施例1同様とした。
(比較例1) リード先端部となるべき部分のフォトレジスト層の角部
に突出部を設けない以外は実施例1と同様とした。
これら実施例1,2および比較例1のリード先端部の出
来上り形状とその設計形状との誤差を測定した。
その結果を表1に示す。
表        l (注)O:角部の丸味なし ×:角部が丸い ここで表1における角部のずれ5idは、第8図に示す
ように、リード先端部5の角部において、設計形状8と
、出来上り形状9の差dで示した。
表1に示す結果より、本発明方法により製造したリード
フレームは、リード先端部の寸法精度が向上しているこ
とがわかる。
〈発明の効果〉 本発明のリードフレームの製造方法によれば、リード先
端部となる部分のフォトレジスト層を角部にて突出部を
有する形状に形成してエツチングを行うので、リード先
端部の寸法精度の良いり一フレームを得ることができる
そしてリード先端部の寸法精度の向上により。
IC上に形成された電極とのワイヤーポンディングを確
実に行うことができ、歩留りの低下を防止することがで
きる。
また従来法と異なり、新たな工程を付加することなく、
リード先端部の寸法精度を向上することができるので、
製造の手間と軽減し、コストダウンを図ることができる
【図面の簡単な説明】
第1図は本発明の方法によって製造されるリードフレー
ムの平面図である。 第2図、第3図および第4図は本発明のリードフレーム
の製造工程を示す部分平面図である。 第5図はフォトレジストの形成パターンの1例を示す部
分平面図である。 第6図は従来のフォトレジストの形成パターンを示す部
分平面図である。 第7図は従来法で製造したリードフレームの部分平面図
である。 第8図は、リード先端部の出来上り形状と、その設計形
状との誤差の評価方法を示す拡大部分平面図である。 符号の説明 1・・・リードフレーム、  2・・・金属板、3・・
・フォトレジスト層、4・・・突出部、5・・・リード
先端部、   6・・・角部、7・・・IClfi台、
    8・・・設計形状、9・・・出来上り形状 特許出願人  日立電線株式会社 代理人 弁理士  渡 辺 望 稔 FIG、1

Claims (3)

    【特許請求の範囲】
  1. (1)金属板の少なくとも一面にフォトレジストを塗布
    し、これを露光・現像して所定のパターン形状のフォト
    レジスト層を形成した後、前記フォトレジスト層をマス
    クとして前記金属板にエッチングを行うリードフレーム
    の製造方法において、 前記金属板のリード先端部となる部分の前記フォトレジ
    スト層をその角部にて突出部を有するパターン形状に形
    成することを特徴とするリードフレームの製造方法。
  2. (2)前記突出部の形状は矩形である特許請求の範囲第
    1項に記載のリードフレームの製造方法。
  3. (3)前記突出部の形状は三角形である特許請求の範囲
    第1項に記載のリードフレームの製造方法。
JP60157494A 1985-07-17 1985-07-17 リ−ドフレ−ムの製造方法 Expired - Lifetime JPH0770657B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60157494A JPH0770657B2 (ja) 1985-07-17 1985-07-17 リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60157494A JPH0770657B2 (ja) 1985-07-17 1985-07-17 リ−ドフレ−ムの製造方法

Publications (2)

Publication Number Publication Date
JPS6218059A true JPS6218059A (ja) 1987-01-27
JPH0770657B2 JPH0770657B2 (ja) 1995-07-31

Family

ID=15650909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60157494A Expired - Lifetime JPH0770657B2 (ja) 1985-07-17 1985-07-17 リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPH0770657B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117092A (ja) * 1997-06-25 1999-01-22 Toppan Printing Co Ltd リードフレームの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587843A (ja) * 1981-07-07 1983-01-17 Nec Corp リ−ドフレ−ムの製造方法
JPS60240148A (ja) * 1984-05-15 1985-11-29 Toppan Printing Co Ltd リ−ドフレ−ムの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587843A (ja) * 1981-07-07 1983-01-17 Nec Corp リ−ドフレ−ムの製造方法
JPS60240148A (ja) * 1984-05-15 1985-11-29 Toppan Printing Co Ltd リ−ドフレ−ムの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117092A (ja) * 1997-06-25 1999-01-22 Toppan Printing Co Ltd リードフレームの製造方法

Also Published As

Publication number Publication date
JPH0770657B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
KR960013504B1 (ko) 미세패턴의 형성방법
JPS6218059A (ja) リ−ドフレ−ムの製造方法
JPH03203390A (ja) プリント基板の製造方法
JP2637175B2 (ja) 半導体用多ピンリードフレームの製造方法
JP6156745B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP3899598B2 (ja) リードフレームの製造方法
JPH05283412A (ja) 半導体装置,およびその製造方法
JP2666383B2 (ja) 半導体装置
JPH0548928B2 (ja)
KR100375099B1 (ko) 리드프레임과그제조방법
JPH01147848A (ja) Ic用リードフレームの製造方法
JPS622644A (ja) 支持体付きリ−ドフレ−ムの製造方法
JP2003037235A (ja) リードフレームの製造方法
JPH06161093A (ja) リードフレーム製造用フォトマスク
JP3449047B2 (ja) リードフレーム構造体
JPS60211862A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPS631315Y2 (ja)
JPH11126859A (ja) リードフレームの製造方法
JPS627877A (ja) メツシユ製品の製造方法
JPH06163774A (ja) リードフレーム
JPS62271427A (ja) マスク位置合わせ方法
JPH11251144A (ja) チップインダクタおよびその製造方法
JPS63160330A (ja) マスクアライメントの方法
JPH09181246A (ja) リードフレーム及びその製造方法
JPS6227383B2 (ja)