JPH11251144A - チップインダクタおよびその製造方法 - Google Patents
チップインダクタおよびその製造方法Info
- Publication number
- JPH11251144A JPH11251144A JP6397998A JP6397998A JPH11251144A JP H11251144 A JPH11251144 A JP H11251144A JP 6397998 A JP6397998 A JP 6397998A JP 6397998 A JP6397998 A JP 6397998A JP H11251144 A JPH11251144 A JP H11251144A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- pattern electrode
- electrode
- pattern
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/042—Printed circuit coils by thin film techniques
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 絶縁層に形成された開口部の壁面の接続電極
に接続不良が生じにくいチップインダクタおよびその製
造方法を提供する。 【解決手段】 基板１２の上面には、螺旋状の第１のパ
ターン電極１４が形成され、さらに、その上面には、絶
縁層１６が形成される。絶縁層１６には、接続用開口部
１８が厚み方向に傾斜した段差部１８ａを有して形成さ
れる。さらに、絶縁層１６の上面には、第２のパターン
電極２０が形成され、その一端部近傍は段差部１８ａの
壁面の接続電極２２を経由して第１のパターン電極１４
と接続される。接続用開口部１８を形成するためのフォ
トマスク３０は、露光用開口部３４を有し、その両辺に
は、傾斜した段差部１８ａを形成するため開口パターン
３６が形成される。開口パターン３６は、９０度以下の
尖った頂角を有する三角形状の内側を感光性絶縁材料の
解像限界以上の微細なパターンとしたものである。
に接続不良が生じにくいチップインダクタおよびその製
造方法を提供する。 【解決手段】 基板１２の上面には、螺旋状の第１のパ
ターン電極１４が形成され、さらに、その上面には、絶
縁層１６が形成される。絶縁層１６には、接続用開口部
１８が厚み方向に傾斜した段差部１８ａを有して形成さ
れる。さらに、絶縁層１６の上面には、第２のパターン
電極２０が形成され、その一端部近傍は段差部１８ａの
壁面の接続電極２２を経由して第１のパターン電極１４
と接続される。接続用開口部１８を形成するためのフォ
トマスク３０は、露光用開口部３４を有し、その両辺に
は、傾斜した段差部１８ａを形成するため開口パターン
３６が形成される。開口パターン３６は、９０度以下の
尖った頂角を有する三角形状の内側を感光性絶縁材料の
解像限界以上の微細なパターンとしたものである。
Description
【０００１】
【発明の属する技術分野】本発明はチップインダクタお
よびその製造方法に関し、特に、薄膜チップインダクタ
およびその製造方法に関する。
よびその製造方法に関し、特に、薄膜チップインダクタ
およびその製造方法に関する。
【０００２】
【従来の技術】図５は、従来のチップインダクタの一例
を示す分解斜視図であり、図７はその線ＶＩＩ−ＶＩＩ
で切断した際の断面図解図である。図５に示すチップイ
ンダクタ１は、基板２を含む。基板２の上面には、螺旋
状の第１のパターン電極３が形成される。第１のパター
ン電極３は、基板２全面にスパッタリングや蒸着等で形
成された導電膜をたとえばエッチングすることにより形
成される。第１のパターン電極３の一端部は、基板２の
側面に引き出される。さらに、基板２の上面には、第１
のパターン電極３を覆いながらたとえば樹脂材からなる
絶縁層４が形成される。絶縁層４には、第１のパターン
電極３の他端部近傍に対応する位置にたとえば略矩形状
の開口部５が絶縁層４を厚み方向に貫通して形成され
る。開口部５を有する絶縁層４は、基板２の全面に感光
性絶縁材料を塗布した後、たとえば図８に示すような矩
形状の開口部８ａを有するフォトマスク８を用いてフォ
トリソグラフにより形成される。すなわち、このフォト
マスク８は、開口部８ａ以外の部分は光を遮蔽するよう
形成されているので、開口部８ａに対応する部分の感光
性絶縁材料を露光してその後溶剤除去することにより、
開口部８ａを有する絶縁層４が形成される。さらに、絶
縁層４の上面には、引出電極としての第２のパターン電
極６が形成される。第２のパターン電極６は、開口部５
の段差部５ａの壁面の接続電極７を経由して基板２上の
第１のパターン電極３の他端部近傍と接続される。開口
部５の段差部５ａの壁面の接続電極７は、スパッタリン
グや蒸着等で形成した導電膜をたとえばエッチングする
ことにより第２のパターン電極６と同時に形成される。
を示す分解斜視図であり、図７はその線ＶＩＩ−ＶＩＩ
で切断した際の断面図解図である。図５に示すチップイ
ンダクタ１は、基板２を含む。基板２の上面には、螺旋
状の第１のパターン電極３が形成される。第１のパター
ン電極３は、基板２全面にスパッタリングや蒸着等で形
成された導電膜をたとえばエッチングすることにより形
成される。第１のパターン電極３の一端部は、基板２の
側面に引き出される。さらに、基板２の上面には、第１
のパターン電極３を覆いながらたとえば樹脂材からなる
絶縁層４が形成される。絶縁層４には、第１のパターン
電極３の他端部近傍に対応する位置にたとえば略矩形状
の開口部５が絶縁層４を厚み方向に貫通して形成され
る。開口部５を有する絶縁層４は、基板２の全面に感光
性絶縁材料を塗布した後、たとえば図８に示すような矩
形状の開口部８ａを有するフォトマスク８を用いてフォ
トリソグラフにより形成される。すなわち、このフォト
マスク８は、開口部８ａ以外の部分は光を遮蔽するよう
形成されているので、開口部８ａに対応する部分の感光
性絶縁材料を露光してその後溶剤除去することにより、
開口部８ａを有する絶縁層４が形成される。さらに、絶
縁層４の上面には、引出電極としての第２のパターン電
極６が形成される。第２のパターン電極６は、開口部５
の段差部５ａの壁面の接続電極７を経由して基板２上の
第１のパターン電極３の他端部近傍と接続される。開口
部５の段差部５ａの壁面の接続電極７は、スパッタリン
グや蒸着等で形成した導電膜をたとえばエッチングする
ことにより第２のパターン電極６と同時に形成される。
【０００３】また、図６は、従来のチップインダクタの
別の例を示す分解斜視図である。図６に示すチップイン
ダクタ９は、基板２を含む。基板２の上面には、略Ｃの
字形状のパターン電極３ａ，３ｂおよび３ｃが形成され
る。パターン電極３ａの一端部は、基板２の側面に引き
出される。また、パターン電極３ｂの一端部は、パター
ン電極３ａの他端部と所定の間隔をおいて対向して配置
される。さらに、パターン電極３ｃの一端部は、パター
ン電極３ｂの他端部と所定の間隔をおいて対向して配置
される。そして、パターン電極３ｃの他端部は、その一
端部とパターン電極３ｂの他端部との間、およびパター
ン電極３ｂの一端部とパターン電極３ａの他端部との間
を通って基板２の側面に引き出される。これらのパター
ン電極３ａ〜３ｃは、基板２全面にスパッタリングや蒸
着等で形成された導電膜をたとえばエッチングすること
により形成される。基板２の上面には、パターン電極３
ａ〜３ｃを覆いながらたとえば樹脂材からなる絶縁層４
が形成される。絶縁層４には、パターン電極３ａおよび
３ｂのそれぞれの他端部に対応する位置に開口部５が形
成され，パターン電極３ｂおよび３ｃのそれぞれの一端
部に対応する位置に別の開口部５′が形成される。この
開口部５，５′を有する絶縁層４も図５に示した従来例
と同様の方法で形成される。絶縁層４の上面には、ジャ
ンパー線としてのパターン電極６，６′が開口部５，
５′間を繋ぐように形成される。そして、基板２上のパ
ターン電極３ａの他端部は、開口部５の段差部５ａの壁
面の接続電極を経由して絶縁層４上のパターン電極６の
一端側に接続され、そのパターン電極６の他端側には、
開口部５′の段差部５ａ′の壁面の接続電極を経由して
基板２上のパターン電極３ｂの一端部に接続される。ま
た、基板２上のパターン電極３ｂの他端部は、開口部５
の段差部５ａの壁面の別の接続電極を経由して絶縁層４
上のパターン電極６′の一端側に接続され、そのパター
ン電極６′の他端側には、開口部５′の段差部５ａ′の
壁面の別の接続電極を経由して基板２上のパターン電極
３ｃの一端部に接続される。したがって、全体としてみ
れば、パターン電極３ａ〜３ｂ、６，６′は、一本に接
続され、螺旋状のコイルパターンを構成する。開口部
５，５′の段差部５ａ，５ａ′の壁面の接続電極は、ス
パッタリングや蒸着等で形成した導電膜をたとえばウエ
ットエッチングすることにより第２のパターン電極６と
同時に形成される。
別の例を示す分解斜視図である。図６に示すチップイン
ダクタ９は、基板２を含む。基板２の上面には、略Ｃの
字形状のパターン電極３ａ，３ｂおよび３ｃが形成され
る。パターン電極３ａの一端部は、基板２の側面に引き
出される。また、パターン電極３ｂの一端部は、パター
ン電極３ａの他端部と所定の間隔をおいて対向して配置
される。さらに、パターン電極３ｃの一端部は、パター
ン電極３ｂの他端部と所定の間隔をおいて対向して配置
される。そして、パターン電極３ｃの他端部は、その一
端部とパターン電極３ｂの他端部との間、およびパター
ン電極３ｂの一端部とパターン電極３ａの他端部との間
を通って基板２の側面に引き出される。これらのパター
ン電極３ａ〜３ｃは、基板２全面にスパッタリングや蒸
着等で形成された導電膜をたとえばエッチングすること
により形成される。基板２の上面には、パターン電極３
ａ〜３ｃを覆いながらたとえば樹脂材からなる絶縁層４
が形成される。絶縁層４には、パターン電極３ａおよび
３ｂのそれぞれの他端部に対応する位置に開口部５が形
成され，パターン電極３ｂおよび３ｃのそれぞれの一端
部に対応する位置に別の開口部５′が形成される。この
開口部５，５′を有する絶縁層４も図５に示した従来例
と同様の方法で形成される。絶縁層４の上面には、ジャ
ンパー線としてのパターン電極６，６′が開口部５，
５′間を繋ぐように形成される。そして、基板２上のパ
ターン電極３ａの他端部は、開口部５の段差部５ａの壁
面の接続電極を経由して絶縁層４上のパターン電極６の
一端側に接続され、そのパターン電極６の他端側には、
開口部５′の段差部５ａ′の壁面の接続電極を経由して
基板２上のパターン電極３ｂの一端部に接続される。ま
た、基板２上のパターン電極３ｂの他端部は、開口部５
の段差部５ａの壁面の別の接続電極を経由して絶縁層４
上のパターン電極６′の一端側に接続され、そのパター
ン電極６′の他端側には、開口部５′の段差部５ａ′の
壁面の別の接続電極を経由して基板２上のパターン電極
３ｃの一端部に接続される。したがって、全体としてみ
れば、パターン電極３ａ〜３ｂ、６，６′は、一本に接
続され、螺旋状のコイルパターンを構成する。開口部
５，５′の段差部５ａ，５ａ′の壁面の接続電極は、ス
パッタリングや蒸着等で形成した導電膜をたとえばウエ
ットエッチングすることにより第２のパターン電極６と
同時に形成される。
【０００４】
【発明が解決しようとする課題】しかしながら、図５に
示すような従来のチップインダクタ１では、図７に示す
ように、開口部５の段差部５ａの壁面が基板２に対して
略直立した形状に形成されていたため、スパッタリング
や蒸着等で導電膜を成膜する際に段差部５ａの壁面に対
する導電膜の着膜効率が悪くなったり、レジストパター
ン形成時にステップカバリー性（段差部の被覆性）が悪
くなったりしやすかった。そのため、第２のパターン電
極６および接続電極７を形成するため導電膜をウエット
エッチングする際に、段差部５ａでのサイドエッチング
が激しくなり、接続電極７のＲｄｃ（直流抵抗）不良や
オープン不良が発生するおそれがあった。同様に、図６
に示すような従来のチップインダクタ９でも開口部５，
５′の段差部５ａ，５ａ′の壁面の接続電極にＲｄｃ不
良やオープン不良が発生するおそれがあった。
示すような従来のチップインダクタ１では、図７に示す
ように、開口部５の段差部５ａの壁面が基板２に対して
略直立した形状に形成されていたため、スパッタリング
や蒸着等で導電膜を成膜する際に段差部５ａの壁面に対
する導電膜の着膜効率が悪くなったり、レジストパター
ン形成時にステップカバリー性（段差部の被覆性）が悪
くなったりしやすかった。そのため、第２のパターン電
極６および接続電極７を形成するため導電膜をウエット
エッチングする際に、段差部５ａでのサイドエッチング
が激しくなり、接続電極７のＲｄｃ（直流抵抗）不良や
オープン不良が発生するおそれがあった。同様に、図６
に示すような従来のチップインダクタ９でも開口部５，
５′の段差部５ａ，５ａ′の壁面の接続電極にＲｄｃ不
良やオープン不良が発生するおそれがあった。
【０００５】それゆえに、本発明の主たる目的は、絶縁
層に形成された開口部の壁面の接続電極に接続不良が生
じにくいチップインダクタおよびその製造方法を提供す
ることである。
層に形成された開口部の壁面の接続電極に接続不良が生
じにくいチップインダクタおよびその製造方法を提供す
ることである。
【０００６】
【課題を解決するための手段】本発明は、基板と、基板
上に形成される第１のパターン電極と、第１のパターン
電極を覆いながら基板上に形成される絶縁層と、絶縁層
上に形成される第２のパターン電極と、絶縁層を厚み方
向に貫通して形成される開口部と、開口部の段差部の壁
面を経由して第１のパターン電極と第２のパターン電極
とを接続する接続電極とを含むチップインダクタであっ
て、少なくとも接続電極が形成される開口部の段差部
は、厚み方向に傾斜して形成される、チップインダクタ
である。本発明にかかるチップインダクタでは、開口部
の段差部が厚み方向に傾斜して形成されるので、接続電
極の段差部の壁面への着膜効率を高めることが容易にな
り、レジスト膜成膜時のステップカバリー性も向上す
る。したがって、接続電極部分での接続不良が生じにく
く、接続信頼性の高いチップインダクタを得ることがで
きる。
上に形成される第１のパターン電極と、第１のパターン
電極を覆いながら基板上に形成される絶縁層と、絶縁層
上に形成される第２のパターン電極と、絶縁層を厚み方
向に貫通して形成される開口部と、開口部の段差部の壁
面を経由して第１のパターン電極と第２のパターン電極
とを接続する接続電極とを含むチップインダクタであっ
て、少なくとも接続電極が形成される開口部の段差部
は、厚み方向に傾斜して形成される、チップインダクタ
である。本発明にかかるチップインダクタでは、開口部
の段差部が厚み方向に傾斜して形成されるので、接続電
極の段差部の壁面への着膜効率を高めることが容易にな
り、レジスト膜成膜時のステップカバリー性も向上す
る。したがって、接続電極部分での接続不良が生じにく
く、接続信頼性の高いチップインダクタを得ることがで
きる。
【０００７】また、本発明にかかるチップインダクタの
製造方法は、基板上に第１のパターン電極を形成するス
テップと、基板上に第１のパターン電極を覆いつつ感光
性絶縁材料を塗布し、フォトリソグラフにて第１のパタ
ーン電極の一部に対応する位置に開口部を有する絶縁層
を形成するステップと、絶縁層の上面に第２のパターン
電極を形成すると同時に、開口部の段差部の壁面を経由
して第１のパターン電極と第２のパターン電極とを接続
するための接続電極を形成するステップとを含む、チッ
プインダクタの製造方法であって、少なくとも接続電極
が形成される開口部の段差部は、透光率を低くしたフォ
トマスクを用いて形成される、チップインダクタの製造
方法である。絶縁層の開口部をフォトリソグラフにて形
成する際に、透光率を低くしたフォトマスクを用いて段
差部を形成することにより、段差部の露光量が少なくな
るため、段差部を厚み方向に傾斜するよう形成すること
ができる。そのため、第２のパターン電極と接続電極と
を同時に形成する際に、段差部の壁面への着膜効率を高
めることが容易になり、レジスト膜成膜時のステップカ
バリー性も向上する。したがって、接続電極部分での接
続不良が生じにくく、接続信頼性の高いチップインダク
タを得ることができる。
製造方法は、基板上に第１のパターン電極を形成するス
テップと、基板上に第１のパターン電極を覆いつつ感光
性絶縁材料を塗布し、フォトリソグラフにて第１のパタ
ーン電極の一部に対応する位置に開口部を有する絶縁層
を形成するステップと、絶縁層の上面に第２のパターン
電極を形成すると同時に、開口部の段差部の壁面を経由
して第１のパターン電極と第２のパターン電極とを接続
するための接続電極を形成するステップとを含む、チッ
プインダクタの製造方法であって、少なくとも接続電極
が形成される開口部の段差部は、透光率を低くしたフォ
トマスクを用いて形成される、チップインダクタの製造
方法である。絶縁層の開口部をフォトリソグラフにて形
成する際に、透光率を低くしたフォトマスクを用いて段
差部を形成することにより、段差部の露光量が少なくな
るため、段差部を厚み方向に傾斜するよう形成すること
ができる。そのため、第２のパターン電極と接続電極と
を同時に形成する際に、段差部の壁面への着膜効率を高
めることが容易になり、レジスト膜成膜時のステップカ
バリー性も向上する。したがって、接続電極部分での接
続不良が生じにくく、接続信頼性の高いチップインダク
タを得ることができる。
【０００８】さらに、本発明にかかるチップインダクタ
の製造方法は、基板上に第１のパターン電極を形成する
ステップと、基板上に第１のパターン電極を覆いつつ感
光性絶縁材料を塗布し、フォトリソグラフにて第１のパ
ターン電極の一部に対応する位置に開口部を有する絶縁
層を形成するステップと、絶縁層の上面に第２のパター
ン電極を形成すると同時に、開口部の段差部の壁面を経
由して第１のパターン電極と第２のパターン電極とを接
続するための接続電極を形成するステップとを含む、チ
ップインダクタの製造方法であって、少なくとも接続電
極が形成される開口部の段差部は、頂角を９０度以下に
尖らせた三角形状の開口パターンを有するフォトマスク
を用いて形成される、チップインダクタの製造方法であ
る。絶縁層の開口部をフォトリソグラフにて形成する際
に、頂角を９０度以下に尖らせた三角形状の開口パター
ンを有するフォトマスクを用いて絶縁層の開口部の段差
部を形成することにより、三角形の底辺側から頂点側へ
といくに従い露光量が絞られていくので、段差部を厚み
方向に傾斜するよう形成することができる。そのため、
第２のパターン電極と接続電極とを同時に形成する際
に、段差部の壁面への着膜効率を高めることが容易にな
り、レジスト膜成膜時のステップカバリー性も向上す
る。したがって、接続電極部分での接続不良が生じにく
く、接続信頼性の高いチップインダクタを得ることがで
きる。
の製造方法は、基板上に第１のパターン電極を形成する
ステップと、基板上に第１のパターン電極を覆いつつ感
光性絶縁材料を塗布し、フォトリソグラフにて第１のパ
ターン電極の一部に対応する位置に開口部を有する絶縁
層を形成するステップと、絶縁層の上面に第２のパター
ン電極を形成すると同時に、開口部の段差部の壁面を経
由して第１のパターン電極と第２のパターン電極とを接
続するための接続電極を形成するステップとを含む、チ
ップインダクタの製造方法であって、少なくとも接続電
極が形成される開口部の段差部は、頂角を９０度以下に
尖らせた三角形状の開口パターンを有するフォトマスク
を用いて形成される、チップインダクタの製造方法であ
る。絶縁層の開口部をフォトリソグラフにて形成する際
に、頂角を９０度以下に尖らせた三角形状の開口パター
ンを有するフォトマスクを用いて絶縁層の開口部の段差
部を形成することにより、三角形の底辺側から頂点側へ
といくに従い露光量が絞られていくので、段差部を厚み
方向に傾斜するよう形成することができる。そのため、
第２のパターン電極と接続電極とを同時に形成する際
に、段差部の壁面への着膜効率を高めることが容易にな
り、レジスト膜成膜時のステップカバリー性も向上す
る。したがって、接続電極部分での接続不良が生じにく
く、接続信頼性の高いチップインダクタを得ることがで
きる。
【０００９】また、本発明にかかるチップインダクタの
製造方法は、基板上に第１のパターン電極を形成するス
テップと、基板上に第１のパターン電極を覆いながら感
光性絶縁材料を塗布し、フォトリソグラフにて第１のパ
ターン電極の一部に対応する位置に開口部を有する絶縁
層を形成するステップと、絶縁層の上面に第２のパター
ン電極を形成すると同時に、開口部の段差部の壁面を経
由して第１のパターン電極と第２のパターン電極とを接
続するための接続電極を形成するステップとを含む、チ
ップインダクタの製造方法であって、少なくとも接続電
極が形成される開口部の段差部は、頂角を９０度以下に
尖らせた三角形状の内側を感光性絶縁材料の解像限界以
上の微細な開口パターンとしたフォトマスクを用いて形
成される、チップインダクタの製造方法である。絶縁層
の開口部をフォトリソグラフにて形成する際に、頂角を
９０度以下に尖らせた三角形状の内側を感光性絶縁材料
の解像限界以上の微細な開口パターンとしたフォトマス
クを用いて絶縁層の開口部の段差部を形成することによ
り、三角形の底辺側から頂点側へといくに従い露光量が
絞られていくとともに、露光量を他の部分よりも少なく
することができるので、段差部を厚み方向に傾斜するよ
う形成することができる。そのため、第２のパターン電
極と接続電極とを同時に形成する際に、段差部の壁面へ
の着膜効率を高めることが容易になり、レジスト膜成膜
時のステップカバリー性も向上する。したがって、接続
電極部分での接続不良が生じにくく、接続信頼性の高い
チップインダクタを得ることができる。
製造方法は、基板上に第１のパターン電極を形成するス
テップと、基板上に第１のパターン電極を覆いながら感
光性絶縁材料を塗布し、フォトリソグラフにて第１のパ
ターン電極の一部に対応する位置に開口部を有する絶縁
層を形成するステップと、絶縁層の上面に第２のパター
ン電極を形成すると同時に、開口部の段差部の壁面を経
由して第１のパターン電極と第２のパターン電極とを接
続するための接続電極を形成するステップとを含む、チ
ップインダクタの製造方法であって、少なくとも接続電
極が形成される開口部の段差部は、頂角を９０度以下に
尖らせた三角形状の内側を感光性絶縁材料の解像限界以
上の微細な開口パターンとしたフォトマスクを用いて形
成される、チップインダクタの製造方法である。絶縁層
の開口部をフォトリソグラフにて形成する際に、頂角を
９０度以下に尖らせた三角形状の内側を感光性絶縁材料
の解像限界以上の微細な開口パターンとしたフォトマス
クを用いて絶縁層の開口部の段差部を形成することによ
り、三角形の底辺側から頂点側へといくに従い露光量が
絞られていくとともに、露光量を他の部分よりも少なく
することができるので、段差部を厚み方向に傾斜するよ
う形成することができる。そのため、第２のパターン電
極と接続電極とを同時に形成する際に、段差部の壁面へ
の着膜効率を高めることが容易になり、レジスト膜成膜
時のステップカバリー性も向上する。したがって、接続
電極部分での接続不良が生じにくく、接続信頼性の高い
チップインダクタを得ることができる。
【００１０】本発明の上述の目的，その他の目的，特徴
および利点は、図面を参照して行う以下の実施例の詳細
な説明から一層明らかとなろう。
および利点は、図面を参照して行う以下の実施例の詳細
な説明から一層明らかとなろう。
【００１１】
【発明の実施の形態】図１は、本発明にかかるチップイ
ンダクタの一例を示す斜視図であり、図２は、その分解
斜視図である。図１に示すチップインダクタ１０は、た
とえばセラミックなどの絶縁体で形成された基板１２を
含む。基板１２の上面には、たとえばＡｇやＣｕなどで
螺旋状の第１のパターン電極１４が形成される。第１の
パターン電極１４の一端部は、基板１２の側面に引き出
される。さらに、基板１２の上面には、第１のパターン
電極１４を覆いながらたとえば感光性ポリイミドなどで
絶縁層１６が形成される。絶縁層１６には、第１のパタ
ーン電極１４の他端部近傍に対応する位置にたとえば略
矩形状の接続用開口部１８が絶縁層１６を厚み方向に貫
通して形成される。
ンダクタの一例を示す斜視図であり、図２は、その分解
斜視図である。図１に示すチップインダクタ１０は、た
とえばセラミックなどの絶縁体で形成された基板１２を
含む。基板１２の上面には、たとえばＡｇやＣｕなどで
螺旋状の第１のパターン電極１４が形成される。第１の
パターン電極１４の一端部は、基板１２の側面に引き出
される。さらに、基板１２の上面には、第１のパターン
電極１４を覆いながらたとえば感光性ポリイミドなどで
絶縁層１６が形成される。絶縁層１６には、第１のパタ
ーン電極１４の他端部近傍に対応する位置にたとえば略
矩形状の接続用開口部１８が絶縁層１６を厚み方向に貫
通して形成される。
【００１２】接続用開口部１８の段差部１８ａは、図３
に示すように厚み方向に傾斜して形成される。絶縁層１
６の上面には、たとえばＡｇやＣｕなどで引出電極とし
ての第２のパターン電極２０が形成される。第２のパタ
ーン電極２０の一端部近傍は、接続用開口部１８の段差
部１８ａの壁面の接続電極２２を経由して基板１２上の
第１のパターン電極１４の他端部近傍と接続される。し
たがって、第１のパターン電極１４、接続電極２２およ
び第２のパターン電極２０は、積層体中において一本に
接続され、螺旋状のコイルパターンを構成することとな
る。さらに、図示しないが、絶縁材料を使用した外装・
保護膜、あるいは外部電極が形成される。
に示すように厚み方向に傾斜して形成される。絶縁層１
６の上面には、たとえばＡｇやＣｕなどで引出電極とし
ての第２のパターン電極２０が形成される。第２のパタ
ーン電極２０の一端部近傍は、接続用開口部１８の段差
部１８ａの壁面の接続電極２２を経由して基板１２上の
第１のパターン電極１４の他端部近傍と接続される。し
たがって、第１のパターン電極１４、接続電極２２およ
び第２のパターン電極２０は、積層体中において一本に
接続され、螺旋状のコイルパターンを構成することとな
る。さらに、図示しないが、絶縁材料を使用した外装・
保護膜、あるいは外部電極が形成される。
【００１３】このチップインダクタ１０は、以下の製造
方法によって製造される。まず、たとえばセラミックな
どの絶縁体でなる基板１２が準備される。基板１２上の
全面には、スパッタリングや蒸着などの方法によりＡｇ
やＣｕなどの導電体薄膜が形成される。次に、導電体薄
膜上の全面にレジスト材が塗布される。そして、露光・
現像を行い、レジストパターンが形成される。その後、
エッチングを行い、レジストパターンの形成されていな
い部分の導電体薄膜を除去した後、レジストパターンを
除去することにより、螺旋状の第１のパターン電極１４
が形成される。
方法によって製造される。まず、たとえばセラミックな
どの絶縁体でなる基板１２が準備される。基板１２上の
全面には、スパッタリングや蒸着などの方法によりＡｇ
やＣｕなどの導電体薄膜が形成される。次に、導電体薄
膜上の全面にレジスト材が塗布される。そして、露光・
現像を行い、レジストパターンが形成される。その後、
エッチングを行い、レジストパターンの形成されていな
い部分の導電体薄膜を除去した後、レジストパターンを
除去することにより、螺旋状の第１のパターン電極１４
が形成される。
【００１４】次に、第１のパターン電極１４が形成され
た基板１２上に感光性ポリイミドなどの感光性絶縁材料
が公知の方法で塗布され、フォトマスク３０を用いてフ
ォトリソグラフが行われる。この実施形態で用いたフォ
トマスク３０は、図４に示すように、光を完全に遮断す
る遮光部３２と、絶縁層１６の接続用開口部１８を形成
するために感光性絶縁材料を露光させるための略矩形状
の露光用開口部３４が形成される。露光用開口部３４
は、遮光部３２を厚み方向に貫通して形成される。さら
に、このフォトマスク３０は、露光用開口部３４の対向
した両辺に傾斜した段差部１８ａを形成するための三角
形状の開口パターン３６が形成される。この三角形の頂
角Ａは、９０度以下の尖った角度に形成されることが所
望の段差部１８ａを得るために好ましい。また、三角形
状の開口パターン３６の内側には、感光性絶縁材料の解
像限界以上の微細なパターンが形成される。感光性絶縁
材料の解像限界以上の微細なパターンを用いるのは、接
続用開口部１８の中心部側よりも段差部１８ａの露光量
を減少させることにより、厚み方向に傾斜した段差部１
８ａを得るためである。このような開口パターンとして
は、たとえば極小ドット状小孔の集合体、簾状体、半透
明膜などを用いることができる。頂角９０度以下の三角
形状の内側をたとえば極小ドット状小孔の集合体として
透光率を落とした開口パターン３６を用いた場合には、
三角形状の開口パターン３６の透光率が露光用開口部３
４の中心部よりも低く、遮光部３２よりも高くなる。し
かも、三角形状の底辺側が露光用開口部３４の中心側に
配置され、頂点側が露光用開口部３４の中心とは反対側
に配置されるので、中心側から遠ざかるに従い徐々に透
光率が低下する。そのため、このフォトマスク３０を用
いて感光性絶縁材料を露光して現像した後、不要部分を
除去することにより、接続用開口部１８を有する絶縁層
１６が形成されるとともに、段差部１８ａが厚み方向に
傾斜して形成される。なお、この実施形態では、露光し
た部分を除去して接続用開口部１８を形成するため、露
光により可溶性になるポジ型の感光性絶縁材料が用いら
れる。
た基板１２上に感光性ポリイミドなどの感光性絶縁材料
が公知の方法で塗布され、フォトマスク３０を用いてフ
ォトリソグラフが行われる。この実施形態で用いたフォ
トマスク３０は、図４に示すように、光を完全に遮断す
る遮光部３２と、絶縁層１６の接続用開口部１８を形成
するために感光性絶縁材料を露光させるための略矩形状
の露光用開口部３４が形成される。露光用開口部３４
は、遮光部３２を厚み方向に貫通して形成される。さら
に、このフォトマスク３０は、露光用開口部３４の対向
した両辺に傾斜した段差部１８ａを形成するための三角
形状の開口パターン３６が形成される。この三角形の頂
角Ａは、９０度以下の尖った角度に形成されることが所
望の段差部１８ａを得るために好ましい。また、三角形
状の開口パターン３６の内側には、感光性絶縁材料の解
像限界以上の微細なパターンが形成される。感光性絶縁
材料の解像限界以上の微細なパターンを用いるのは、接
続用開口部１８の中心部側よりも段差部１８ａの露光量
を減少させることにより、厚み方向に傾斜した段差部１
８ａを得るためである。このような開口パターンとして
は、たとえば極小ドット状小孔の集合体、簾状体、半透
明膜などを用いることができる。頂角９０度以下の三角
形状の内側をたとえば極小ドット状小孔の集合体として
透光率を落とした開口パターン３６を用いた場合には、
三角形状の開口パターン３６の透光率が露光用開口部３
４の中心部よりも低く、遮光部３２よりも高くなる。し
かも、三角形状の底辺側が露光用開口部３４の中心側に
配置され、頂点側が露光用開口部３４の中心とは反対側
に配置されるので、中心側から遠ざかるに従い徐々に透
光率が低下する。そのため、このフォトマスク３０を用
いて感光性絶縁材料を露光して現像した後、不要部分を
除去することにより、接続用開口部１８を有する絶縁層
１６が形成されるとともに、段差部１８ａが厚み方向に
傾斜して形成される。なお、この実施形態では、露光し
た部分を除去して接続用開口部１８を形成するため、露
光により可溶性になるポジ型の感光性絶縁材料が用いら
れる。
【００１５】次に、開口部１８の段差部１８ａを含む絶
縁層１６上の全面および開口部１８から露出した基板１
２上にスパッタリングや蒸着などの方法によりＡｇやＣ
ｕなどの導電体薄膜が形成される。スパッタリングや蒸
着は、絶縁層１６表面に直交する方向から行われるの
で、段差部１８ａが厚み方向に傾斜して形成されている
場合には、段差部１８ａの壁面が直交している従来のも
のに比べて、段差部１８ａの壁面に対する着膜効率が向
上する。次に、導電体薄膜上の全面に、スピンコートや
ロールコートなどの方法によりレジスト材が塗布され
る。この場合も、段差部１８ａの壁面が傾斜して形成さ
れているので、壁面が直立している従来のものに比べ
て、レジストステップカバリー性が向上し、段差部１８
ａの壁面をレジスト材で被覆しやすくなり、レジスト材
による被覆が不完全なことに基づくサイドエッチングを
防止でき、接続電極２２のＲｄｃ不良やオープン不良を
防止することができる。その後、ウエットエッチングし
て不要部分を取り除いた後、レジスト材を除去すること
により、段差部１８ａの壁面を経由して第１のパターン
電極１４に接続される接続電極２２および絶縁層１４上
の引出電極としての第２のパターン電極２０が同時に形
成される。そして、ポリイミド等の絶縁材料を使用して
外装・保護膜が形成され、ダイシングまたはスクライブ
・ブレイク等の公知の方法で多数個付きの基板がチップ
状に分割され、外部電極がスパッタリングまたはウエッ
トメッキなどの方法により形成される。
縁層１６上の全面および開口部１８から露出した基板１
２上にスパッタリングや蒸着などの方法によりＡｇやＣ
ｕなどの導電体薄膜が形成される。スパッタリングや蒸
着は、絶縁層１６表面に直交する方向から行われるの
で、段差部１８ａが厚み方向に傾斜して形成されている
場合には、段差部１８ａの壁面が直交している従来のも
のに比べて、段差部１８ａの壁面に対する着膜効率が向
上する。次に、導電体薄膜上の全面に、スピンコートや
ロールコートなどの方法によりレジスト材が塗布され
る。この場合も、段差部１８ａの壁面が傾斜して形成さ
れているので、壁面が直立している従来のものに比べ
て、レジストステップカバリー性が向上し、段差部１８
ａの壁面をレジスト材で被覆しやすくなり、レジスト材
による被覆が不完全なことに基づくサイドエッチングを
防止でき、接続電極２２のＲｄｃ不良やオープン不良を
防止することができる。その後、ウエットエッチングし
て不要部分を取り除いた後、レジスト材を除去すること
により、段差部１８ａの壁面を経由して第１のパターン
電極１４に接続される接続電極２２および絶縁層１４上
の引出電極としての第２のパターン電極２０が同時に形
成される。そして、ポリイミド等の絶縁材料を使用して
外装・保護膜が形成され、ダイシングまたはスクライブ
・ブレイク等の公知の方法で多数個付きの基板がチップ
状に分割され、外部電極がスパッタリングまたはウエッ
トメッキなどの方法により形成される。
【００１６】このチップインダクタ１０では、開口部の
段差部が厚み方向に傾斜して形成されているので、段差
部１８ａの壁面への着膜効率を高めることが容易にな
り、電極膜やレジスト膜成膜時のステップカバリー性も
向上する。したがって、接続電極２２部分での接続不良
が生じにくく、接続信頼性の高いチップインダクタを得
ることができる。
段差部が厚み方向に傾斜して形成されているので、段差
部１８ａの壁面への着膜効率を高めることが容易にな
り、電極膜やレジスト膜成膜時のステップカバリー性も
向上する。したがって、接続電極２２部分での接続不良
が生じにくく、接続信頼性の高いチップインダクタを得
ることができる。
【００１７】なお、図６に示したタイプのチップインダ
クタについても、上述したチップインダクタ１０と同様
の方法により傾斜した段差部を有する接続用開口部を形
成することができ、同様の作用効果を得ることができ
る。また、本発明において絶縁層１６に形成する開口部
１８の段差部１８ａの傾斜は、少なくとも接続電極２２
が通る壁面に形成されていればよいが、開口部１８の全
ての壁面に形成されていてもよい。
クタについても、上述したチップインダクタ１０と同様
の方法により傾斜した段差部を有する接続用開口部を形
成することができ、同様の作用効果を得ることができ
る。また、本発明において絶縁層１６に形成する開口部
１８の段差部１８ａの傾斜は、少なくとも接続電極２２
が通る壁面に形成されていればよいが、開口部１８の全
ての壁面に形成されていてもよい。
【００１８】
【発明の効果】本発明によれば、開口部の段差部におけ
る接続不良が生じにくいチップインダクタを得ることが
できる。
る接続不良が生じにくいチップインダクタを得ることが
できる。
【図１】本発明にかかるチップインダクタの一例を示す
斜視図である。
斜視図である。
【図２】図１に示すチップインダクタを分解斜視図であ
る。
る。
【図３】図１に示すチップインダクタの開口部付近を線
ＩＩＩ−ＩＩＩで切断して示す断面図解図である。
ＩＩＩ−ＩＩＩで切断して示す断面図解図である。
【図４】図１に示すチップインダクタの開口部を形成す
るためのマスクパターンの一例を示す平面図解図であ
る。
るためのマスクパターンの一例を示す平面図解図であ
る。
【図５】従来のチップインダクタの一例を示す分解斜視
図である。
図である。
【図６】従来のチップインダクタの他の例を示す分解斜
視図である。
視図である。
【図７】図５に示すチップインダクタの開口部付近を線
ＶＩＩ−ＶＩＩで切断して示す断面図解図である。
ＶＩＩ−ＶＩＩで切断して示す断面図解図である。
【図８】図５に示すチップインダクタの開口部を形成す
るためのマスクパターンの一例を示す平面図解図であ
る。
るためのマスクパターンの一例を示す平面図解図であ
る。
１０ チップインダクタ １２ 基板 １４ 第１のパターン電極 １６ 絶縁層 １８ 接続用開口部 １８ａ 段差部 ２０ 第２のパターン電極 ２２ 接続電極 ３０ フォトマスク ３２ 遮光部 ３４ 露光用開口部 ３６ 開口パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯 田 直 樹 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内
Claims (4)
- 【請求項１】 基板、 前記基板上に形成される第１のパターン電極、 前記第１のパターン電極を覆いながら前記基板上に形成
される絶縁層、 前記絶縁層上に形成される第２のパターン電極、 前記絶縁層を厚み方向に貫通して形成される開口部、お
よび前記開口部の段差部の壁面を経由して前記第１のパ
ターン電極と前記第２のパターン電極とを接続する接続
電極を含むチップインダクタであって、 少なくとも前記接続電極が形成される前記開口部の段差
部は、厚み方向に傾斜して形成される、チップインダク
タ。 - 【請求項２】 基板上に第１のパターン電極を形成する
ステップと、 前記基板上に前記第１のパターン電極を覆いつつ感光性
絶縁材料を塗布し、フォトリソグラフにて前記第１のパ
ターン電極の一部に対応する位置に開口部を有する絶縁
層を形成するステップと、 前記絶縁層の上面に第２のパターン電極を形成すると同
時に、前記開口部の段差部の壁面を経由して前記第１の
パターン電極と前記第２のパターン電極とを接続するた
めの接続電極を形成するステップとを含む、チップイン
ダクタの製造方法であって、 少なくとも前記接続電極が形成される前記開口部の段差
部は、透光率を低くしたフォトマスクを用いてフォトリ
ソグラフにより形成される、チップインダクタの製造方
法。 - 【請求項３】 基板上に第１のパターン電極を形成する
ステップと、 前記基板上に前記第１のパターン電極を覆いつつ感光性
絶縁材料を塗布し、フォトリソグラフにて前記第１のパ
ターン電極の一部に対応する位置に開口部を有する絶縁
層を形成するステップと、 前記絶縁層の上面に第２のパターン電極を形成すると同
時に、前記開口部の段差部の壁面を経由して前記第１の
パターン電極と前記第２のパターン電極とを接続するた
めの接続電極を形成するステップとを含む、チップイン
ダクタの製造方法であって、 前記開口部の段差部は、頂角を９０度以下に尖らせた三
角形状の開口パターンを有するフォトマスクを用いてフ
ォトリソグラフにより形成される、チップインダクタの
製造方法。 - 【請求項４】 基板上に第１のパターン電極を形成する
ステップと、 前記基板上に前記第１のパターン電極を覆いながら感光
性絶縁材料を塗布し、フォトリソグラフにて前記第１の
パターン電極の一部に対応する位置に開口部を有する絶
縁層を形成するステップと、 前記絶縁層の上面に第２のパターン電極を形成すると同
時に、前記開口部の段差部の壁面を経由して前記第１の
パターン電極と前記第２のパターン電極とを接続するた
めの接続電極を形成するステップとを含む、チップイン
ダクタの製造方法であって、 少なくとも前記接続電極が形成される前記開口部の段差
部は、頂角を９０度以下に尖らせた三角形状の内側を前
記感光性絶縁材料の解像限界以上の微細な開口パターン
としたフォトマスクを用いてフォトリソグラフにより形
成される、チップインダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06397998A JP3446590B2 (ja) | 1998-02-27 | 1998-02-27 | チップインダクタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06397998A JP3446590B2 (ja) | 1998-02-27 | 1998-02-27 | チップインダクタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251144A true JPH11251144A (ja) | 1999-09-17 |
| JP3446590B2 JP3446590B2 (ja) | 2003-09-16 |
Family
ID=13244921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06397998A Expired - Lifetime JP3446590B2 (ja) | 1998-02-27 | 1998-02-27 | チップインダクタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3446590B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7181098B2 (en) | 2003-06-09 | 2007-02-20 | Samsung Electronics Co., Ltd. | Optical hybrid module and manufacturing method thereof |
| US8975996B2 (en) | 2012-02-23 | 2015-03-10 | Murata Manufacturing Co., Ltd. | Electronic component and method of manufacturing the same |
-
1998
- 1998-02-27 JP JP06397998A patent/JP3446590B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7181098B2 (en) | 2003-06-09 | 2007-02-20 | Samsung Electronics Co., Ltd. | Optical hybrid module and manufacturing method thereof |
| US8975996B2 (en) | 2012-02-23 | 2015-03-10 | Murata Manufacturing Co., Ltd. | Electronic component and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3446590B2 (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5937326A (en) | Method for making semiconductor device having via hole | |
| JP3446590B2 (ja) | チップインダクタおよびその製造方法 | |
| JP2796068B2 (ja) | 感光膜パターンの形成方法 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| CN111327284A (zh) | 一种叉指电极的制备方法 | |
| JP3652491B2 (ja) | 半導体装置の製造方法 | |
| JPH11354634A (ja) | 配線基板、抵抗線基板、薄膜デバイス、フォトレジストの形成方法および配線基板の製造方法 | |
| JPS58209124A (ja) | レジストパタ−ン形成方法 | |
| JPH03110835A (ja) | 半導体装置の製造方法 | |
| JPS59103337A (ja) | パタ−ン形成方法 | |
| JPH07130568A (ja) | 薄膜コイルの製造方法 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPS5827664B2 (ja) | 平坦表面を有する装置の製造方法 | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JPS5877270A (ja) | ジヨセフソン接合装置の製造方法 | |
| JPS6034815B2 (ja) | 配線電極の製造方法 | |
| JPH10270385A (ja) | 半導体装置の製造方法 | |
| JPH05102160A (ja) | 半導体装置およびその製造方法 | |
| JPH07141624A (ja) | 薄膜磁気ヘッド用コイル層の製造方法及びそれに用いられるフォトマスクにおける切り込み部形成用の透過幅決定方法 | |
| JPH01273313A (ja) | パターニング方法 | |
| JPH03183120A (ja) | 半導体装置製造方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JP2000066368A (ja) | フォトマスク、位相シフトマスク、およびその作製方法 | |
| JPS6218059A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH05136130A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |