JPS622644A - 支持体付きリ−ドフレ−ムの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は支持体付きリードフレームの製造方法に関する
。

〔従来の技術〕

半導体チップのパッドは、外部と電蝋信号の授受の為、
通常はアルミニウム配線回路のベースの上にクロム１−
を５００〜ｉ、０ＯＯｃＡの厚さに蒸暑により形成し、
更にその上に銅ＩＩを同じく５００〜１．０００ムの厚
さに蒸暑により形成し、その上に金層な１！看などの方
法で１０〜２０μｍの厚さに形成することにより作製さ
れる。

そしてこのように作製されたパッドに対してアルミニウ
ム線によるボンディングが行なわれる。

以上のように、従来半導体チップの微細なエリアに幾層
もの重金属の胸を蒸暑法や電着法により形成しなければ
ならないため、半導体チップのパッドの作製には長時間
を要し、又、工程数が多いことにより歩留低下をまねき
易いという問題点があった。

また、半導体用リードフレームのインナーリード先端部
を半導体チップのパッドに達するように長く形成し、ワ
イヤボンディングによらずに直接（二手導体チップに接
合することも行なわれたが、その場合においても、例え
ば、半田接合による場合、アルミニウム配線回路のベー
スの上に蒸暑によってチタン層と鉛層を夫々５００〜１
．０００ムの厚さ１：形成してパッドを盛り上げる必要
があった。

〔発明が解決しようとする問題点〕

そこで本発明が解決しようとする問題点は半導体チップ
のパッド部の盛り土げがなくても半導体チップとリード
フレム間の接合が可能である支持体付きり一ドフレーム
の製造方法を提供し、クエへ作製プロセスの工程数を少
なくし、歩留同上を図ることにある。

〔問題点を解決するための手段〕

本発明者は上記問題点を解決すべく研究の結果金属箔の
片面に感光性或は１１１４＠子性樹脂を塗布し、露光用
原版をあてがい、露光した後、現像して半導体デバイス
挿入用孔が開口した支持膜を形成し、次いで金属箔に支
持膜を積層したものの両面にポジ型フォトレジストを塗
布し、次いで支持膜側に塗布形成したポジ型フォトレジ
スト膜面に露光用原版をあてがい露光した後、現像して
インナーリード先端部のバンプ形成個所に相当する部分
が開口した第１レジストパターンを形成し、次いで？！
ｉ４ルジストパターンの開口部より露出する金属箔面に
金、銀、鉛または金、銀、錫、鉛、クロムなどよりなる
合金を５〜１０μ隅の厚さ迄１１＆看し、前記電着後、
金属箔側（二塗布形成したポジ型フォトレジスト膜面に
１！元用原版をあてがい露光した後、現渾しくチップキ
ャリアーテープのインナーリードフレーム、或は半導体
用リードフレームに相当する領域以外の領域が開口した
第２レジストパターンを形成し、次いで！Ｊ２レジスト
パターン側よりエツチングして不要な金属箔部分を腐蝕
除去し、不要な金属箔部分の除去後に第１レジストパタ
ーン側から全面露光し、次いで現像したのち、露出する
金属箔面を軽くエツチングして前記金などを電着した部
分をそれ以外のインナーリード部分よりも１０〜３０μ
風突出させ、最後に残存するレジスト膜を剥離すること
によりインナーリード先端部にバンプ（突出部ンを備え
ていて、半導体チップのパッド部か盛り上がっていなく
ても接合が可能である支持体付きリードフレームを少な
い工程数で簡単（；得ることかできることを見いだし、
かかる知見にもとづいて本発明を完成したものである。

本発明の支持体付きリードフレームの製造方法は金属箔
の片即に感光性或は感電子性樹脂を塗布し、露光用原版
をあてがい、′ａ元した後、現像して半導体デバイス揮
入用孔が開口した支持膜を形成する工程と金属箔に支持
膜を積層したものの両面にポジ型フォトレジストを豐布
する工程と、支持膜側にを布形成したポジ型フォトレジ
スト膜面に露光用原版をあてがい露光した後、現像して
インナーリード先端部のバンプ形成個所に相当する部分
が開口した第１レジストパターンを形成する工程と、第
１レジストパターンの開口部より露出する金属箔面に金
、銀。

鉛、または金、銀、錫、鉛、クロムなどよりなる合金を
５〜１０μｍの厚さ迄Ｌ１看する工程と、前記電着後、
金属箔側（；聖夜形成したポジ型フォトレジスト膜面に
露光用原版をあてがい露光した後、現像してチップキャ
リアーテープのインナーリードフレーム、或は半導体用
リードフレームに相当する領域以外の領域が開口した第
２レジストパターンを形成する工程と、第２レジストパ
ターン側よりエツチングして不要な金属箔部分を腐蝕除
去する工程と、不要な金属箔部分の除去後に第１レジス
トパターン側から全面露光し、次いで現像したのち、露
出する金属箔面な軽くエツチングして前記金などを電着
した部分をそれ以外のインナーリード部分よりも１０〜
３０μｍ突出させる工程と、残存するレジスト膜を剥離
する工程とからなる。

而して本発明１；おいて金属箔として０．０１５〜０．
３０１１ｍの電気良導体で銅を主体とするもの、或は銅
を主体とする、銅と他の金属種（亜鉛、鉄、錫、鉛など
）の合金、或は鉄、ニッケル、錫、亜鉛、アルミニクム
、タンミルなどの金属、或は上記金属種間のクラッドタ
イプのものよりなる金属箔を適用し得る。

次に支持膜形成用の材料として金属箔の片面に水溶性コ
ロイド系フォトレジスト〔卵白、シェラツク、カゼイン
、ゼラチン、グリユー、アラビアゴム、ポリビニルアル
コールの水溶液に重クロム酸アンモニウムを０．５〜４
０チ添加しタモノ〕、ポリ桂皮酸系フォトレジスト（Ｋ
ＰＲ（Ｋ、　ＫＯｄａｋ社製）、ＴＰＲ（東京応化！Ｍ
）など〕、或は環化ゴム系フオトレジス）（ＦＩｌ？Ｒ
（富士薬品工業製）、ｗａｙｃｏａｔ工ａ　Ｒ５５ｉｓ
ｔ（Ｆｉｕｎ、ｔ。

ｃｈｅｍ　社製）、ＯＭＲ−８！ｉ（東墓応化製）、Ｏ
ＭＲ−８５（東京応化！１り、Ｊ８Ｒ−ＯＢＲ−Ｍ・９
０１（日本合成ゴム社製）など〕などの感光性樹脂、或
はポリメチルメタクリレート主成分のｏＦ：、Ｂｎ−１
０００（東京応化製）、ポリテトラフルオロプロピルメ
タクリレート主成分のＰＰＭ（ダイキンエＩｌ製）、ポ
リ−α−クロロトリフルオロエチルメタクリレート主成
分のＫＢＲ−９（東し製）、ポリグリシジルメタクリレ
ート主成分の０ＩＢＲ−１００（東京応化製）、クロロ
メチル化ポリスチレン生成分のＣＭＳ−ＨＸ（ＢＢ）（
東洋曹達製）なとの感′題子性樹脂を適用しつる。

上記の材料を金属箔の片面に塗布し、ｉ！！元用元版原
版てがい、感光性樹脂の場合には紫外線にて露光し、感
゛峨子性樹脂の場合（＝は電子線を鮪光した後、現像す
ることにより半導体デバイス挿入用孔が開口した厚さ２
０〜２，０００μｍの支持膜を形成することができる。

次に本発明においてポジ型フォトレジストとして０ＦＰ
Ｒ−８００（東京応化製）、ＡＺ−１３５０（ヘキスト
ジャパンＩ！りなどのキノン・ジアザイド系フォトレジ
ストを適用しつる。

次に不発・明Ｅｊ（いて、不要な金属箔部分の除去後に
第１レジストパターン側から全面露光し次いで現像した
のち、露出する金属箔面な１くエツチングして金、銀な
どを電着した部分をそれ以外のインナーリード部分より
も１０〜３０μ風突出させるのはバンプの突出高さか１
０μｍ以下であると半導体チップのパッド部との接合が
うまくいかないからであり、一方５０μｍ以上突出させ
るのは経済的でないからである。また、突起部分がバン
プがあまり高いと半導体チップのパッド部とバンプ付き
インナーリード部の接合の際に横方向に曲ったり溶融過
剰になり、はみ出して他の配線に悪影響をおよぼしかね
ないからである。

次に本発明（−８いて、金、銀などの金属を電着し、次
いで第２レジストパターンを形成したのちに行なう、不
要な金属箔部分の腐食除去工程、及び不要な金属箔部分
の除去後（：第１レジストパターン側から全面露光し、
次いで現像したのち露出する金属箔面を軽くエツチング
する工程は金属箔は腐蝕するが、金、銀などの金属の電
着部分は腐蝕しないか、或はわずかじか腐蝕しない腐蝕
額、めっき条件（二より行なつことが必要である。

〔作　用〕

本発明において金属箔側に中布形成したポジ型フォトレ
ジスト膜は金、銀などの金属をめっきするときのめつき
マスクとしての機能を果すと共に、露光し、現像して第
２レジストパターンを形成したのちはエツチング用マス
クとしての機能を果すものである。

〔実施例〕

以下、本発明の実施例につき、図面を参照しながら詳細
に説明する。

先ず、第１図示の如く、厚さ０．０１５〜０．５０龍の
電気良導体で銅を主体とするもの、銅を主体とする銅と
他の金属種（亜鉛、鉄、錫、鉛など）との合金、或は鉄
、ニッケル、錫、亜鉛、アルミニクム、タンタルなどの
金属、或は上記金属種間のクラッドタイプより金属箔（
１）の片面ζ＝水溶性コロイド系、フォトレジスト〔卵
白、シェラツク、カゼイン、ゼラチン、グリユー、アラ
ビアゴム、論すビニルアルコールの水溶液書：］［クロ
ム酸アンモニクムをＱ、５〜４０％添加したもの〕、ポ
リ桂皮酸系フォトレジスト［ＫＰＲ（ＩＬ　Ｋｏａａｋ
　社製）、？ＰＲ（東京応化製）など］、或−は環化ゴ
ム系フォトレジスト（Ｆ８Ｒ（富士薬品工ｆｌ＊）、ｗ
ａｇａｏａｔ工ＯＲｅ５ｉｓｔ　（Ｈｕｎｔｃｈｅｗ　
社製）、ＯＭＲ−８５（東京応化！１ｉｔ）、ＯＭＲ−
８５（東京応化製）１．７８Ｒ・ＯＢＲ−Ｍ・９０１（
日本合成ゴム社製）などコなどの感光性樹脂、或はポリ
メチルメタクリレート主成分のｏｍｎｕ−１０００（東
京応化製）、ポリテトラフルオロプロピルメタクリレー
ト主成分のＦＰＭ（ダイキンエ槃製）、ポリ−α−クロ
ロトリフルオロエチルメタクリレート主成分のＫＢＲ−
９（東し！ｌｌり、ポリグリシジルメタクリレート主成
分のｏｇＢｕ−１００（東京応化１１）、クロロメチル
化ポリスチレン主成分の０ＭＳ−１１ｆＸ（８１３）（
東洋１違製）なとの感電子性樹脂をを布し、露光用重版
をｂてかい、露光した後、現像して第１図示の如く、金
属箔（υの片面に半導体デツプなどを挿入する半導体デ
バイス挿入用孔（３）が開口した厚さ２０〜２，０００
μｍの支持＠　Ｔ２＋を形成する。

次いで第２図示の如（、金属Ｗ３（１）に支持膜（２）
を積層したものの表裏にポジ型フォトレジスト、例えば
キノン・ジアザイド系フォトレジスト（ＡＺ−１３５０
、ヘキストジャパ７１Ｎ）を塗布し、乾燥してポジ型フ
ォトレジスト膜（４）、（５）を形成する。

次いで支持Ｍ　ｔ２１側Ｃ二倣布形成したポジ型フォト
レジスト膜（４）面に露光用原版をあてがい紫外線にて
露光した後現像してＭ３図示の如くインナーリード先端
部のバンプ形成個所に相当する部分が開口した第１レジ
ストパターン（６）を形成する。尚、第３図）二おいて
（７）は第１レジストパターンの開口部を示す。

次いで第４図示の如＜、ｉ電性により第ルジス）　／（
ターン−６）の開口部（７）より露出する金属箔（１）
面上に金、銀、鉛、または金、銀、錫、鉛、クロムなど
よりなる合金を５〜１０μ属の厚さ迄重重す゛る。重重
はめつき液として、例えば金めつき液、テンペレジスト
７？（日本高純度化学製）’を用い、’　ａ　ｏ°Ｃ±
ｉ’Ｃ［流密１［５Ａ±ｏ、５Ａ／ｄ−の条件下で金の
めっきを行なう。

次いで金ＩＸ　ｆｆｉ　ｔｌｌ側に塗布形成したポジ型
フォトレジスト膜（９）面に露光用原版をあてがい紫外
線にて露光した後、現像してＷ＆５図示の如くチップキ
ャリアーテープのインナーリードフレーム或は半導体用
リードフレームに相当する領域以外の領域が開口した弗
２レジストパターン（９）を形成する。

次いで通常の方法にてエツチングして金属箔＋１）の不
要部を第６図示の如く腐食除去する。

金属箔（１）として厚さ３５μｍの銅箔を用いる場合の
エツチング条件を例示すればエツチング液ニア８０１５
水溶１’ｌｉ（５５〜４０°Ｂｅ’）、腐蝕温度；７０
〜８０°Ｃ土１″Ｃスプレィ圧；ｔＯ〜１５Ｋｌ／ｃｘ
／、腐蝕時間；２．５〜３分間である。

次いで第７図示の如く、第１レジストパターン側から紫
外線にて全面露光し、次いで現像して、第１　Ｌ／レジ
スト、パターンを除去したのち、露出する金属Ｗ３ｉｉ
＋を軽くエツチングして前記金などを重重した部分をそ
れ以外のインナーリード部分よりも１０〜３０μ廊突出
させる。

最後に弗８因示の如く剥膜液によって残存レジスト属を
溶解剥点し、水洗することＣ；より、！Ｊ９図示のよう
なチップキャリアーテープ或−は＊ｉｏ図示のような半
導体用リードフレームを得ることが出来る。

尚、第９図、及び＄１０Ｑｌ：！いてαＯはインナーリ
ード、■はバンプを示す。

第１１因は本発明の製造方法Ｃ二より得られた支持体付
きリードフレームを用いて半導体チップを実装した状態
を示す。

第１１図示の如く、半導体テップ■のバッド部（至）の
盛上げがなくてもパッド部側とインナーリード００間の
接合を行なうことができる。

〔発明の効果〕

以上、詳記した通り、本発明によれば打抜きプレス等の
開口工程な経ずして、又、接肴剤を用いずして写真製版
法により、金属箔１＝所要の開口部を有する支持膜な積
層形成し、又、金属箔面側に設けたフォトレジスト膜を
先ず、金。

銀などのめっきの際のめつきマスクとして利用し、次い
でそのフォトレジストｌ［をパターン化してエツチング
用レジストパターンとして用いて二つの用達Ｃ二用いた
こと、及び金属箔面に付看させた金、銀などをレジスト
パターンと共（二エツチングの際の耐食性材料として用
いたことにより、全体の工程数をへらしたこと、及び５
〜１０μｍの金などの薄膜をインナーリード先端部に形
成し、次いで軽くエツチングすることにより、バンプな
１０〜３０μ簿突出させる方法を取ることにより少ない
工程数で長時間を要せずして、しかも少ない金などの貴
金属の使用量でインナーリード先端部Ｃ：バンプを有す
る支持体付きリードフレームを得ることができる。

【図面の簡単な説明】

第１図ないし′１Ｉ４８図は本発明の製造方法の製造過
程の断面図、第９図、及び１１１１０図は本発明の製造
方法により製造した支持体付きシードフレームの平面図
、第１１図はリードフレームに半導体チップを実装した
状態の断面図である。 １・・・・・・・・・・・・・・・・・・金属箔２・・
・・・・・・・・・・・・・・・・支持膜３・・・・・
・・・・・・・・・・・・・半導体デバイス挿入用孔４
．５・・・・・・・・・・・・ポジ型フォトレジスト膜
６・・・・・・・・・・・・・・・・・・ＷＩＪｌのレ
ジストパターン７・・・・・・・・・・・・・・・・・
・開口部８・・・・・・・・・・・・・・・・・・金、
銀などの金属９・・・・・・・・・・・・・・・・・・
弗２のレジストパターン特許出願人　大日本印刷株式会
社 代理人　弁理士　　　小　西　陣　美 第１図 第４図 第５図 第６図 第７図 第８図 第９図 第１０図 第１１図

Claims (1)

【特許請求の範囲】
1. 金属箔の片面に感光性或は感電子性樹脂を塗布し、露光
   用原版をあてがい、露光した後、現像して半導体デバイ
   ス挿入用孔が開口した支持膜を形成する工程と金属箔に
   支持膜を積層したものの両面にポジ型フォトレジストを
   塗布する工程と支持膜側に塗布形成したポジ型フォトレ
   ジスト膜面に露光用原版をあてがい露光した後、現像し
   てインナーリード先端部のバンプ形成個所に相当する部
   分が開口した第１レジストパターンを形成する工程と、
   第１レジストパターンの開口部より露出する金属箔面に
   金、銀、鉛、または金、銀、錫、鉛、クロムなどよりな
   る合金を５〜１０μｍの厚さ迄電着する工程と、前記電
   着後、金属箔側に塗布形成したポジ型フォトレジスト膜
   面に露光用原版をあてがい露光した後、現像してチップ
   キヤリアーテープのインナーリードフレーム、或は半導
   体用リードフレームに相当する領域以外の領域が開口し
   た第２レジストパターンを形成する工程と、第２レジス
   トパターン側よりエッチングして不要な金属箔部分を腐
   蝕除去する工程と、不要な金属箔部分の除去後に第１レ
   ジストパターン側から全面露光し、次いで現像したのち
   、露出する金属箔面を軽くエッチングして前記金などを
   電着した部分をそれ以外のインナーリード部分よりも１
   ０〜３０μｍ突出させる工程と、残存するレジスト膜を
   剥離する工程とからなることを特徴とする支持体付きリ
   ードフレームの製造方法。