JPS62112325A

JPS62112325A - アライメントマ−クを有する半導体装置の製造方法

Info

Publication number: JPS62112325A
Application number: JP60250966A
Authority: JP
Inventors: Takashi Taguchi; 田口　隆; Yoshio Ito; 由夫伊東
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1985-11-11
Filing date: 1985-11-11
Publication date: 1987-05-23
Also published as: JPH0473608B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、半導体装置製造プロセスのホトリソグラフィ
工程において、マスクとウェハのアライメント（位置合
わせ）を行う際のアラ・イメントマークを有する半導体
装置の製造方法に関する。

（従来の技術）従来、単色光源を照明に用いるアライメント法において
、従来のアライメントマークは第３図に示されるように
、Ｌ　ＯＧ　ＯＳ　（Ｌｏｃａｌ　ｏｘｉｄａｔｉｏｎ
ｏｆ　５ｉｌｉｃｏｎ）工程によりマーク形状１を形成
し、その後の工程で被エツチング膜が形成され、この被
エツチング膜上にレジストがコーティングされ、これを
マスクのマーク２と重ね合わせて、■がら■′の方向へ
走査されアライメントが行われる。

第４図は第３図のＩＶ−ＩＶ　’線の断面図であり、こ
の図から明らかなように、Ｓｔ基板３上にフィールド酸
化膜４を形成し、このフィールド酸化膜４間にゲート酸
化膜５を形成し、更に、順次、被エツチング膜６とレジ
スト膜７を形成するようにしている。

（発明が解決しようとする問題点）しかしながら、上記構成のアライメントマークでは、ア
ライメントの際、多層薄膜の干渉によりフィールド酸化
膜４、被エツチング膜６、レジスト膜７の膜厚がそれぞ
れ微小に変化すると、ウェハアライメントマーク部から
の反射率が掻めて小さくなり、アライメントマークが見
えなくなりアライメン［することが不可能になるといっ
た問題があった。

本発明は、」二記問題点を除去し、ウェハアライメント
マーク部を構成するそれぞれの１ｌｌｌの膜厚が変化し
た場合でも、常にエツジコントラストが高く精度の高い
アライメントが可能なアライメントマークを有する半導
体装置の製造方法を提供することを目的とする。

（問題点を解決するための手段）本発明は、上記問題点を解決するために、ゲート酸化膜
をパターニングするゲート形成工程を有する半導体装置
の製造方法において、少なくとも前記ゲート形成工程で
アライメントに用いるマーク形状をフィールド酸化膜を
用いて形成し、その際レチクルマークと接する領域をフ
ィールド酸化膜とし、その後、ゲート酸化膜をエツチン
グする工程で走査線と平行にラインアンドスペースパタ
ーン（凹凸）をエツチングによって形成し、フィールド
酸化膜及びゲート酸化膜の膜厚を交互に変化させ、その
上に不透明のゲート電極材料を施すようにしたものであ
る。

また、ゲート形成工程以降においては、上記ウェハアラ
イメントマーク部上にゲート電極材料を残すようする。

（作用）本発明によれば、前記ゲート形成工程でアライメントに
用いるマーク形状をフィールド酸化膜を用いて形成し、
その際レチクルマークと接する領域をフィールド酸化膜
とし、その後、ゲート酸化膜をエツチングする工程にお
いて、走査線と平行にラインアンドスペースパターンを
エツチングによって形成し、フィールド酸化膜及びゲー
ト酸化膜の膜厚を交互に変化させ、その上に不透明膜を
形成するようにしたので、常にエツジコントラストが高
く、精度の高いウェハとマスクとのアライメントを行う
ことができる。

（実施例）以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は本発明に係るアライメントマークを有する半導
体装置の平面図、第２図は第１図の■−■′線断面にお
ける製造工程図である。

図中、１１はマスクのアライメントマーク、１２はウェ
ハのアライメントマーク部分、１３はウェハのアライメ
ントマークの背景部分、１４はマスクの周囲であり、Ａ
、Ｂは第１ゲート酸化膜のパターニングの際のパターニ
ングの有無、つまり、ゲート酸化膜のエツチング工程に
おいてエツチングした部分Ａと、エツチングしなかった
部分Ｂを示してでいる。

ここで、アライメントマークの形成方法について、第２
図に基づいて詳細に説明する。

まず、第２図（ａ）に示されるように、シリコン（Ｓｔ
）基板２１上にフィールド酸化膜２２をマーク形状に形
成する。

次に、第２図（ｂ）に示されるように、フィールド酸化
膜２２間にゲート酸化膜２３を形成する。

次いで、ゲート酸化膜２３をパターニングするために、
レジストを塗布し、レジスト１ｌＩ２４を形成して、第
２図（ｅ）に示されるように、パターニングを行う。こ
の際、ゲート酸化膜２３とフィールド酸化膜２２はアラ
イメントを行う際の走査線と平行にラインアンドスペー
ス（凹凸）のパターンを形成する。

次いで、第２［１Ｊ（ｄ）に示されるように、ゲート酸
化［２３とフィールド酸化ＩＩ！２２をエツチングし、
レジスト膜２４を除去する。この際、フィールド酸化膜
２２は水銀ランプのＧ線を用いた場合、６５０人程度エ
ツチングすることが望ましい。

次いで、第２図（ｅ）に示されるように、ポリサイド、
シリサイド、金属などのゲート電極材料からなる不透明
膜２５が形成され、更に、レジストを塗布し、レジスト
膜２６が形成される。この状態でゲート形成工程のアラ
イメントが行われる。

このように、走査線と平行にアライメントマーク形状を
形成したフィールド酸化膜２２をゲート酸化ｌ！２３の
エツチングの際にラインアンドスペースパターンにより
膜厚差を設けるように構成したので、その後、光学的に
は基板と見なされる不透明なポリサイド、シリサイド、
金属などのゲー１−１を極材料が形成され、レジストが
塗布されるが、レジストは段差をなす」二部、下部に関
係なく表面は平坦に塗布される。従って、光学的にはレ
チクルマークの接する領域のゲート酸化膜のエツチング
時程においてエツチングした部分と、エツチングしなか
った部分の構造の差はゲー　ト酸化膜のエツチング時の
フィールド酸化＃２２の段差骨のレジスト膜厚の差であ
る。

また、レジスト膜厚の変化による反射率の変化の周期は
水銀ランプを用いた場合は約１３００人であり、フィー
ルド酸化膜のゲート酸化膜エツチング時の段差を６５０
人程度にすれば、フィールド酸化膜の段差上部、下部に
おけるレジスト膜厚の差により、フィールド酸化膜の段
差」二部、下部における反射率の位相が半位相程度ずれ
た構造部分を有することになる。

このように構成することにより、レジスト膜２６の膜厚
がばらついた場合でも、ゲート酸化膜のエツチングによ
るフィールド酸化膜の段差上部、下部が常にエツジコン
トラストの高いウェハアライメントマークを有すること
になる。

次に、本発明の第２の実施例を第５閏に基づいて説明す
る。

図中、３１はシリコン基板、３２はフィールド酸化膜、
３３はゲート酸化膜、３４は不透明であるゲート電極材
料、３５は被エツチング膜、３６はレジスト膜である。

この実施例においては、ゲート電極材料３４をそのまま
残しておき、ゲート形成工程以降のアライメントマーク
として用いるようにしている。つまり、前記した第２図
（ｅ）工程においてマスク合わせに用いなかったアライ
メントマークは、ゲート電極材料３４を除去せずに残し
、ゲート電極材料３４より下は見えないようにし、ゲー
ト電極材料３４を最上部の膜として扱えるようにする。

このように構成することにより、被エツチング膜３５．
１ノジスト膜３６の膜厚がばらついた場合でも、ゲート
酸化膜のエツチングによるフィールド酸化膜の段差上部
、下部が常にエツジコントラストの高いウェハアライメ
ントマークを有することになる。

次に、本発明の第３の実施例を第６図に基づいて説明す
る。

まず、アライメントマークの形成を行う。即ち、第６図
（ａ）に示されるように、シリコン基板４１上に第１ゲ
ート酸化膜４２、次いで、ポリシリコン第１ゲート膜４
３、更に、第２ゲート酸化膜４４を形成する。なお、こ
の場合、■はマーク部分であり、■は背景部分を示して
いる。

次に、第６図（ｂ）に示されるように、凹凸の形成を行
う。この際に、第２ゲート酸化膜４４へのコンタクトホ
ールの形成が行われる。

次に、第６図（ｃ）に示されるように、ゲート電極材料
である不透明膜４５を形成する。

なお、レジスト膜は表面に凹凸ができないように形成す
ると、レジスト膜の厚さの差は酸化膜の凹凸に依存して
形成されるので、酸化膜の凹凸の段差が前記した６５０
人の場合にはそのまま６５０人となるので望ましい。

また、本発明はどのようなアライメントマークにも使用
することができ、しかも、従来のウェハ製造装置やプロ
セスなどを変更する必要はない。

なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。

（発明の効果）以上詳細に説明したように、本発明によれば、ゲート酸
化膜をパターニングするゲート形成工程を有する半導体
装置の製造方法において、（ａ）シリコン基板上にフィ
ールド酸化膜をマーク形状に形成する工程と、（ｂ）前
記フィールド酸化膜間にゲート酸化膜を形成する工程と
、（ｃ）　レジスト膜を形成し、該レジスト膜をパター
ニングする工程と、（ｄ）前記フィールド酸化膜と前記
ゲート酸化膜をエツチングして、前記パターニングされ
たレジスト膜を除去し、前記フィールド酸化膜及び前記
ゲート酸化膜にアライメントを行う走査線と平行に凸凹
のパターンを形成すると共にゲート酸化膜をパターニン
グする工程と、（ｅ）不ｊ３明膜を形成する工程とを順
に施すよ・）にしたので、（１）ウェハアラ・イメント
マ−り部を構成するそれぞれのｙｌ膜の膜厚が変化１４
．た場合でも、常にエツジコントラストの高いウェハア
ライメントマークを得ることができる。

（２）レジストの厚さだけで干渉を１算する、；とがで
きるので、コントラスト差をつりやすくμる。

（３）ラインアンドスペースの形成はゲート酸化膜のパ
ターニング、つまり、コンタクトホールの形成と同時に
行われるので、工程を複雑にする、：とはない。

従って、簡単な構成によってウェハとマスクとの大幅な
位置合わせ精度の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明に係るウェハアライメントマークを有す
る半導体装置の平面図、第２図は第１図のｎ−ｎ　’線
断面における製造工程図、第３図は従来のウェハアライ
メントマークを有する半導体装置の平面図、第４図は第
３図の［Ｖ−ＩＶ’線断面図、第５図は本発明の第２の
実施例を示すウェハアライメントマークを有する半導体
装置の断面図、第６図は本発明の第３の実施例を示す製
造工程図である。１１・・・マスクのアライメントマーク、１２・・・ウ
ェハのアライメントマーク部分、１３・・・背景部分、
１４・・・周囲、２１．３１．４１・・・３１基板、２
２．３２・・・フィールド酸化膜、２３．３３・・・ゲ
ート酸化膜、２４．２６．３６・・・レジストａ、２５
．３４．４５・・・不透明膜（ゲート’ｉｉ材料）、３
５・・・被エツチング膜、４２・・・第１ゲート酸化膜
、４３・・・ポリシリコン第１ゲート膜、４４・・・第
２ゲート酸化膜。

Claims

【特許請求の範囲】

（１）ゲート酸化膜をパターニングするゲート形成工程
を有する半導体装置の製造方法において、（ａ）シリコン基板上にフィールド酸化膜をマーク形状
に形成する工程と、（ｂ）前記フィールド酸化膜間にゲート酸化膜を形成す
る工程と、（ｃ）レジスト膜を形成し、該レジスト膜をパターニン
グする工程と、（ｄ）前記フィールド酸化膜と前記ゲート酸化膜をエッ
チングして、前記パターニングされたレジスト膜を除去
し、前記フィールド酸化膜及び前記ゲート酸化膜にアラ
イメントを行う走査線と平行に凸凹のパターンを形成す
ると共にゲート酸化膜をパターニングする工程と、（ｅ）不透明膜を形成する工程とを順に施すようにした
ことを特徴とするアライメントマークを有する半導体装
置の製造方法。
（２）前記不透明膜はゲート電極材料からなり、該ゲー
ト電極材料を残存せしめ、前記ゲート形成工程以降にお
いてアライメントマークとして用いるようにしたことを
特徴とする特許請求の範囲第１項記載のアライメントマ
ークを有する半導体装置の製造方法。
（３）前記アライメントには照明用として単色光源を用
いるようにしたことを特徴とする特許請求の範囲第１項
記載のアライメントマークを有する半導体装置の製造方
法。