JPS6240862B2 - - Google Patents

Info

Publication number
JPS6240862B2
JPS6240862B2 JP19691082A JP19691082A JPS6240862B2 JP S6240862 B2 JPS6240862 B2 JP S6240862B2 JP 19691082 A JP19691082 A JP 19691082A JP 19691082 A JP19691082 A JP 19691082A JP S6240862 B2 JPS6240862 B2 JP S6240862B2
Authority
JP
Japan
Prior art keywords
etching
thickness
pattern
corrosion
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19691082A
Other languages
English (en)
Other versions
JPS5987845A (ja
Inventor
Suguru Ushijima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP19691082A priority Critical patent/JPS5987845A/ja
Publication of JPS5987845A publication Critical patent/JPS5987845A/ja
Publication of JPS6240862B2 publication Critical patent/JPS6240862B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明はリードフレームをエツチング法により
製造する方法に係わり、特に、リードフレームの
インナーリード部やアイランド部を支えるタブ等
の微細パターンを支障なく形成できる方法に関す
る。リードフレームは、近年の半導体ICやLSIの
進歩に伴ない、そのピン数が百を超えるものも出
ており、リードフレームの形状は年々微細かつ精
密さが要求されている。第1図に示すリードフレ
ーム1の例に従えば、ピン数が増すにつれてイン
ナーリード部2やタブ3の幅もしくはそれらの間
隙は、金属板材料の板厚と同等かそれ以下という
ことになり、一方、アウターリード部4やアイラ
ンド部5の幅は、金属板材料の板厚に比べると、
2倍もしくはそれ以上というものである。
従来のエツチング法は、第2図に示すように金
属板材料6の両面に所定のパターン状に表裏一致
する位置で耐食膜7,7′を形成し、両面同時に
エツチング液をスプレーすることでエツチング形
成していた。しかしながら、このような従来法で
は第3図に示すように耐食膜7,7′の裏側が横
方向に深く食刻されるというサイドエツチング8
が生じ、結果として、金属板材料6の板厚と同等
もしくはそれ以下の幅を有する精密な微細パター
ンを形成することには無理があつた。
本発明は、上記のような従来法の欠点に鑑みて
案出されたもので、リードフレームのうちインナ
ーリード部やタブ部のように金属板材料の板厚程
度もしくはそれ以下の幅を有する微細パターンを
エツチング形成すべき部分に対しては選択的に片
面のみに耐食膜を形成し、一方、アイランド部や
アウターリード部のように板厚より大きい幅のパ
ターンをエツチング形成すべき部分に対しては従
来どおり両面に耐食膜を施し、両面からエツチン
グすることにより、上記の微細パターンを形成す
べき部分についてはその板厚をほぼ1/2もしくは
それ以下にして微細パターンを形成することを特
徴とするリードフレームの製造方法である。
本発明の実施例を示す図面の第4図から第6図
に基いて以下に説明する。
すなわち、第4図において、金属板材料9の板
厚より大きな幅を有するパターンを形成すべき部
分a,bに対しては、耐食膜10,11が両面を
被覆するように施される。板厚程度もしくはそれ
以下の幅しか許されない微細パターンの部分cに
対しては、その片面のみに耐食膜10を形成する
ようにし、他面は金属板材料9を露出しておく。
もちろん、両面が露出している部分dは、エツチ
ングにより穿孔されるところである。
このような状態で両面からエツチング液を吹き
付けて化学腐食を行なうと、第5図に示すように
片面のみに耐食膜10が形成された部分におい
て、露出した反対面12からエツチングが均一的
に進行し、金属板材料9の厚味を減じるものであ
る。すなわち、金属板材料9の板厚程度もしくは
それ以下の幅を有する微細パターンを形成する必
要のある部分において、その板厚を1/2もしくは
それ以下にすることになり、板厚に比例するサイ
ドエツチングの量を減じ、微細パターンの高精度
化を実現するものである。
片側のみに耐食膜を施した部分において、板厚
をどの程度まで減少させるかについては、エツチ
ングの仕様によつて決まると言える。両面から同
種のエツチング液を吹き付けて化学腐食する場合
を想定すると、エツチング液のスプレー圧やエツ
チング時間を両面同じにすれば、板厚をほぼ1/2
にすることができる。この場合、パターンの乱れ
の原因となるサイドエツチング量はほぼ1/2にす
ることができる。金属板材料が露出している面側
のエツチング液のスプレー圧を大きくしたり、エ
ツチング時間を長くすれば当然のことながら、板
厚を薄くするエツチングは反対面に比べて大きく
進行することになり、板厚を1/3〜1/4程度にする
こともできる。このような場合は、サイドエツチ
ング量も板厚の減少にともなつて小さくなるもの
であり、微細パターンの形成が精確になしえるも
のである。
以上のようなエツチングは、両面同時に行なう
ことができるが、片面づつ段階的に行なうことも
さしつかえない。
エツチング後は、第6図に示すように、耐食膜
を剥膜除去してリードフレーム13とするもので
ある。図において、中央の厚い部分はアイランド
14、その両側の薄い部分はインナーリード部1
5、その両端はアウターリード16と言うことが
できるが、この第4図から第6図は模式的であ
り、各パターンの大きさに比べて金属板材料9の
厚さがやや誇張されている。
本発明は、リードフレームの製造に際して、材
料の板厚程度もしくはそれ以下の幅を有する微細
パターンを形成すべき部分に対して、その部分だ
けについて選択的に板厚を減じ、そうすることに
より微細パターンを形成するためのパターンエツ
チング量を減少せしめ、それにともなうサイドエ
ツチング量を少なくするものである。本発明は、
近年ピン数が飛躍的に増大した結果、高度のパタ
ーン精度を要求されるリードフレームを製造する
のに極めて適する方法であると言え、本発明によ
れば、高い精度のリードフレームが歩留まりよく
提供されるものである。
【図面の簡単な説明】
第1図は、リードフレームの一例を示す平面
図、第2図および第3図は従来のエツチング法の
欠点を示す説明断面図、第4図から第6図までは
本発明のリードフレームの製造方法の一実施例を
工程順に示す説明断面図である。 1,13……リードフレーム、2,15……イ
ンナーリード部、3……タブ、4,16……アウ
ターリード部、5,14……アイランド部、9…
…金属板材料、10,11……耐食膜、12……
反対面。

Claims (1)

    【特許請求の範囲】
  1. 1 金属板材料に、その板厚程度もしくはそれ以
    下の幅を有する微細パターンをエツチング形成す
    べき部分に対しては選択的に片面のみに耐食膜を
    施し、両面からエツチングすることにより、上記
    の微細パターンをエツチング形成すべき部分の板
    厚をほぼ1/2もしくはそれ以下にして微細パター
    ンをエツチング形成する工程を含むことを特徴と
    するリードフレームの製造方法。
JP19691082A 1982-11-10 1982-11-10 リ−ドフレ−ムの製造方法 Granted JPS5987845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19691082A JPS5987845A (ja) 1982-11-10 1982-11-10 リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19691082A JPS5987845A (ja) 1982-11-10 1982-11-10 リ−ドフレ−ムの製造方法

Publications (2)

Publication Number Publication Date
JPS5987845A JPS5987845A (ja) 1984-05-21
JPS6240862B2 true JPS6240862B2 (ja) 1987-08-31

Family

ID=16365684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19691082A Granted JPS5987845A (ja) 1982-11-10 1982-11-10 リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPS5987845A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107166U (ja) * 1988-01-08 1989-07-19

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795694A (en) * 1986-06-20 1989-01-03 Siemens Aktiengesellschaft Manufacture of fine structures for semiconductor contacting
JP3018542B2 (ja) * 1991-04-03 2000-03-13 セイコーエプソン株式会社 リードフレーム及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107166U (ja) * 1988-01-08 1989-07-19

Also Published As

Publication number Publication date
JPS5987845A (ja) 1984-05-21

Similar Documents

Publication Publication Date Title
US5683943A (en) Process for etching a semiconductor lead frame
US4786545A (en) Circuit substrate and method for forming bumps on the circuit substrate
EP0001429A1 (de) Verfahren zur Herstellung von Dünnfilmmustern unter Anwendung der Abhebetechnologie
JPS6240862B2 (ja)
US4690880A (en) Pattern forming method
JPH0245967A (ja) 半導体装置用リードフレームの製造方法
JPS63132452A (ja) パタ−ン形成方法
JPH0669638A (ja) プリント配線板のランド部構造
KR930002815B1 (ko) 리드 프레임의 제조방법
JPH02244663A (ja) リードフレームの製造方法
JP2666383B2 (ja) 半導体装置
JPH01105538A (ja) フォトレジストパターン形成方法
JPH0548928B2 (ja)
JPH0499185A (ja) フォトエッチングの方法
US6413437B1 (en) Fine featured photo-resist artwork design for chemical milling
JPS612156A (ja) フオトフアブリケーシヨン用マスクの製作方法
JP2969968B2 (ja) 印刷用メタルマスクの製造方法
JPS6022352Y2 (ja) 過密着防止用マスク
JP3081332B2 (ja) Icチップ搭載部品の製造方法
JP2637175B2 (ja) 半導体用多ピンリードフレームの製造方法
JPS583254A (ja) 半導体装置
JPS60240148A (ja) リ−ドフレ−ムの製造方法
JPS589414B2 (ja) フォトファブリケ−ション用マスクの製作方法
JPH04354153A (ja) リードフレームの製造方法
JPH0814029B2 (ja) エッチング用マスクパターン及び配線パターンの製造方法