JPS60257192A - 混成集積回路用基板 - Google Patents
混成集積回路用基板Info
- Publication number
- JPS60257192A JPS60257192A JP11263884A JP11263884A JPS60257192A JP S60257192 A JPS60257192 A JP S60257192A JP 11263884 A JP11263884 A JP 11263884A JP 11263884 A JP11263884 A JP 11263884A JP S60257192 A JPS60257192 A JP S60257192A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- hybrid integrated
- dividing
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は混成集積回路用基板に関する。
混成集積回路（以下ＨＩＣという）は、セラミック等の
絶縁基鈑上に抵抗やコンデンサ等の受動素子を含む回路
全体を薄膜で形成したのち、トランジスタ等の能動素子
を取付け、所望の電子回路を構成したものである。絶縁
基板としては、０６〜ｌ、Ｏ１１程度の厚さを有する薄
板状のセラミック基板が絶縁性、耐熱サイクル特性に優
れていることから多く用いられている。
絶縁基鈑上に抵抗やコンデンサ等の受動素子を含む回路
全体を薄膜で形成したのち、トランジスタ等の能動素子
を取付け、所望の電子回路を構成したものである。絶縁
基板としては、０６〜ｌ、Ｏ１１程度の厚さを有する薄
板状のセラミック基板が絶縁性、耐熱サイクル特性に優
れていることから多く用いられている。
このＨＩＣ用セラミック基板１は第１図に示すように、
縦横に鋳型（セラミック基板焼成前）やレーザービーム
（焼成後）等で形成された複数本の基板分割用ライン２
ａ、２ｂにより被数個のＨＩＣ形成予定領域３に区画さ
れている。そして、とのＨＩＣ形成予定領域３に受動素
子が形成された時点、またはトランジスタ等の能動素子
が組立られた時点で、セラミック基板１は分割用機械ま
たは素手によｊ５ＨＩｃ個片に分割される。
縦横に鋳型（セラミック基板焼成前）やレーザービーム
（焼成後）等で形成された複数本の基板分割用ライン２
ａ、２ｂにより被数個のＨＩＣ形成予定領域３に区画さ
れている。そして、とのＨＩＣ形成予定領域３に受動素
子が形成された時点、またはトランジスタ等の能動素子
が組立られた時点で、セラミック基板１は分割用機械ま
たは素手によｊ５ＨＩｃ個片に分割される。
従来、この分割用ライン２８．２ｂは、セラミ、り基板
１の）（ＩＣ形成予定領域３とその周辺の余裕スペース
である端面部４を含む全面に、基板１の一端から他端に
わたって形成されていた。従って１分割用ライン２ａ、
２ｂの溝が浅い場合は割れに＜＜、無理に力を加えると
分割用ライン２ａ。
１の）（ＩＣ形成予定領域３とその周辺の余裕スペース
である端面部４を含む全面に、基板１の一端から他端に
わたって形成されていた。従って１分割用ライン２ａ、
２ｂの溝が浅い場合は割れに＜＜、無理に力を加えると
分割用ライン２ａ。
２ｂ以外の部分で割れＨＩＣ個片を袖傷させる恐れがあ
った。一方、分割用ライン２ａ 、２ｂの溝が深い場合
は素子形成の工程で割れ製造歩留シを低下させる欠点が
あった。すなわち、溝が深い場合、例えばセラミック基
板１をキャリアに挿入し、スパッタ装置に送る工程では
熱とキャリアの振動によりセラミック基板１が割れ、基
板を不良にするはかりか、スパッタ装置を止めその稼動
率を低下させたり、また、レジストａ布工程等で、真空
チャックによシ基板１のそりを強制的にただす場合基板
が割れるという欠点があった。
った。一方、分割用ライン２ａ 、２ｂの溝が深い場合
は素子形成の工程で割れ製造歩留シを低下させる欠点が
あった。すなわち、溝が深い場合、例えばセラミック基
板１をキャリアに挿入し、スパッタ装置に送る工程では
熱とキャリアの振動によりセラミック基板１が割れ、基
板を不良にするはかりか、スパッタ装置を止めその稼動
率を低下させたり、また、レジストａ布工程等で、真空
チャックによシ基板１のそりを強制的にただす場合基板
が割れるという欠点があった。
本発明の目的は、上記欠点を除去し、製造工程中で基板
割れが発生せず、しかも分割が容易で製造歩留シの高い
混成集積回路用基板を提供することにある。
割れが発生せず、しかも分割が容易で製造歩留シの高い
混成集積回路用基板を提供することにある。
本発明の混成集積回路用基板は分割用ラインが形成され
たものであって、この分割用ラインは、基板周辺の端面
部のうち少くとも一方の端面部を除いた部分に形成され
ているものである。
たものであって、この分割用ラインは、基板周辺の端面
部のうち少くとも一方の端面部を除いた部分に形成され
ているものである。
〔実施例の説明〕
次に、本発明の実施例を図面を用いて説明する。
第２図は本発明の一実施例の平面図である。
同図において、ＨＩＣ用セラミック基板１ｏには、縦横
に複数本の分割片ラインｌｌａ、ｌｌｂが形成されてい
るが、セラミック基板１ｏの上方向の端面部１２および
左方向の端面部１３には分割用ラインｌｌａ、ｌｌｂは
形成されていない。
に複数本の分割片ラインｌｌａ、ｌｌｂが形成されてい
るが、セラミック基板１ｏの上方向の端面部１２および
左方向の端面部１３には分割用ラインｌｌａ、ｌｌｂは
形成されていない。
この分割用ラインｌｌａ、ｌｌｂの溝の深さはセラミ、
り基板１０が容易に分割される程度に鋳型（セラミ、り
基板焼成前）やレーザビーム（焼成後）等により形成さ
れており、例えば、受動素子が形成された後のセラミッ
ク基板１ｏの分割は、分割用機械でも素手でも容易に行
うことができる。
り基板１０が容易に分割される程度に鋳型（セラミ、り
基板焼成前）やレーザビーム（焼成後）等により形成さ
れており、例えば、受動素子が形成された後のセラミッ
ク基板１ｏの分割は、分割用機械でも素手でも容易に行
うことができる。
特に、分割用ラインが形成されていない端面部１２゜１
３に接する分割用ラインの先端１１ａ′および１１ｂ′
が、それと直交する分割用ラインｌｌｂおよびｌｌａよ
り少し端面部側に突出して形成しであるため、分割は分
割用ラインにそって行なわれ、ＨＩＣ形成予定領域１４
を損傷させることはない。
３に接する分割用ラインの先端１１ａ′および１１ｂ′
が、それと直交する分割用ラインｌｌｂおよびｌｌａよ
り少し端面部側に突出して形成しであるため、分割は分
割用ラインにそって行なわれ、ＨＩＣ形成予定領域１４
を損傷させることはない。
一方、分割用ラインｌｌａ、ｌｌｂが形成されていない
端面部１２．１３は、熱応力や振動等による基板割れの
ストッパとなるため、素子の形成工程中等でセラミック
基板１０が割れて個片に分割されることは極めて少いも
のとなりＨＩＣの製造歩留りは向上する。
端面部１２．１３は、熱応力や振動等による基板割れの
ストッパとなるため、素子の形成工程中等でセラミック
基板１０が割れて個片に分割されることは極めて少いも
のとなりＨＩＣの製造歩留りは向上する。
第３図は本発明の他の実施例の平面図であり、セラミツ
ク基板１０崗辺の三方向の端面部を除いて分割片ライン
が形成されている場合を示している。すなわち、セラミ
ック基板１０の上方向と左および右方向の端面部１２，
１３．１４には分割用ラインｌｌａ、ｌｌｂは形成され
ていない。
ク基板１０崗辺の三方向の端面部を除いて分割片ライン
が形成されている場合を示している。すなわち、セラミ
ック基板１０の上方向と左および右方向の端面部１２，
１３．１４には分割用ラインｌｌａ、ｌｌｂは形成され
ていない。
このように、ＨＩＣ形成予定領域１４をかこむようにそ
の周囲三方向に分割用ラインの形成されてない端面部の
存在は、第２図の場合に比べ、熱否や振動等による基板
の割れに対する抵抗力がより強まシ、製造工程中での基
板割れによる不良率は減少する。しかもセラミック基板
１０の分割は、残り一方向の端面部１６に分割用ライン
ｌｌａが形成されているため、第２図の場合と同様に容
易５− に行うことができる。
の周囲三方向に分割用ラインの形成されてない端面部の
存在は、第２図の場合に比べ、熱否や振動等による基板
の割れに対する抵抗力がより強まシ、製造工程中での基
板割れによる不良率は減少する。しかもセラミック基板
１０の分割は、残り一方向の端面部１６に分割用ライン
ｌｌａが形成されているため、第２図の場合と同様に容
易５− に行うことができる。
本発明の）ＩＩＣ用基板を用いた場合、従来基板割れに
よる不良率が約３０係であったのに対しｏ１俤以下に減
少した。更に、基板割れによるスパッタ装置のトラブル
の発生は皆無となジ、その稼動率は大幅に向上した。
よる不良率が約３０係であったのに対しｏ１俤以下に減
少した。更に、基板割れによるスパッタ装置のトラブル
の発生は皆無となジ、その稼動率は大幅に向上した。
以上詳細に説明したように、本発明によれば、製造工程
中での基板割れの発生がなく、シかも分割の容易な混成
集積回路用基板が得られるのでその効果は大きい。
中での基板割れの発生がなく、シかも分割の容易な混成
集積回路用基板が得られるのでその効果は大きい。
第１図は従来の混成集積回路用基板の平面図、第２図は
本発明の一実施例の平面図、第３図は本発明の他の実施
例の平面図である。 １・・・・・・セラミ、り基板、２ａ、２ｂ・・・・・
・分割用ライン、３・・・・・・ＨＩＣ形成予定領域、
４・・・・・・端面部、１０・・・・・・セラミ、り基
板、ｌｌａ、ｌｌｂ・・・・・・分割用ライン、１２，
１３．１５．１６・・・・・・端面部、６− １４・・・・・・ＨＩＣ形成予定領域。 −７− ｌｂ １４
本発明の一実施例の平面図、第３図は本発明の他の実施
例の平面図である。 １・・・・・・セラミ、り基板、２ａ、２ｂ・・・・・
・分割用ライン、３・・・・・・ＨＩＣ形成予定領域、
４・・・・・・端面部、１０・・・・・・セラミ、り基
板、ｌｌａ、ｌｌｂ・・・・・・分割用ライン、１２，
１３．１５．１６・・・・・・端面部、６− １４・・・・・・ＨＩＣ形成予定領域。 −７− ｌｂ １４
Claims (1)
- 分割用ラインが形成されてなる混成集積回路用基板にお
いて、前記分割用ラインは、前記基板周辺の端面部のう
ち少くとも一方の端面部を除いた部分に形成されている
ことを特徴とする混成集積回路用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11263884A JPS60257192A (ja) | 1984-06-01 | 1984-06-01 | 混成集積回路用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11263884A JPS60257192A (ja) | 1984-06-01 | 1984-06-01 | 混成集積回路用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60257192A true JPS60257192A (ja) | 1985-12-18 |
Family
ID=14591734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11263884A Pending JPS60257192A (ja) | 1984-06-01 | 1984-06-01 | 混成集積回路用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60257192A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021168424A (ja) * | 2015-03-31 | 2021-10-21 | 日立金属株式会社 | 窒化珪素系セラミックス集合基板 |
-
1984
- 1984-06-01 JP JP11263884A patent/JPS60257192A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021168424A (ja) * | 2015-03-31 | 2021-10-21 | 日立金属株式会社 | 窒化珪素系セラミックス集合基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0777246B2 (ja) | セラミックス回路基板 | |
| KR20200069017A (ko) | 양면 냉각형 파워모듈 및 그 제조 방법 | |
| JPS60257192A (ja) | 混成集積回路用基板 | |
| JPS60167351A (ja) | 混成集積回路装置の製造方法 | |
| JPH01258458A (ja) | ウェーハ集積型集積回路 | |
| JPS5931091A (ja) | 混成集積回路装置 | |
| JPH03283637A (ja) | 半導体装置 | |
| JPH01120886A (ja) | セラミツク基板 | |
| JPH0685005A (ja) | 半導体チップの実装構造 | |
| JP3065743B2 (ja) | 電子部品用セラミック製絶縁基板の製造方法 | |
| JPS609192A (ja) | 集積回路装置 | |
| JPH0229730Y2 (ja) | ||
| JPS62108007A (ja) | 半導体板の分割方法 | |
| JPS61137390A (ja) | セラミツク基板 | |
| JPH0629351A (ja) | Ｔａｂテープの製造方法 | |
| JPH04241401A (ja) | セラミック製絶縁基板を備えた電子部品の製造方法 | |
| JPH0258894A (ja) | 回路素子の表面実装方法 | |
| JPS61189688A (ja) | プリント回路基板 | |
| JPS59115588A (ja) | 立体配線形成方法 | |
| JP4315293B2 (ja) | 集合基板の製造方法 | |
| JPS6074594A (ja) | ハイブリッドｉｃ用小片基板の製造方法 | |
| JPH0520011Y2 (ja) | ||
| JPS60171281A (ja) | グレ−ズドセラミツク基板 | |
| JPH0911221A (ja) | ブレーク溝入りセラミック基板 | |
| JPH0531270U (ja) | グレーズ基板 |